JP2005183597A - 窒化物半導体mis型電界効果トランジスタ - Google Patents

窒化物半導体mis型電界効果トランジスタ Download PDF

Info

Publication number
JP2005183597A
JP2005183597A JP2003421001A JP2003421001A JP2005183597A JP 2005183597 A JP2005183597 A JP 2005183597A JP 2003421001 A JP2003421001 A JP 2003421001A JP 2003421001 A JP2003421001 A JP 2003421001A JP 2005183597 A JP2005183597 A JP 2005183597A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
insulating film
field effect
effect transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003421001A
Other languages
English (en)
Other versions
JP4741792B2 (ja
Inventor
Hironobu Miyamoto
広信 宮本
Yuji Ando
裕二 安藤
Tatsuo Nakayama
達峰 中山
Yasuhiro Okamoto
康宏 岡本
Takashi Inoue
隆 井上
Masaaki Kuzuhara
正明 葛原
Koji Hataya
耕二 幡谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
NEC Corp
Original Assignee
Furukawa Electric Co Ltd
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, NEC Corp filed Critical Furukawa Electric Co Ltd
Priority to JP2003421001A priority Critical patent/JP4741792B2/ja
Publication of JP2005183597A publication Critical patent/JP2005183597A/ja
Application granted granted Critical
Publication of JP4741792B2 publication Critical patent/JP4741792B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 ゲートリーク電流が小さく、かつドレイン電流の時間的変動の無い高電圧動作高出力MIS型窒化物半導体トランジスタを提供する。
【解決手段】 窒化物半導体3の表面とゲート電極2の間にゲート絶縁膜を有する窒化物半導体MIS型電界効果トランジスタであって、ゲート絶縁膜が窒素を含むアルミニウムの酸化物7である。窒素を含むアルミの酸化物7をゲート絶縁膜に用いることにより、膜中のリークパスを無くし、また窒化物半導体3に対して十分な障壁高さを得ることによりゲートリーク電流を低減すると共に、ドレイン電流の時間的変動の主要因となる半導体界面に発生する界面準位を抑制する。
【選択図】 図1

Description

本発明は、窒化物半導体MIS型電界効果トランジスタに関し、特に、素子のゲートリーク電流を低減して高電圧で動作できる窒化物半導体高出力素子に関する。
従来この種の絶縁膜をゲート電極と窒化物半導体の間に挟んだMIS型電界効果トランジスタは、例えば、特許文献1あるいは非特許文献1に掲載されたAlGaN/GaN Metal Oxide Semiconductor Heterostructure Field Effect Transistorと題するアシフ・カーン(M. Asif Khan)による論文に示されているように、窒化物半導体電界効果トランジスタのゲート入力電圧幅の増加およびゲートリーク電流低減を目的として用いられている。
図2に示すように、絶縁膜1をゲート電極2と窒化物半導体3の間に挟んだMIS型電界効果トランジスタは、ソース電極4とドレイン電極5間のAlGaN半導体表面を被う絶縁膜1と、絶縁膜1上のゲート電極2とから構成されている。従来、絶縁膜1としてはAlN半導体結晶およびAl,SiO,SiN等の酸化物および窒化物が用いられている。
特開平10−223901号公報 アイイーイーイー エレクトロンデバイスレターズ(IEEE ELECTRON DEVICE LETTERS)、2000年発行、第63頁乃至第65頁
しかしながら、従来の絶縁膜1をゲート電極2と窒化物半導体3の間に挟んだMIS型電界効果トランジスタでは、図3に示すようにAlN結晶を絶縁膜1として用いた場合には、結晶の品質が悪いため、ゲートリーク電流の低減ができない問題があった。一方、SiN膜を用いた場合には、SiNのエネルギーバンドギャップ値(5eV)とAlGaNのエネルギーバンドギャップ値(例えばAl組成0.3で4.1eV)の差が小さいためゲート電圧に正の電圧を加えた時に窒化物半導体3であるAlGaNからSiNに電子が流れ込みゲートリーク電流が増加する問題があった。
また、SiO膜、Alを用いた場合には、絶縁膜1と窒化物半導体3の界面に高い密度の界面準位が発生するため図4に示すように素子の特性が劣化するという問題が生じていた。
そこで、本発明は上記従来技術の問題点に鑑みて成されたものであり、その目的は、ゲートリーク電流が小さく、かつ絶縁膜/窒化物半導体界面に発生する界面準位が小さい高電圧で動作して高い出力特性を示すMIS型電界効果トランジスタを提供することにある。
本発明では、窒化物半導体表面とゲート電極の間にゲート絶縁膜を有する窒化物半導体MIS型電界効果トランジスタにおいて、上記ゲート絶縁膜が窒素を含むアルミニウムの酸化物であることを特徴とする。
ここで、前記ゲート絶縁膜の厚さが3nm以上で20nm以下であることが好ましい。
また、前記ゲート絶縁膜の酸素原子数と窒素原子数の比(酸素原子数/(酸素原子数+窒素原子数))が0.4より大きく0.95以下であることが好ましい。
また、前記ゲート絶縁膜は、ソース電極端からドレイン電極端までの窒化物半導体表面を被っていることが好ましい。
また、前記ゲート絶縁膜は、ゲート電極直下およびその周辺の窒化物半導体表面を被い、ゲート絶縁膜端からドレイン電極端までの窒化物半導体表面は、窒素を含むアルミニウムの酸化物以外の第2の絶縁膜で被われていることが好ましい。
また、前記ゲート絶縁膜の寸法より前記ゲート電極の寸法が大きく、かつゲート絶縁膜端からドレイン電極端までの窒化物半導体表面は、窒素を含むアルミニウムの酸化物以外の第2の絶縁膜で被われていることが好ましい。
さらに、本発明では、窒化物半導体表面とゲート電極の間にゲート絶縁膜を有する窒化物半導体MIS型電界効果トランジスタにおいて、上記ゲート絶縁膜は、ゲート電極側が窒素を含むアルミニウムの酸化物、窒化物半導体表面側がアルミニウムの窒化物の2層の絶縁膜で構成されていることを特徴とする。
ここで、前記窒素を含むアルミニウムの酸化物の厚さが3nm以上で16nm以下であり、前記アルミニウムの窒化物の厚さが0nmより厚く4nm以下であることが好ましい。
上述のように、本発明の窒化物半導体MIS型電界効果トランジスタは、ソース電極とドレイン電極間の窒化物半導体表面を被う絶縁膜部と、絶縁膜上のゲート電極部とから構成される金属/絶縁膜/半導体構造(MIS構造)において、絶縁膜として窒素を含むアルミニウムの酸化物(AlON)を設けたことを特徴としている。
このように、絶縁膜としてアモルファス状の窒素を含むアルミニウムの酸化物(AlO)を設けているため、AlN結晶を用いた絶縁膜で問題となった絶縁膜を貫通する結晶欠陥を介したリーク電流は著しく低減する。
また、アルミの酸化物に準ずる高いエネルギーバンドギャップを有するため窒化物半導体から絶縁膜に流れ込むリーク電流も低減できる。さらに、窒素を含む絶縁膜であるため絶縁膜/半導体界面を形成する際、窒化物半導体からの窒素の脱離を抑制して、窒素抜けにより発生する界面準位密度も低く抑える。この結果、高電圧動作でもゲートリーク電流が発生せずまた界面準位が少ないため良好なパワー特性が得られる。
本発明によれば、絶縁膜として窒素を含むAlの酸化物を用いることで、ゲートリーク電流が小さく、界面準位による特性劣化のない高電圧動作可能なMIS型トランジスタを提供することができる。
本発明の実施の形態を図面を参照して詳細に説明する。
(第1の実施の形態)
図1を参照すると、本発明の第1の実施の形態として窒化物半導体MIS型電界効果トランジスタの断面図が示されている。
窒化物半導体3の表面にはソース電極4およびドレイン電極5が形成されている。このソース電極4とドレイン電極5間の窒化物半導体3の表面上には、アモルファス状態の、窒素を含むアルミニウムの酸化物7が設けられ、その上にゲート電極2が形成されている。
かかる窒化物半導体MIS型電界効果トランジスタにおいては、アモルファス状態の、窒素を含むアルミニウムの酸化物7がゲートの絶縁膜となっているので、窒化アルムニウム(AlN)結晶をゲート絶縁膜に用いた場合に問題となった結晶欠陥に起因するゲートリーク電流は発生しない。また、絶縁膜のエネルギーバンドギャップ値も7から9eVの範囲にあり窒化物半導体のエネルギーバンドギャップ値(例えばAl組成0.3のAlGaNで4.1eV)より十分高くSiN(エネルギーバンドギャップ値5eV)をゲート絶縁膜として用いた時に問題となった窒化物半導体の伝導帯からSiN絶縁膜の伝導帯へ電子が流れ込むゲートリーク電流の発生もない。更に、窒素を含むアルミニウムの酸化物7がゲートの絶縁膜となっているのでSiOあるいはAl等の絶縁膜と窒化物半導体3との界面に発生する界面準位も小さい。
従って、図3に示すように、ゲートリーク電流の小さく高電圧動作が可能であり、また、図4に示すようにドレイン電流の変動が少なくなるという効果がもたらされる。
本発明による窒素を含むアルミニウムの酸化物をゲート絶縁膜に用いることにより、ゲートリーク電流および絶縁膜/窒化物半導体界面準位が低減されている。従って、高電圧動作可能となり高周波の出力特性が格段に向上する。
このように第1の実施の形態の特徴は絶縁膜としてアモルファス状態の、窒素を含むアルミニウムの酸化物7を用いていることに有り、厚さとしては3nm以上20nm以下とし、酸素原子数/(窒素原子数+酸素原子数)の比率は0.4より大きく0.98以下に設定する。特に、リーク電流とFETのしきい値電圧の関係から膜厚に関しては7nm以上12nm以下が好ましい。
これは図5に示されるように、リーク電流が絶縁膜厚3nm以上で実用的に十分な2桁の低減があるからであり、20nm以上ではトランジスタのしきい値電圧が−12Vより深くなりバイアス電圧設定の点から実用的でなくなるからである。望ましくはリーク電流が10−7A/mmに抑えられる7nm以上しきい値電圧が−10Vより浅くなる12nm以下が好ましい。
酸素原子数/(窒素原子数+酸素原子数)の比率は、図6に示すように、従来の窒化アルムニウム(AlN)におけるリーク電流が急激に低減できる0.4より大きいが必要で、望ましくは低いゲートリーク電流安定して得られる0.6以上が好ましい。酸素原子数/(窒素原子数+酸素原子数)の比率は界面準位の発生が少なくドレイン電流の変動の少ない0.95以下が必要で安定して低い界面準位が得られる0.90が望ましい。
次に、図7を参照して、第1の実施の形態に係る窒化物半導体MIS型電界効果トランジスタの第1の製造方法について説明する。
始めに、基板6上に結晶成長により窒化物半導体3を形成した後、表面に窒化アルムニウム(AlN)8を成長する(図7(a))。窒化アルムニウム(AlN)8は連続的に成長される場合と一度大気中に取り出された後、別の成長装置で成長される場合がある。次に、窒化アルムニウム(AlN)8を酸化して窒素を含むアルミニウムの酸化物7を形成する(図7(b))。次に、窒素を含むアルミニウムの酸化物7の一部を開口して、窒化物半導体3とオーミック接触を形成するソース電極4及びドレイン電極5を形成する(図7(c))。最後に、窒素を含むアルミニウムの酸化物7上にゲート電極2を形成する(図7(d))。
本実施の形態の製造方法では結晶成長で成膜した窒化アルムニウム(AlN)8を酸化して窒素を含むアルミニウムの酸化物7を形成しているため、絶縁膜/窒化物半導体界面がプロセス工程中に大気に暴露されておらず、表面汚染等影響が無いため界面準位の発生を特に制御性良く抑制できる。従って、ドレイン電流が動作中に変動することが無く安定して動作する利点が得られる(図3参照)。
次に、具体的な実施例を用いて本実施の形態を説明する。
基板6として高抵抗SiC基板を用い、窒化物半導体3としてAlNバッファ層4nm,GaN層2000nm,AlGaN層(Al組成比0.25,厚さ30nm)を形成した。窒素を含むアルミニウムの酸化物7としてAlNを8nm成長し後、950℃の酸素雰囲気中で40分間熱処理することによりAlNを酸化してAlON膜(酸素原子数/(酸素原子数+窒素原子数)の元素の比率0.92)を形成した。その後、レジストをマスクにAlON膜を燐酸エッチング液にて除去してソース電極4、ドレイン電極5としてTi,Alを連続して蒸着した。その後、窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。その後、ゲート電極2としてNi,Auを蒸着、リフトオフして形成した。
次に、図8を参照して、第1の実施の形態に係る窒化物半導体MIS型電界効果トランジスタの第2の製造方法を説明する。
始めに、基板6上に結晶成長により窒化物半導体3を形成した後、窒素を含むアルミニウムの酸化物7をスパッタ、CVD法等を用いて形成する(図8(a))。次に、窒素を含むアルミニウムの酸化物7の一部を開口して、窒化物半導体3とオーミック接触を形成するソース電極4及びドレイン電極5を形成する(図8(b))。最後に、窒素を含むアルミニウムの酸化物7上にゲート電極2を形成する(図8(c))。
本実施の形態の製造方法では、スパッタ法、気相成長法を用いて窒素を含むアルミニウムの酸化物7を形成しているため、成長温度(約1000℃)に比較して電極等の劣化がない低い温度(400℃)以下の一回の成膜で窒素を含むアルミニウムの酸化物7が形成できる。このため、プロセス工程およびプロセス設備が簡略化できる。本実施の形態では窒素を含むアルミニウムの酸化物7を成膜する前に、界面準位低減のため窒化物半導体表面の清浄化工程を取り入れることが望ましい。
具体的な実施例を用いて本実施の形態を説明する。基板6として高抵抗SiC基板を用い、窒化物半導体3としてAlNバッファ層4nm,GaN層2000nm,AlGaN層(Al組成比0.25,厚さ30nm)を形成した。窒素を含むアルミニウムの酸化物7としてスパッタ装置にてAlをアルゴン、窒素混合ガスでスパッタ蒸着することにより酸素原子数/(酸素原子数+窒素原子数)の元素の比率0.8のAlON膜、厚さ10nmを形成した。その後、レジストをマスクにAlON膜を燐酸エッチング液にて除去してソース電極4、ドレイン電極5としてTi,Alを連続して蒸着した。その後、窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。その後、ゲート電極2としてNi,Auを蒸着、リフトオフして形成した。
次に、図9を参照して、第1の実施の形態に係る窒化物半導体MIS型電界効果トランジスタの第3の製造方法を説明する。
始めに、基板6上に結晶成長により窒化物半導体3を形成した後、窒化物半導体3とオーミック接触を形成するソース電極4、ドレイン電極5を形成する(図9(a))。次に、窒素を含むアルミニウムの酸化物7をスパッタ、CVD法等を用いて形成する窒素を含むアルミニウムの酸化物7形成する(図9(b))。次に、窒素を含むアルミニウムの酸化物7上にゲート電極2を形成する(図9(c))。最後に、ソース電極4及びドレイン電極5の一部を開口して外部との電気的接続を可能とする(図9(d))。
本実施の形態の製造方法では、ソース電極4及びドレイン電極5のゲート電極2側の端が窒素を含むアルミニウムの酸化物7で隙間無く保護されているので電極の長期的な劣化が無く信頼性が高いトランジスタが実現できる。
具体的な実施例を用いて本実施の形態を説明する。
基板6として高抵抗SiC基板を用い、窒化物半導体3としてAlNバッファ層4nm,GaN層2000nm,AlGaN層(Al組成比0.25,厚さ30nm)を形成した。次に、ソース電極4、ドレイン電極5としてTi,Alを連続して蒸着して、窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。その後、窒素を含むアルミニウムの酸化物7としてスパッタ装置にてAlをアルゴン、窒素混合ガスでスパッタ蒸着することにより、厚さ10nmのAlON(酸素原子数/(酸素原子数+窒素原子数)の原子の比率0.85)を形成した。その後、ゲート電極2としてNi,Auを蒸着、リフトオフして形成した。
(第2の実施の形態)
上記実施の形態において、電極間の窒化物半導体表面を被う絶縁膜を窒素を含むアルミニウムの酸化物7と第2の絶縁膜で構成することができる。そのための構成を、第2の実施の形態として図10(a)示す。
本第2の実施の形態では、界面準位が低いことを必要とするゲート電極2の直下とその周辺部分を界面準位が低いことを特徴とする窒素を含むアルミニウムの酸化物7で被い、ソース電極4及びドレイン電極5までの残りの窒化物半導体表面を高いドレイン耐圧特性を示す表面保護膜8で被う。
本実施の形態では、電極間の絶縁膜を窒素を含むアルミニウムの酸化物7単層にした場合より高い電圧まで電界効果トランジスタを動作させることが可能となり、第1の実施の形態よりさらに高い出力特性が得られるという格別な効果を奏する。
また、本実施の形態の電極間の絶縁膜の構成において、窒素を含むアルミニウムの酸化物7と表面保護膜8で構成する形態を、図10(b)に示すように、高い電圧が加わるゲート電極2とドレイン電極5の間のみに適用されるように変更してもよい。
次に、図11を参照して、第2の実施の形態に係る窒化物半導体MIS型電界効果トランジスタの製造方法について説明する。
始めに、基板6上に結晶成長により窒化物半導体3を形成した表面に窒素を含むアルミニウムの酸化物7を第1の実施の形態の第1あるいは第2の製造方法と同様な手法で形成する(図11(a))。次に、窒素を含むアルミニウムの酸化物7をゲート電極7の直下とその周辺部に相当する領域のみ残してその他を除去する(図11(b))。
続いて、窒化物半導体3とオーミック接触を形成するソース電極4及びドレイン電極5を形成する(図13(c))。次に、窒素を含むアルミニウムの酸化物7上にゲート電極2を形成する(図11(d))。最後に表面保護膜8で表面を被い、ソース電極4、ドレイン電極5及びゲート電極2の電流取り出し領域の表面保護膜8を除去する。
具体的な実施例を用いて本実施の形態を説明する。
基板6として高抵抗SiC基板を用い、窒化物半導体3としてAlNバッファ層4nm,GaN層2000nm,AlGaN層(Al組成比0.25,厚さ30nm)を形成した。窒素を含むアルミニウムの酸化物7としてスパッタ装置にてAlをアルゴン、窒素混合ガスでスパッタ蒸着することにより厚さ10nmのAlON膜(酸素原子数/(酸素原子数+窒素原子数)の原子の比率0.8)を形成した。その後、レジストをマスクとして使用して、AlON膜のゲート電極2の周辺部以外を燐酸エッチング液にて除去した。
AlON膜開口部中のソース電極4、ドレイン電極5部分にTi,Alを連続して蒸着し、窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。AlON膜上にはゲート電極2としてNi,Auを蒸着、リフトオフして形成した。最後に、全体に表面保護膜8としてSiOを200nm形成し電流取り出し領域の電極部を開口した。本構造を用いることで、MISFETは80Vまで動作可能となった。
(第3の実施の形態)
上記の電極間の絶縁膜を窒素を含むアルミニウムの酸化物7と表面保護膜8で構成する実施の形態において、ゲート電極直下のみを窒素を含むアルミニウムの酸化物7で被うことができる。そのための構成を、第3の実施の形態として図12に示す。
電極間の絶縁膜を窒素を含むアルミニウムの酸化物7と第2の絶縁膜で構成する本第3の実施の形態では、界面準位が低いことを必要とするゲート電極2の直下のみを窒素を含むアルミニウムの酸化物7で被い、ソース電極4及びドレイン電極5までの窒化物半導体表面を高い耐圧特性を示す表面保護膜8で被う。
本実施の形態では、電極間の絶縁膜を窒素を含むアルミニウムの酸化物7単層あるいは表面保護膜8との2層構造にした場合より、表面保護膜8単層のほうが、電界効果トランジスタとして高い電圧まで安定して動作してより高い出力を可能とするという格別な効果を奏する。
また、本実施の形態の電極間の絶縁膜の構成において、窒素を含むアルミニウムの酸化物7と第2の絶縁膜の2種類の膜で構成する形態を、高い電圧が加わるゲート電極2とドレイン電極5間のみに適用されるように変更してもよい。
次に、図13を参照して、第3の実施の形態に係る窒化物半導体MIS型電界効果トランジスタの製造方法について説明する。
始めに、基板6上に結晶成長により窒化物半導体3を形成した表面に窒素を含むアルミニウムの酸化物7を第1の実施の形態の第1あるいは第2の製造方法と同様な手法で形成する(図12(a))。次に、ゲート電極2を蒸着あるいはスパッタ法を用いて形成する(図12(b))。続いて、窒素を含むアルミニウムの酸化物7をゲート電極をマスクとしてエッチング除去した後、ソース電極4及びドレイン電極5を窒化物半導体3の表面に形成する(図12(c))。最後に、表面保護膜8で表面を被い、ソース電極4、ドレイン電極5及びゲート電極2の電流取り出し領域の表面保護膜8を除去する(図12(d))。
具体的な実施例を用いて本実施の形態を説明する。
基板6として高抵抗SiC基板を用い、窒化物半導体3としてAlNバッファ層4nm,GaN層2000nm,AlGaN層(Al組成比0.25,厚さ30nm)を形成した。窒素を含むアルミニウムの酸化物7としてスパッタ装置にてAlをアルゴン、窒素混合ガスでスパッタ蒸着することにより厚さ10nmのAlON膜(酸素原子数/(酸素原子数+窒素原子数)の原子の比率0.8)を形成した。AlON膜上にはゲート電極2としてNi,Auを蒸着、リフトオフして形成した。その後、ゲート電極2をマスクとして使用して、AlON膜を燐酸エッチング液にて除去した。ソース電極4、ドレイン電極5部分にTi,Alを連続して蒸着し、窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。最後に、全体に表面保護膜8としてSiOを200nm形成し電流取り出し領域の電極部を開口した。本構造を用いることでMISFETは100Vまで動作可能となった。
(第4の実施の形態)
上記各実施の形態において、ゲート電極下に窒素を含むアルミニウムの酸化物7の単層を用いたが、窒素を含むアルミニウムの酸化物7と窒化物半導体3の間に窒化アルミニウム(AlN)8を挿入した構造によって構成することができる。そのための構成を、第4の実施の形態として図14に示す。
窒化物半導体3の表面にはソース電極4及びドレイン電極5が形成されている。このソース電極4とドレイン電極5間の窒化物半導体3の表面上には、窒化アルミニウム(AlN)9とアモルファス状態の、窒素を含むアルミニウムの酸化物7が積層して設けられ、その上にゲート電極2が形成されている。
かかる窒化物半導体MIS型電界効果トランジスタにおいては、窒化アルミニウム(AlN)9とアモルファス状態の、窒素を含むアルミニウムの酸化物7の2層膜がゲート2の絶縁膜となっているので、窒化アルムニウム(AlN)8結晶を単層としてゲート絶縁膜に用いた場合に問題となった結晶欠陥に起因するゲートリーク電流は発生しない。
また、絶縁膜のエネルギーバンドギャップ値も7から9eVの範囲にあり窒化物半導体のエネルギーバンドギャップ値(例えばAl組成0.3のAlGaNで4.1eV)より十分高くSiN(エネルギーバンドギャップ値5eV)をゲート絶縁膜として用いた時に問題となった窒化物半導体の伝導帯からSiN絶縁膜の伝導帯へ電子が流れ込むゲートリーク電流の発生もない。
更に、窒化物半導体3,窒化アルミニウム9,窒素を含むアルミニウムの酸化物7が順次ヘテロ界面を形成しており,電流が流れる窒化物半導体3と窒化アルミニウム(AlN)9の界面準位は窒化物結晶で構成されているため界面準位密度は最も小さくなる。
更に、窒化アルミニウム(AlN)9と窒素を含むアルミニウムの酸化物7の界面に発生する界面準位もSiOあるいはAl等の絶縁膜を窒素を含むアルミニウムの酸化物7の代わりに用いた場合よりも大幅に低減できる。これは絶縁膜/窒化アルミニウム(AlN)9界面を形成する際、窒素を含むアルミニウムの酸化物7を用いることにより窒化アルミニウム(AlN)9からの窒素の脱離を抑制して、窒素抜けにより発生する界面準位密度を低く抑えるからである。
従って、ゲートリーク電流の小さく(図2参照)、高電圧動作が可能でドレイン電流の変動が少なくなる(図3参照)という効果がもたらされる。
本発明による窒素を含むアルミニウムの酸化物のゲート絶縁膜の存在により、ゲートリーク電流および絶縁膜/窒化物半導体界面準位が低減されている。従って、高電圧動作可能となり高周波の出力特性が格段に向上する。
このように、第4の実施の形態の特徴は絶縁膜として、窒素を含むアルミニウムの酸化物7と窒化アルミニウム9の2層膜を用いていることにある。この場合、窒化アルミニウム(AlN)9の厚さは4nm以下であり、窒素を含むアルミニウムの酸化物7の厚さとしては3nm以上16nm以下とし、酸素原子数/(酸素原子数+窒素原子数)の比率は0.4より大きく0.98以下に設定する。
特に、リーク電流とFETのしきい値電圧の関係から膜厚に関しては7nm以上11nm以下が好ましい。これは図16に示されるようにリーク電流が絶縁膜厚3nm以上で実用的に十分な2桁の低減があるからであり、16nm以上ではトランジスタのしきい値電圧が−12Vより深くなりバイアス電圧設定の点から実用的でなくなるからである。望ましくは、リーク電流が10−10A/mmに抑えられる7nm以上しきい値電圧が−10Vより浅くなる11nm以下が好ましい。
酸素原子数/(酸素原子数+窒素原子数)の比率は、第1の実施の形態の図5に示すように従来の窒化アルムニウム(AlN)におけるリーク電流が急激に低減できる0.4より大きいことが必要で望ましくは低いゲートリーク電流安定して得られる0.6以上が望ましい。酸素原子数/(酸素原子数+窒素原子数)の比率は界面準位の発生が少なくドレイン電流の変動の少ない0.95以下が必要で安定して低い界面準位が得られるの0.90が望ましい。
次に、図15を参照して、第4の実施の形態に係る窒化物半導体MIS型電界効果トランジスタの製造方法について説明する。
始めに、基板6上に結晶成長により窒化物半導体3を形成した後、表面に窒化アルムニウム(AlN)9を成長する(図15(a))。窒化アルムニウム(AlN)9は連続的に成長される場合と一度大気中に取り出された後、別の成長装置で成長される場合がある。次に、窒化アルムニウム(AlN)9の表面層を酸化して窒素を含むアルミニウムの酸化物7を形成する(図15(b))。このとき窒化アルムニウム(AlN)9の層を厚さ4nm以下残して酸化を終了する。次に、窒素を含むアルミニウムの酸化物7及び窒化アルムニウム(AlN)9の一部を開口して、窒化物半導体3とオーミック接触を形成するソース電極4及びドレイン電極5を形成する(図15(c))。最後に、窒素を含むアルミニウムの酸化物7上にゲート電極2を形成する(図15(d))。
本実施の形態の製造方法では、結晶成長で成膜した窒化アルムニウム(AlN)9を4nm以下残して表面側を酸化して窒素を含むアルミニウムの酸化物7を形成しているため、絶縁膜/窒化物半導体界面がプロセス工程中に大気に暴露されておらず、表面汚染等影響が無いため界面準位の発生を特に制御性良く抑制できる。
また、従来のAl、SiO等の酸化膜を用いず窒素を含むアルミニウムの酸化物7を用いることにより窒化アルミニウム(AlN)8からの窒素の脱離を抑制して、窒素抜けにより発生する界面準位密度も低く抑える特徴がある。従って、ドレイン電流が動作中に変動することが無く安定して動作する利点が得られる(図17参照)。
次に、具体的な実施例を用いて本実施の形態を説明する。
基板6として高抵抗SiC基板を用い、窒化物半導体3としてAlNバッファ層5nm,GaN層2000nm,AlGaN層(Al組成比0.25,厚さ30nm)を形成した。窒素を含むアルミニウムの酸化物7としてAlNを8nm成長し後、950℃の酸素雰囲気中で30分間熱処理することによりAlNの上層を酸化してAlON(酸素原子濃度85%,厚さ5nm)/AN(厚さ3nm)の2層膜を形成した。
その後、レジストをマスクとして使用して、AlON/AlNの2層膜を燐酸エッチング液にて除去してソース電極4、ドレイン電極5としてTi,Alを連続して蒸着した。その後、窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。その後、ゲート電極2としてNi,Auを蒸着、リフトオフして形成した。
なお、第4の実施の形態では窒素を含むアルミニウムの酸化物7と窒化物半導体3の間に窒化アルミニウム(AlN)9を挿入した層が、ソース電極4とドレイン電極5間の全領域を被った場合を説明したが、第2あるいは3の実施の形態と同様に、2層膜がゲート2の近傍のみに存在して第2の絶縁膜によってソース電極4とドレイン電極5間の残りの領域が被われる構造を用いれば、動作電圧をさらに高める効果がある。
本発明の第1の実施の形態係る窒化物半導体MIS型電界効果トランジスタ構造を示す断面図である。 従来の窒化物半導体MIS型電界効果トランジスタの構造を示す断面図である。 従来技術の課題を示すゲートリーク電流−ゲート電圧特性図である。 従来技術の課題を示すドレイン電流変動図である。 本発明の効果を示すAlON膜厚とデバイス特性の関係図である。 本発明の効果を示すAlON膜の酸素濃度とデバイス特性の関係図である。 本発明に係る窒化物半導体MIS型電界効果トランジスタの製造方法を示す断面図である。 本発明に係る窒化物半導体MIS型電界効果トランジスタの製造方法を示す断面図である。 本発明に係る窒化物半導体MIS型電界効果トランジスタの製造方法を示す断面図である。 本発明の第2の実施の形態に係る窒化物半導体MIS型電界効果トランジスタの構造を示す断面図である。 本発明の窒化物半導体MIS型電界効果トランジスタの製造方法を示す断面図である。 本発明の第3の実施の形態に係る窒化物半導体MIS型電界効果トランジスタの構造を示す断面図である。 本発明の窒化物半導体MIS型電界効果トランジスタの製造方法を示す断面図である。 本発明の第4の実施の形態に係る窒化物半導体MIS型電界効果トランジスタの構造を示す断面図である。 本発明の窒化物半導体MIS型電界効果トランジスタの製造方法を示す断面図である。 本発明の効果を示すAlON膜の厚さとデバイス特性の関係図である。 本発明の効果を示すドレイン電流変動図である。
符号の説明
1 ゲート絶縁膜
2 ゲート電極
3 窒化物半導体
4 ソース電極
5 ドレイン電極
6 基板
7 窒素を含むアルミの酸化物(AlON)
8 表面保護膜
9 窒化アルミニウム(AlN)

Claims (12)

  1. 窒化物半導体表面とゲート電極の間にゲート絶縁膜を有する窒化物半導体MIS型電界効果トランジスタにおいて、
    上記ゲート絶縁膜が窒素を含むアルミニウムの酸化物であることを特徴とする窒化物半導体MIS型電界効果トランジスタ。
  2. 前記ゲート絶縁膜の厚さが3nm以上で20nm以下であることを特徴とする請求項1に記載の窒化物半導体MIS型電界効果トランジスタ。
  3. 前記ゲート絶縁膜の酸素原子数と窒素原子数の比(酸素原子数/(酸素原子数+窒素原子数))が0.4より大きく0.95以下であることを特徴とする請求項1又2に記載の窒化物半導体MIS型電界効果トランジスタ。
  4. 前記ゲート絶縁膜は、ソース電極端からドレイン電極端までの窒化物半導体表面を被っていることを特徴とする請求項1乃至3に記載の窒化物半導体MIS型電界効果トランジスタ。
  5. 前記ゲート絶縁膜は、ゲート電極直下およびその周辺の窒化物半導体表面を被い、
    ゲート絶縁膜端からドレイン電極端までの窒化物半導体表面は、窒素を含むアルミニウムの酸化物以外の第2の絶縁膜で被われていることを特徴とする請求項1乃至3に記載の窒化物半導体MIS型電界効果トランジスタ。
  6. 前記ゲート絶縁膜の寸法より前記ゲート電極の寸法が大きく、かつゲート絶縁膜端からドレイン電極端までの窒化物半導体表面は、窒素を含むアルミニウムの酸化物以外の第2の絶縁膜で被われていることを特徴とする請求項1乃至3に記載の窒化物半導体MIS型電界効果トランジスタ。
  7. 窒化物半導体表面とゲート電極の間にゲート絶縁膜を有する窒化物半導体MIS型電界効果トランジスタにおいて、
    上記ゲート絶縁膜は、ゲート電極側が窒素を含むアルミニウムの酸化物、窒化物半導体表面側がアルミニウムの窒化物の2層の絶縁膜で構成されていることを特徴とする窒化物半導体MIS型電界効果トランジスタ。
  8. 前記窒素を含むアルミニウムの酸化物の厚さが3nm以上で16nm以下であり、前記アルミニウムの窒化物の厚さが0nmより厚く4nm以下であることを特徴とする請求項7に記載の窒化物半導体MIS型電界効果トランジスタ。
  9. 前記窒素を含むアルミニウムの酸化物で構成された前記ゲート絶縁膜の酸素原子数と窒素原子数の比(酸素原子数/(酸素原子数+窒素原子数))が0.4より大きく0.95以下であることを特徴とする請求項7又は8に記載の窒化物半導体MIS型電界効果トランジスタ。
  10. 前記ゲート絶縁膜が、ソース電極端からドレイン電極端までの窒化物半導体表面を被っていることを特徴とする請求項7乃至9に記載の窒化物半導体MIS型電界効果トランジスタ。
  11. 前記ゲート絶縁膜が、ゲート電極直下およびその周辺の窒化物半導体表面を被い、
    ゲート絶縁膜端からドレイン電極端までの窒化物半導体表面は、窒素を含むアルミニウムの酸化物以外の第2の絶縁膜で被われていることを特徴とする請求項7乃至9に記載の窒化物半導体MIS型電界効果トランジスタ。
  12. 前記ゲート絶縁膜の寸法よりゲート電極の寸法が大きく、かつゲート絶縁膜端からドレイン電極端までの窒化物半導体表面は、窒素を含むアルミニウムの酸化物以外の第2の絶縁膜で被われていることを特徴とする請求項7乃至9に記載の窒化物半導体MIS型電界効果トランジスタ。



JP2003421001A 2003-12-18 2003-12-18 窒化物半導体mis型電界効果トランジスタの製造方法 Expired - Lifetime JP4741792B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003421001A JP4741792B2 (ja) 2003-12-18 2003-12-18 窒化物半導体mis型電界効果トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003421001A JP4741792B2 (ja) 2003-12-18 2003-12-18 窒化物半導体mis型電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2005183597A true JP2005183597A (ja) 2005-07-07
JP4741792B2 JP4741792B2 (ja) 2011-08-10

Family

ID=34782359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003421001A Expired - Lifetime JP4741792B2 (ja) 2003-12-18 2003-12-18 窒化物半導体mis型電界効果トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP4741792B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081346A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 窒化物半導体電界効果トランジスタ
JP2008103408A (ja) * 2006-10-17 2008-05-01 Furukawa Electric Co Ltd:The 窒化物化合物半導体トランジスタ及びその製造方法
WO2008099852A1 (ja) * 2007-02-13 2008-08-21 Rohm Co., Ltd. GaN系半導体素子
JP2008198947A (ja) * 2007-02-15 2008-08-28 Fujitsu Ltd 半導体装置及びその製造方法
WO2008108299A1 (ja) * 2007-03-06 2008-09-12 Rohm Co., Ltd. 窒化物半導体素子および窒化物半導体素子の製造方法
JP2009064821A (ja) * 2007-09-04 2009-03-26 Hokkaido Univ 半導体基板の表面に絶縁膜を形成する方法と装置
JP2012023326A (ja) * 2009-09-04 2012-02-02 Sumitomo Chemical Co Ltd 半導体基板、電界効果トランジスタ、集積回路、及び半導体基板の製造方法
JP2014110402A (ja) * 2012-12-04 2014-06-12 Rohm Co Ltd 半導体装置
US8872234B2 (en) 2012-01-04 2014-10-28 Renesas Electronics Corporation Semiconductor device and method of manufacturing the semiconductor device
KR20150014321A (ko) * 2013-07-29 2015-02-06 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN106206294A (zh) * 2015-06-01 2016-12-07 株式会社东芝 半导体器件用结晶-无定形过渡材料和形成方法
US9755040B2 (en) 2013-05-31 2017-09-05 Sumitomo Chemical Company, Limited Semiconductor wafer, method of producing semiconductor wafer and electronic device
JP2018037600A (ja) * 2016-09-02 2018-03-08 株式会社東芝 半導体装置及びその製造方法
US10211301B1 (en) 2017-11-22 2019-02-19 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, elevator, power supply circuit, and computer
US10256308B1 (en) 2017-11-22 2019-04-09 Kabushiki Kaisha Toshiba Semiconductor device, power supply circuit, and computer
JP2020088128A (ja) * 2018-11-22 2020-06-04 株式会社豊田中央研究所 半導体装置および半導体装置の製造方法
JP2020129682A (ja) * 2018-05-24 2020-08-27 ローム株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6423571A (en) * 1987-07-20 1989-01-26 Nec Corp Semiconductor element
JPS6482671A (en) * 1987-09-25 1989-03-28 Nec Corp Manufacture of mis field-effect transistor
JPH10223901A (ja) * 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
JP2000252458A (ja) * 1999-03-04 2000-09-14 Sony Corp 半導体素子
WO2003026019A1 (fr) * 2001-09-12 2003-03-27 Nec Corporation Dispositif a semi-conducteurs et procede de production correspondant
WO2003032397A2 (en) * 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
JP2004165387A (ja) * 2002-11-12 2004-06-10 Furukawa Electric Co Ltd:The GaN系電界効果トランジスタ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6423571A (en) * 1987-07-20 1989-01-26 Nec Corp Semiconductor element
JPS6482671A (en) * 1987-09-25 1989-03-28 Nec Corp Manufacture of mis field-effect transistor
JPH10223901A (ja) * 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
JP2000252458A (ja) * 1999-03-04 2000-09-14 Sony Corp 半導体素子
WO2003032397A2 (en) * 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
WO2003026019A1 (fr) * 2001-09-12 2003-03-27 Nec Corporation Dispositif a semi-conducteurs et procede de production correspondant
JP2004165387A (ja) * 2002-11-12 2004-06-10 Furukawa Electric Co Ltd:The GaN系電界効果トランジスタ

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081346A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 窒化物半導体電界効果トランジスタ
JP2008103408A (ja) * 2006-10-17 2008-05-01 Furukawa Electric Co Ltd:The 窒化物化合物半導体トランジスタ及びその製造方法
WO2008099852A1 (ja) * 2007-02-13 2008-08-21 Rohm Co., Ltd. GaN系半導体素子
JP2008198947A (ja) * 2007-02-15 2008-08-28 Fujitsu Ltd 半導体装置及びその製造方法
US8603903B2 (en) 2007-02-15 2013-12-10 Fujitsu Limited Semiconductor device manufacturing method
WO2008108299A1 (ja) * 2007-03-06 2008-09-12 Rohm Co., Ltd. 窒化物半導体素子および窒化物半導体素子の製造方法
JP2009064821A (ja) * 2007-09-04 2009-03-26 Hokkaido Univ 半導体基板の表面に絶縁膜を形成する方法と装置
US9112035B2 (en) 2009-09-04 2015-08-18 Sumitomo Chemical Company, Limited Semiconductor substrate, field-effect transistor, integrated circuit, and method for fabricating semiconductor substrate
JP2012023326A (ja) * 2009-09-04 2012-02-02 Sumitomo Chemical Co Ltd 半導体基板、電界効果トランジスタ、集積回路、及び半導体基板の製造方法
US9362110B2 (en) 2012-01-04 2016-06-07 Renesas Electronics Corporation Semiconductor device and method of manufacturing the semiconductor device
US8872234B2 (en) 2012-01-04 2014-10-28 Renesas Electronics Corporation Semiconductor device and method of manufacturing the semiconductor device
JP2014110402A (ja) * 2012-12-04 2014-06-12 Rohm Co Ltd 半導体装置
US9755040B2 (en) 2013-05-31 2017-09-05 Sumitomo Chemical Company, Limited Semiconductor wafer, method of producing semiconductor wafer and electronic device
KR20150014321A (ko) * 2013-07-29 2015-02-06 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102392059B1 (ko) * 2013-07-29 2022-04-28 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN106206294A (zh) * 2015-06-01 2016-12-07 株式会社东芝 半导体器件用结晶-无定形过渡材料和形成方法
US9553181B2 (en) 2015-06-01 2017-01-24 Toshiba Corporation Crystalline-amorphous transition material for semiconductor devices and method for formation
JP2016225594A (ja) * 2015-06-01 2016-12-28 株式会社東芝 半導体構造及びその製造方法
JP2018037600A (ja) * 2016-09-02 2018-03-08 株式会社東芝 半導体装置及びその製造方法
US10211301B1 (en) 2017-11-22 2019-02-19 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, elevator, power supply circuit, and computer
US10256308B1 (en) 2017-11-22 2019-04-09 Kabushiki Kaisha Toshiba Semiconductor device, power supply circuit, and computer
US10535744B2 (en) 2017-11-22 2020-01-14 Kabushiki Kaisha Toshiba Semiconductor device, power supply circuit, and computer
JP2020129682A (ja) * 2018-05-24 2020-08-27 ローム株式会社 半導体装置
JP2020088128A (ja) * 2018-11-22 2020-06-04 株式会社豊田中央研究所 半導体装置および半導体装置の製造方法
JP7185225B2 (ja) 2018-11-22 2022-12-07 株式会社豊田中央研究所 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP4741792B2 (ja) 2011-08-10

Similar Documents

Publication Publication Date Title
JP4741792B2 (ja) 窒化物半導体mis型電界効果トランジスタの製造方法
TWI546864B (zh) 具有低漏電流和改善的可靠性的增強型氮化鎵金氧半場效電晶體
JP5200936B2 (ja) 電界効果トランジスタおよびその製造方法
JP5347228B2 (ja) 電界効果トランジスタ
JP5998446B2 (ja) 化合物半導体装置及びその製造方法
KR20020070104A (ko) 반도체장치 및 그 제조방법
JP5401775B2 (ja) 化合物半導体装置およびその製造方法
JP2006278812A (ja) 半導体装置およびその製造方法並びにその半導体装置製造用基板およびその製造方法。
JP5332113B2 (ja) 半導体装置及びその製造方法
JP4134575B2 (ja) 半導体装置およびその製造方法
JP2012044003A (ja) 半導体装置及びその製造方法
JP2012523701A (ja) 補償型ゲートmisfet及びその製造方法
WO2012131898A1 (ja) 炭化珪素半導体装置
JP2011198837A (ja) 半導体装置およびその製造方法
JP2009088440A (ja) 半導体装置及びその製造方法
US20180190790A1 (en) Nitride semiconductor device and method for manufacturing the same
US20220115529A1 (en) Semiconductor device and method for manufacturing the same
JP2013168433A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP6687831B2 (ja) 化合物半導体装置及びその製造方法
JP3984471B2 (ja) 半導体装置及びその製造方法
JP2008243927A (ja) 電界効果トランジスタ及びその製造方法
US9741859B2 (en) Semiconductor device with graphene layer as channel
JP2009049099A (ja) 炭化珪素半導体装置の製造方法
JP2008053554A (ja) 電子デバイスとその製造方法
US9893210B2 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110509

R150 Certificate of patent or registration of utility model

Ref document number: 4741792

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term