JP7185225B2 - 半導体装置および半導体装置の製造方法 - Google Patents

Description

本明細書で開示する技術は、半導体装置および半導体装置の製造方法に関する。

特許文献１には、窒化物半導体上にゲート絶縁膜を有する半導体装置が開示されている。

特開２０１６－１６８８８号公報

窒化物半導体上にゲート絶縁膜を有する半導体装置では、ゲート絶縁膜中における欠陥が多いと、当該欠陥が膜中電荷量の変動を引き起こしてしまう結果、ゲート閾値電圧の再現性が低下してしまう。本明細書は、信頼性の高い半導体装置を提供することを目的とする。

本明細書で開示する半導体装置の一実施形態は、単結晶の窒化物半導体上に設けられたゲート絶縁膜を有する半導体装置である。前記ゲート絶縁膜のうち、前記窒化物半導体と接する部分が、前記窒化物半導体の結晶構造に倣った結晶構造を備える。

上記実施形態の半導体装置では、ゲート絶縁膜のうち、窒化物半導体と接する部分が、窒化物半導体の結晶構造に倣った結晶構造である。このような構成によると、窒化物半導体と接する部分がアモルファスである場合と比較して、窒化物半導体と接する部分における欠陥を低減することができる。これにより、膜中電荷量の変動が抑制できる結果、ゲート閾値電圧の再現性を高めることが可能となる。

ゲート絶縁膜は、窒化物半導体上に設けられており、窒化物半導体の結晶構造に倣った結晶構造を備える窒化物半導体と接する部分を含む第１絶縁層と、第１絶縁層上に設けられており、窒化物半導体に倣った結晶構造とは異なる結晶構造を有する第２絶縁層と、を備えてもよい。効果の詳細は実施例で説明する。

ゲート絶縁膜は、第１元素と、第１元素とは異なる第２元素と、を含み、第１元素の酸化物は、第２元素の酸化物よりも結晶性が高くてもよい。効果の詳細は実施例で説明する。

第１元素と第２元素の組み合わせは、ＡｌとＳｉ、ＨｆとＡｌ、又は、ＨｆとＳｉであってもよい。効果の詳細は実施例で説明する。

本明細書が開示する半導体装置の製造方法は、単結晶の窒化物半導体上に、第１元素と２元素とを含むゲート絶縁膜を成膜する工程であって、前記第１元素の酸化物は、前記第２元素の酸化物よりも結晶性が高い、工程と、窒化物半導体上に成膜されている前記ゲート絶縁膜を、７００℃以上の温度で熱処理する工程であって、前記ゲート絶縁膜のうち、前記窒化物半導体と接する部分を、前記窒化物半導体の結晶構造に倣った結晶構造にする、工程と、備える。効果の詳細は実施例で説明する。

第１実施例の半導体装置の要部断面図を模式的に示す。 第１実施例の半導体装置の製造方法を示すフローチャートである。 第１実施例の半導体装置の製造工程を示す図である。 第１実施例の半導体装置の製造工程を示す図である。 比較例のゲート絶縁膜を模式的に示す。 フラットバンド電圧の変動電圧と熱処理温度の相関図である。 第２実施例の半導体装置の要部断面図を模式的に示す。 第３実施例の半導体装置の要部断面図を模式的に示す。 第４実施例の半導体装置の要部断面図を模式的に示す。 第５実施例の半導体装置の要部断面図を模式的に示す。

（第１実施例）
（半導体装置１の構造）
図１の要部断面図に示されるように、半導体装置１は、横型のＭＯＳＦＥＴである。半導体装置１は、半導体基板１０、窒化物半導体２０、ドレイン電極３２、ソース電極３４、及び、絶縁ゲート４０を備えている。

半導体基板１０は、窒化物半導体２０の下地基板であり、窒化物半導体２０が結晶成長可能な組成の材料で構成されている。半導体基板１０は、いわゆる窒化物半導体基板であり、例えばＧａＮの単結晶基板である。

窒化物半導体２０は、半導体基板１０の表面上に設けられている。窒化物半導体２０は、ＧａＮの単結晶からなる。窒化物半導体２０は、ｐ型のボディ領域２２、ｎ^＋型のドレイン領域２４、及び、ｎ^＋型のソース領域２６を有している。

ボディ領域２２は、ＧａＮのエピ成長層であり、ドレイン領域２４とソース領域２６を隔てるように設けられている。ドレイン領域２４は、ボディ領域２２上に設けられており、窒化物半導体２０の表層部の一部に設けられており、窒化物半導体２０の表面に露出している。ドレイン領域２４は、窒化物半導体２０の表面上の一部に設けられているドレイン電極３２にオーミック接触している。ソース領域２６は、ボディ領域２２上に設けられており、窒化物半導体２０の表層部の一部に設けられており、窒化物半導体２０の表面に露出している。ソース領域２６は、窒化物半導体２０の表面上の一部に設けられているソース電極３４にオーミック接触している。このように、ボディ領域２２の一部は、ドレイン領域２４とソース領域２６の間に配置されており、窒化物半導体２０の表面に露出している。なお、ボディ領域２２は、ｐ型に代えてｉ型であってもよい。

絶縁ゲート４０は、ドレイン領域２４とソース領域２６の間に位置するボディ領域２２に対向するように、窒化物半導体２０の表面上に設けられており、ゲート絶縁膜４２及びゲート電極４４を有している。ゲート絶縁膜４２は、窒化物半導体２０（詳細にはボディ領域２２）の表面に接しており、窒化物半導体２０とゲート電極４４の間に配置されている。ゲート絶縁膜４２は、ＡｌＳｉＯ_ｘからなる。ゲート絶縁膜４２は、第１絶縁層４２ａと第２絶縁層４２ｂとを有している。第１絶縁層４２ａは、ゲート絶縁膜４２のうち窒化物半導体２０に接している部分であり、窒化物半導体２０の結晶構造に倣った結晶構造を有している。なお、窒化物半導体２０の結晶構造に倣った結晶構造とは、単結晶である窒化物半導体２０の表面の原子配列に倣って再結晶化された結晶構造をいう。例えば、窒化物半導体２０の結晶構造に倣った結晶構造とは、単結晶構造、多結晶構造等である。第２絶縁層４２ｂは、第１絶縁層４２ａ上に設けられており、第１絶縁層４２ａとは異なる結晶構造であるアモルファス構造を有している。ゲート電極４４は、ゲート絶縁膜４２を介してドレイン領域２４とソース領域２６の間に位置するボディ領域２２に対向している。ゲート電極４４は、例えばアルミニウムである。

次に、半導体装置１の動作を説明する。ゲート電極４４にオン電圧が印加されると、ゲート絶縁膜４２の下方のボディ領域２２に反転層が形成される。これにより、ドレイン電極３２に接続するドレイン領域２４とソース電極３４に接続するソース領域２６が反転層を介して接続され、ドレイン電極３２とソース電極３４が導通する。以下では、ドレイン電極３２とソース電極３４との間の導通が開始される際に、ゲート電極４４に印加される電圧をゲート閾値電圧と呼ぶ。

（第１絶縁層４２ａの効果）
一般的に、ＭＯＳＦＥＴ等の半導体装置では、ゲート閾値電圧の再現性が高いことが望ましい。ゲート閾値電圧の再現性は、ゲート絶縁膜４２内の欠陥の量、及び、窒化物半導体２０とゲート絶縁膜４２との界面にできる界面トラップに依存する。そこで、本実施例の半導体装置１では、ゲート絶縁膜４２のうち、窒化物半導体２０と接する部分（即ち第１絶縁層４２ａ）は、窒化物半導体２０の結晶構造に倣った結晶構造、即ち多結晶構造を備える。第１絶縁層４２ａが多結晶構造であるため、ゲート絶縁膜４２内の欠陥の量を低減することができる。また、第１絶縁層４２ａが多結晶構造であるために、第１絶縁層４２ａがアモルファス構造である場合に比して窒化物半導体２０とゲート絶縁膜４２との界面にできる界面トラップを低減することができる。従って、ゲート閾値電圧の再現性が高めることができる。この結果、半導体装置１の信頼性を向上させることができる。

（第２絶縁層４２ｂの効果）
また、一般的に、ＭＯＳＦＥＴ等の半導体装置では、ゲート閾値電圧の再現性が高く、かつ、ゲート電極４４からのリーク電流が小さいことが望ましい。ゲート絶縁膜中の欠陥を少なくする方法として、ゲート絶縁膜をＡｌ_２О_３で形成する方法が考えられる。Ａｌ_２О_３は、ＳｉＯ_２等と比較して、多結晶構造になり易いため、ゲート絶縁膜全体を多結晶化させることができ、ゲート絶縁膜内の欠陥を低減することができる。これにより、ゲート閾値電圧の再現性を高めることができる。しかしながら、図５に示すように、Ａｌ_２О_３で形成されるゲート絶縁膜１４２には、結晶粒界Ｂが形成される。この場合、ゲート電極４４から、ゲート絶縁膜１４２内の結晶粒界Ｂを通って、窒化物半導体２０にリーク電流が流れてしまう。そこで、本実施例のゲート絶縁膜４２は、窒化物半導体２０上に設けられており、多結晶構造を備える窒化物半導体２０と接する部分を含む第１絶縁層４２ａと、第１絶縁層４２ａ上に設けられており、アモルファス構造を備える第２絶縁層４２ｂと、を備えている。この場合、第１絶縁層４２ａ内には、結晶粒界が生成される。しかしながら、第２絶縁層４２ｂ内には、結晶粒界が生成されず、これにより、ゲート電極４４から、ゲート絶縁膜４２を介して、窒化物半導体２０にリーク電流が流れることを抑制することができる。従って、ゲート閾値電圧の再現性が高めることができ、かつ、ゲート電極４４からのリーク電流を小さくすることができる。この結果、半導体装置１の信頼性をより向上させることができる。

（半導体装置１の製造方法）
図２～図４を参照して、半導体装置１の製造方法について説明する。図２のフローチャートのステップＳ１において、窒化物半導体形成工程が行われる。具体的には、ＧａＮの単結晶基板である半導体基板１０を用意し、周知の有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を用いて、半導体基板１０上に、２～４μｍ程度の窒化物半導体２０を成長させる。

ステップＳ２において、窒化物半導体２０に、ドレイン領域２４及びソース領域２６を形成する（ドレイン領域、ソース領域形成工程）。具体的には、周知のフォトリソグラフィー技術及びドライエッチング加工を用いて、窒化物半導体２０上に、ドレイン領域２４及びソース領域２６が開口しているマスクを加工する。次いで、マスクを介してＳｉイオンを注入する。次いで、窒化物半導体２０上のマスクを除去し、窒化物半導体２０上に、保護膜（例えば、ＳｉＯ_２、ＡｌＮ膜）を成膜し、窒素中において、１０００℃で熱処理する。熱処理の時間は２０分程度である。これにより、窒化物半導体２０に注入されたＳｉイオンが活性化され、ドレイン領域２４及びソース領域２６が形成される。その後、窒化物半導体２０上の保護膜を除去する。

ステップＳ３において、窒化物半導体２０の表面に形成される酸化膜（ＧａＯ膜）を洗浄する（表面洗浄工程）。表面洗浄工程では、希フッ酸（ＤＨＦ）が利用される。

ステップＳ４において、原子層堆積法（ＡＬＤ法）を利用して、窒化物半導体２０上に、５０ｎｍのゲート絶縁膜４２を成膜する（成膜工程）。原子堆積法では、ＡｌとＳｉの組成比が所定比率となるゲート絶縁膜４２（Ａｌ_ｘＳｉ_{（１－ｘ）}Ｏ）が成膜される。原子堆積法で行われるＡｌ_２Ｏ_３層を成膜する工程（Ａｌ_２Ｏ_３成膜工程）のサイクル数とＳｉＯ_２層を成膜する工程（ＳｉＯ_２層成膜工程）のサイクル数とを調整することで、ゲート絶縁膜４２内のＡｌとＳｉの組成比が所定比率となるようにすることができる。なお、所定比率の一例は、ｘ＝０．７８である。Ａｌ_２Ｏ_３成膜工程を２サイクル実行し、その後に、ＳｉＯ_２層成膜工程を１サイクル実行する工程を繰り返し実行することによって、ｘ＝０．７８となるゲート絶縁膜４２が生成することができる。これにより、図３に示す構造が形成される。この時点において、ゲート絶縁膜４２は、アモルファス構造を有する。なお、変形例では、ゲート絶縁膜４２は、化学気相堆積法（ＣＶＤ法）やスパッタリング法等の公知の方法を用いて成膜されてもよい。

ステップＳ５において、７００℃以上の温度で熱処理する（熱処理工程）。これにより、ゲート絶縁膜４２のうち窒化物半導体２０と接する部分が、アモルファス構造から多結晶構造に変化する。これは、ゲート絶縁膜４２のうち窒化物半導体２０と接する部分が、単結晶である窒化物半導体２０の表面に倣って再結晶化するためである。一方、ゲート絶縁膜４２のうち、窒化物半導体２０から比較的に離間している部分は、アモルファス構造の状態が維持される。これは、ゲート絶縁膜４２の再結晶化が、窒化物半導体２０とゲート絶縁膜４２の界面から進むためであり、かつ、ゲート絶縁膜４２が、Ａｌだけではなく、Ｓｉを含むためである。ゲート絶縁膜４２に含まれるＡｌの酸化物は、Ｓｉの酸化物よりも結晶性が高い。ここで、「結晶性」は、アモルファス構造である酸化物が、多結晶構造である酸化物への変化のしやすさを意味する。例えば、結晶性が高いとは、アモルファス構造である酸化物が、多結晶構造である酸化物に変化しやすいことを意味する。Ｓｉの酸化物の結晶性が、Ａｌの酸化物の結晶性よりも低いために、窒化物半導体２０から比較的に離間している部分まで、再結晶化が進まない。これにより、ゲート絶縁膜４２に、多結晶構造を有する第１絶縁層４２ａとアモルファス構造を有する第２絶縁層４２ｂとが形成される。

ステップＳ６において、ゲート絶縁膜４２上に、ゲート電極４４を形成する（ゲート電極形成工程）。具体的には、窒化物半導体２０上に、２００ｎｍのＡｌ層を堆積する。次いで、周知のフォトリソグラフィー技術およびドライエッチング加工を用いて、絶縁ゲート４０以外の領域に形成されているＡｌ層を除去する。これにより、ゲート電極４４が形成される。

ステップＳ７において、窒化物半導体２０上に、ドレイン電極３２及びソース電極３４を形成する（ドレイン電極、ソース電極形成工程）。具体的には、周知のフォトリソグラフィー技術およびドライエッチング加工を用いて、ドレイン電極３２及びソース電極３４を形成する領域のゲート絶縁膜４２を除去する。次いで、２０ｎｍのＴｉ層及び２００ｎｍのＡｌ層の積層膜を成膜する。次いで、周知のフォトリソグラフィー技術およびドライエッチング加工を用いて、Ｔｉ層およびＡｌ層を、ドレイン電極３２及びソース電極３４に加工する。次いで、窒素中で４５０℃の熱処理を行う。熱処理の時間は１０分程度である。これにより、図１に示す半導体装置１が形成される。

（ＭＯＳキャパシタを利用したフラットバンド電圧Ｖ_ｆｂの再現性評価）
図６に、半導体装置１と同様のゲート絶縁膜４２を有するＭＯＳキャパシタにおけるフラットバンド電圧Ｖ_ｆｂの変動電圧を計測した結果を示す。図６の縦軸は、フラットバンド電圧Ｖ_ｆｂの変動量である。フラットバンド電圧Ｖ_ｆｂの変動電圧は、初期状態のＭＯＳキャパシタのフラットバンド電圧Ｖ_ｆｂと、ＭＯＳキャパシタのゲート電極に、３００秒の間、３．９［ＭＶ／ｃｍ］のストレス電圧を印加した後のＭＯＳキャパシタのフラットバンド電圧Ｖ_ｆｂと、の差分である。なお、フラットバンド電圧Ｖ_ｆｂは、ゲート電極の仕事関数とチャネル領域の仕事関数の差であり、ゲート閾値電圧との間に相関関係を有する。即ち、フラットバンド電圧Ｖ_ｆｂの変動電圧が大きいことは、ゲート閾値電圧の変動電圧が大きいことを意味する。図６の横軸は、ＭＯＳキャパシタのゲート絶縁膜を熱処理した温度（以下では、「熱処理温度」と呼ぶ）である。

図６に示すように、熱処理温度が７００℃未満の場合（図６の破線Ａよりも左側）のフラットバンド電圧Ｖ_ｆｂの変動量は、熱処理温度が７００℃以上の場合（図６の破線Ａよりも右側）のフラットバンド電圧Ｖ_ｆｂの変動量の半分以下となる。これは、熱処理温度が７００℃以上の場合、ゲート絶縁膜４２のうち窒化物半導体２０と接する部分が、アモルファス構造から多結晶構造に変化するが、熱処理温度が７００℃未満の場合、ゲート絶縁膜４２のうち窒化物半導体２０と接する部分の再結晶化が進まないためである。従って、ゲート絶縁膜４２を７００℃以上で熱処理することによって、ゲート閾値電圧の再現性を高めることが可能であることが確認された。

（Ａｌ及びＳｉを有する効果）
本実施例では、ゲート絶縁膜４２は、Ａｌだけではなく、Ｓｉを含む。仮に、ゲート絶縁膜がＳｉを含まない場合、当該ゲート絶縁膜を熱処理すると、ゲート絶縁膜の大部分が多結晶構造となる（例えば図５のゲート絶縁膜１４２）。この場合、ゲート電極４４から、ゲート絶縁膜１４２を介して、窒化物半導体２０に流れるリーク電流が多くなってしまう。一方、ゲート絶縁膜４２は、結晶性の異なるＡｌ及びＳｉを含むために、熱処理が行われた後においても、ゲート絶縁膜４２のうち窒化物半導体２０から離間している部分まで再結晶化が進まず、アモルファス構造が維持される（図１参照）。従って、結晶性の異なるＡｌ及びＳｉを含むゲート絶縁膜４２を成膜することで、ゲート絶縁膜４２内に、多結晶構造を有する第１絶縁層４２ａとアモルファス構造を有する第２絶縁層４２ｂとを形成することができる。この結果、ゲート閾値電圧の再現性を高めることができ、かつ、ゲート電極４４からのリーク電流を小さくすることができる。なお、ゲート絶縁膜４２に含まれる元素の組み合わせは、ＡｌとＳｉに限定されない。変形例では、ゲート絶縁膜４２に含まれる元素の組み合わせは、ＨｆとＡｌであってもよい。Ｈｆの酸化物は、Ａｌの酸化物よりも結晶性が高い。また、別の変形例では、ゲート絶縁膜４２に含まれる元素の組み合わせは、ＨｆとＳｉであってもよい。Ｈｆの酸化物は、Ｓｉの酸化物よりも結晶性が高い。一般的に言うと、ゲート電極４４は、第１元素及び第１元素とは異なる第２元素を含んでおり、かつ、第１元素の酸化物が第２の元素の酸化物よりも結晶性が高ければよい。

（表面洗浄工程の効果）
半導体装置１を製造する過程において、窒化物半導体２０とゲート絶縁膜４２との間に酸化膜が生成され得る。窒化物半導体２０とゲート絶縁膜４２との間に酸化膜が生成されていると、熱処理が行われても、ゲート絶縁膜４２の再結晶化が進みにくくなる。そこで、本実施例では、窒化物半導体２０上にゲート絶縁膜４２を生成する前に、表面洗浄工程（図２のステップＳ３）が実行される。この表面洗浄工程において、窒化物半導体２０上の酸化膜が洗浄（除去）される。このため、半導体装置１では、窒化物半導体２０とゲート絶縁膜４２との間に、アモルファスの酸化膜は存在しない。従って、表面洗浄工程の後に熱処理（ステップＳ５）を行うことで、ゲート絶縁膜４２のうち窒化物半導体２０と接する部分が再結晶化され、ゲート絶縁膜４２内の欠陥を低減させることができる。従って、ゲート閾値電圧の再現性を向上させることができる。

（第２実施例）
図７に、第２実施例の半導体装置２０１の要部断面図を模式的に示す。半導体装置２０１は、縦型のＭＯＳＦＥＴであり、トレンチゲート型である。半導体装置２０１は、半導体基板２１０、窒化物半導体２２０、シリコン酸化膜からなる絶縁膜２２８、ドレイン電極２３２、ソース電極２３４、及び、絶縁ゲート２４０を備える。半導体基板２１０は、ＧａＮの単結晶基板である。窒化物半導体２２０は、ｎ^－型のドリフト領域２２２と、ｐ型のボディ領域２２４と、ｎ^＋型のソース領域２２６と、を備える。

半導体装置２０１の表層部には、トレンチ型の絶縁ゲート２４０が形成されている。絶縁ゲート２４０は、トレンチ２４０Ｔ内に設けられている。トレンチ２４０Ｔは、絶縁膜２２８、ソース領域２２６、及び、ボディ領域２２４を貫通してドリフト領域２２２の一部に到達している。絶縁ゲート２４０は、ゲート絶縁膜２４２及びゲート電極２４４を有している。ゲート絶縁膜２４２は、ＡｌＳｉＯ_ｘからなる。ゲート絶縁膜２４２は、第１絶縁層２４２ａと第２絶縁層２４２ｂとを有している。第１絶縁層２４２ａ、第２絶縁層２４２ｂは、それぞれ、第１実施例の第１絶縁層４２ａ、第２絶縁層４２ｂと同様の構造を有する。

ソース領域２２６の表面の一部には、ソース電極２３４が配置されている。ソース電極２３４とゲート電極２４４とは、絶縁膜２２８によって絶縁されている。上述のように、絶縁ゲート２４０のうち、窒化物半導体２２０と接する部分、即ち、第１絶縁層２４２ａは、窒化物半導体２２０の結晶構造（単結晶構造）に倣った結晶構造（多結晶構造）を有する。また、第１絶縁層２４２ａ上に、アモルファス構造を有する第２絶縁層２４２ｂが形成されている。従って、半導体装置２０１は、第１実施例の半導体装置１と同様の効果を奏することができる。

（第３実施例）
図８に、第３実施例の半導体装置３０１の要部断面図を模式的に示す。半導体装置３０１は、ＨＥＭＴ（High Electron Mobility Transistor）であり、ノーマリオン型である。半導体装置３０１は、半導体基板３１０、窒化物半導体３２０、シリコン酸化膜からなる絶縁膜３２６、ドレイン電極３３２、ソース電極３３４、及び、絶縁ゲート３４０を備える。半導体基板３１０は、Ｓｉの単結晶基板である。窒化物半導体３２０は、超格子（ＡｌＮ／ＧａＮ）又は窒化アルミニウムガリウム（ＡｌＧａＮ）からなるバッファ層３２１、アンドープのＧａＮからなる電子走行層３２２、ＡｌＧａＮからなる電子供給層３２４が積層している構造を備える。窒化物半導体３２０の表面には、ドレイン電極３３２及びソース電極３３４が配置されている。ドレイン電極３３２、ソース電極３３４は、絶縁膜３２６によって絶縁されている。

半導体装置３０１の表層部には、トレンチ型の絶縁ゲート３４０が形成されている。絶縁ゲート３４０は、トレンチ３４０Ｔ内に設けられている。トレンチ３４０Ｔは、絶縁膜３２６を貫通し、窒化物半導体３２０の表面に到達している。絶縁ゲート３４０は、ゲート絶縁膜３４２及びゲート電極３４４を有している。ゲート絶縁膜３４２は、ＡｌＳｉＯ_ｘからなる。ゲート絶縁膜３４２は、第１絶縁層３４２ａと第２絶縁層３４２ｂとを有している。第１絶縁層３４２ａ、第２絶縁層３４２ｂは、それぞれ、第１実施例の第１絶縁層４２ａ、第２絶縁層４２ｂと同様の構造を有する。即ち、絶縁ゲート３４０のうち、窒化物半導体３２０と接する部分、即ち、第１絶縁層３４２ａは、窒化物半導体３２０の結晶構造（単結晶構造）に倣った結晶構造（多結晶構造）を有する。また、第１絶縁層３４２ａ上に、アモルファス構造を有する第２絶縁層３４２ｂが形成されている。従って、半導体装置３０１は、第１実施例の半導体装置１と同様の効果を奏することができる。

（第４実施例）
図９に、第４実施例の半導体装置４０１の要部断面図を模式的に示す。半導体装置４０１は、ＨＥＭＴであり、ノーマリオフ型である。第４実施例の半導体基板４１０、窒化物半導体４２０（バッファ層４２１、電子走行層４２２、電子供給層４２４）、ドレイン電極４３２、ソース電極４３４は、それぞれ、第３実施例の半導体基板３１０、窒化物半導体３２０（バッファ層３２１、電子走行層３２２、電子供給層３２４）、ドレイン電極３３２、ソース電極３３４と同様の構造を有する。

半導体装置４０１の表層部には、トレンチ型の絶縁ゲート４４０が形成されている。絶縁ゲート４４０は、トレンチ４４０Ｔ内に設けられている。トレンチ４４０Ｔは、絶縁層４２６、電子供給層４２４を貫通し、電子走行層４２２の一部に到達している。絶縁ゲート４４０は、ゲート絶縁膜４４２及びゲート電極４４４を有している。ゲート絶縁膜４４２は、ＡｌＳｉＯ_ｘからなる。ゲート絶縁膜４４２は、第１絶縁層４４２ａと第２絶縁層４４２ｂとを有している。第１絶縁層４４２ａ、第２絶縁層４４２ｂは、それぞれ、第１実施例の第１絶縁層４２ａ、第２絶縁層４２ｂと同様の構造を有する。即ち、絶縁ゲート４４０のうち、窒化物半導体４２０と接する部分、即ち、第１絶縁層４４２ａは、窒化物半導体４２０の結晶構造（単結晶構造）に倣った結晶構造（多結晶構造）を有する。また、第１絶縁層４４２ａ上に、アモルファス構造を有する第２絶縁層４４２ｂが形成されている。従って、半導体装置４０１は、第１実施例の半導体装置１と同様の効果を奏することができる。

（第５実施例）
図１０に、第５実施例の半導体装置５０１の要部断面図を模式的に示す。半導体装置５０１は、横型のＭＯＳＦＥＴの一実施形態である。半導体装置５０１は、半導体基板５１０、窒化物半導体５２０、シリコン酸化膜からなる絶縁膜５２８、ドレイン電極５３２、ソース電極５３４、及び、絶縁ゲート５４０を備える。

窒化物半導体５２０は、バッファ層５２１と、ｐ型のボディ領域５２２、ｎ^－型の第１ドレイン領域５２４、ｎ^＋型の第２ドレイン領域５２５、ｎ^＋型のソース領域５２６を有している。窒化物半導体５２０の表面には、ドレイン電極５３２、ソース電極５３４、及び、絶縁膜５２８が設けられている。ドレイン電極５３２、ソース電極５３４は、絶縁膜５２８によって絶縁されている。

半導体装置５０１の表層部には、トレンチ型の絶縁ゲート５４０が形成されている。絶縁ゲート５４０は、トレンチ５４０Ｔ内に設けられている。トレンチ５４０Ｔは、絶縁膜５２８を貫通し、窒化物半導体５２０の表面に到達している。絶縁ゲート５４０は、ゲート絶縁膜５４２及びゲート電極５４４を有している。ゲート絶縁膜５４２は、ＡｌＳｉＯ_ｘからなる。ゲート絶縁膜５４２は、第１絶縁層５４２ａと第２絶縁層５４２ｂとを有している。第１絶縁層５４２ａ、第２絶縁層５４２ｂは、それぞれ、第１実施例の第１絶縁層４２ａ、第２絶縁層４２ｂと同様の構造を有する。即ち、絶縁ゲート５４０のうち、窒化物半導体５２０と接する部分、即ち、第１絶縁層５４２ａは、窒化物半導体５２０の結晶構造（単結晶構造）に倣った結晶構造（多結晶構造）を有する。また、第１絶縁層５４２ａ上に、アモルファス構造を有する第２絶縁層５４２ｂが形成されている。従って、半導体装置５０１は、第１実施例の半導体装置１と同様の効果を奏することができる。

第２実施例～第５実施例に示すように、本明細書が開示するゲート絶縁膜は、種々の半導体装置に用いることができる。これらの半導体装置においても、電極と半導体層との間に本明細書が開示するゲート絶縁膜を配置することによって、ゲート閾値電圧の再現性を向上させることができ、かつ、ゲート電極から窒化物半導体に流れるリーク電流を小さくすることができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１：半導体装置、１０：半導体基板、２０：窒化物半導体、２２：ボディ領域、２４：ソース領域、２６：ドレイン領域、３２：ソース電極、３４：ドレイン電極、４０：絶縁ゲート、４２：ゲート絶縁膜、４２ａ：第１絶縁層、４２ｂ：第２絶縁層、４４：ゲート電極

Claims (4)

1. 単結晶の窒化物半導体上に設けられたゲート絶縁膜を有する半導体装置であって、
   前記ゲート絶縁膜のうち、前記窒化物半導体と接する部分が、前記窒化物半導体の結晶構造に倣った結晶構造を備え、
   前記ゲート絶縁膜は、第１元素と、前記第１元素とは異なる第２元素と、を含み、
   前記第１元素の酸化物は、前記第２元素の酸化物よりも結晶性が高い、半導体装置。
2. 前記ゲート絶縁膜は、
   前記窒化物半導体上に設けられており、前記窒化物半導体の結晶構造に倣った結晶構造を備える前記窒化物半導体と接する部分を含む第１絶縁層と、
   前記第１絶縁層上に設けられており、前記窒化物半導体に倣った結晶構造とは異なる結晶構造を有する第２絶縁層と、を備える、請求項１に記載の半導体装置。
3. 前記第１元素と前記第２元素の組み合わせは、ＡｌとＳｉ、ＨｆとＡｌ、又は、ＨｆとＳｉである、請求項１又は２に記載の半導体装置。
4. 半導体装置の製造方法であって、
   単結晶の窒化物半導体上に、第１元素と第２元素とを含むゲート絶縁膜を成膜する工程であって、前記第１元素の酸化物は、前記第２元素の酸化物よりも結晶性が高い、工程と、
   前記窒化物半導体上に成膜されている前記ゲート絶縁膜を、７００℃以上の温度で熱処理する工程であって、前記ゲート絶縁膜のうち、前記窒化物半導体と接する部分を、前記窒化物半導体の結晶構造に倣った結晶構造にする、工程と、
   を備える、半導体装置の製造方法。

Images