JP2014241350A - 電界効果トランジスタおよびその製造方法 - Google Patents

電界効果トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2014241350A
JP2014241350A JP2013123496A JP2013123496A JP2014241350A JP 2014241350 A JP2014241350 A JP 2014241350A JP 2013123496 A JP2013123496 A JP 2013123496A JP 2013123496 A JP2013123496 A JP 2013123496A JP 2014241350 A JP2014241350 A JP 2014241350A
Authority
JP
Japan
Prior art keywords
layer
field effect
effect transistor
electron supply
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013123496A
Other languages
English (en)
Inventor
奈々子 平下
Nanako Hirashita
奈々子 平下
上田 哲三
Tetsuzo Ueda
哲三 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2013123496A priority Critical patent/JP2014241350A/ja
Publication of JP2014241350A publication Critical patent/JP2014241350A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】III族窒化物半導体の電界効果トランジスタのノーマリオフ特性を向上させる。【解決手段】基板101の上に窒化アルミニウムガリウムからなるバッファ層102と、窒化ガリウムからなるチャネル層103と、AlGaNからなる電子供給層104が形成され、電子供給層104の上にゲート電極108が形成されている。ゲート電極108と電子供給層104の間には、フッ素含有Al2O3膜111が形成され、フッ素含有Al2O3膜111の下の領域の電子供給層104には、フッ素が拡散してなるアニオン拡散層109が形成されている。【選択図】図1

Description

本発明は、例えば民生機器の電源回路等に用いられるパワートランジスタに適用可能な窒化物半導体を用いた電界効果トランジスタとその製造方法に関するものである。
窒化ガリウム(GaN)、窒化アルミニウムガリウム(AlGaN)をはじめとする、一般式がAlGa1−x−yInN(0≦x≦1、0≦y≦1)で表されるIII族窒化物半導体材料は、ワイドバンドギャップ、高移動度や高飽和ドリフト速度、高絶縁破壊電界などの優れた特長を有することから、高周波・高耐圧パワーデバイスへ向けた材料として非常に有望である。
特に、GaNを電子走行層(チャネル層)としてその上部に電子供給層となるAlGaNを形成した構造では、自発およびピエゾ分極の効果から高濃度電子層である2次元電子ガス(2-dimensional electron gas、2DEG)がAlGaN/GaN界面に形成される。2次元電子ガスの形成は、窒化物半導体を用いたパワーデバイスの大電流・高速動作に欠かせない、窒化物半導体の最大の特長の一つである。そこで、AlGaN/GaNなどのヘテロ接合を利用した、窒化物半導体へテロ接合電界効果トランジスタ(Heterojunction Field Effect Transistor、HFET)が開発されている。
パワーデバイス用途の半導体デバイスでは、機器の安全性を確保する必要があることから、トランジスタのゲート電極に電圧を印加しないときには電流を遮断する、いわゆるノーマリオフ特性が必須である。しかしながら、従来のHFETは、前述のようにAlGaN/GaN界面に誘起された2DEGをチャネルとして利用するため、電子供給層上にゲート電極を形成するだけでは、ゲート電圧を0Vとしたときでも、ゲートの両端に形成したソース電極とドレイン電極との間に電流が流れてしまうノーマリオン型のトランジスタとなる。そこで、ノーマリオフ化のためにさまざまな手段が講じられている。
例えば、2DEG層の電子濃度はAlGaN層の膜厚と正の相関があるため、薄膜化により電子濃度を減少させて電流を流れにくくする手法が挙げられる。また、2DEG層による低抵抗な電流経路を活用しながらノーマリオフを両立する手法として、ゲート領域の電子供給層のみドライエッチングなどを用いて除去し、2DEG層を消失させる手法がある。別の手段として、特許文献1および非特許文献1に記載されるように、フッ素プラズマを用いたノーマリオフ化も可能である。この手法については、ゲート領域の電子供給層にフッ素プラズマを照射することにより、ゲート電極直下の領域に負に帯電したフッ素イオンを拡散させ、直下の2DEG層の電子を空乏化させるという手法でノーマリオフ化を実現する。
特開2009−10211号公報
ディ・ソン他、アイ・イー・イー・イー エレクトロン デバイス レターズ第28巻、第189ページ、2007年(Di Song et al., IEEE Electron Device Letters, vol.28, p.189 (2007).)
しかしながら、先述の電子供給層を薄膜化する手法では、ソース電極とゲート電極との間やゲート電極とドレイン電極との間のチャネル領域の電子濃度も減少してしまうため、トランジスタのオン抵抗が上昇してしまうデメリットがある。
また、ドライエッチングを用いる手法では、電流経路にドライエッチングが与えるダメージや表面ラフネスの増大により、ゲート下のチャネル領域が高抵抗化してしまう。さらに、ドライエッチングのウェハ面内ばらつきによりしきい値電圧に面内不均一が生じるという課題がある。
さらに、先述の特許文献1および非特許文献1において導入されているフッ素は、基板導入時に高エネルギーのイオン注入を用いるため、基板へのダメージが生じる。ダメージによりゲート領域に界面準位や深い準位が形成されると、オン抵抗の増加やヒステリシス特性の出現、また電流コラプス現象を引き起こす可能性がある。
このように、低オン抵抗や大電流などデバイス特性の維持や向上を図りながら、高いしきい値電圧を達成しノーマリオフ動作を確保するのは難しいのが現状である。
本発明は、上記の問題に鑑みてなされたものであり、ノーマリオフ特性を有する半導体装置を提供することを目的とする。
上記課題を解決するため、本発明の電界効果トランジスタは、基板と、前記基板上に形成されたバッファ層と、前記バッファ層の上に形成された、III族窒化物半導体からなるチャネル層と、前記チャネル層の上に形成された、III族窒化物半導体からなる電子供給層と、前記電子供給層の上に形成されたソース電極、ドレイン電極およびゲート電極と、を有し、前記電子供給層は、前記ゲート電極の下方において上面側より拡散したアニオン元素を含有するものである。
この構成により、電子供給層はゲート電極の下方において上面側より拡散したアニオン元素を含有するので、ゲート電極にかかる電圧が0Vのときにゲート電極下方のチャネル層を空乏化でき、それによりノーマリオフ特性を有する電界効果トランジスタを得ることができる。
本発明の電界効果トランジスタは、さらに前記電子供給層と前記ゲート電極との間に形成された、前記アニオン元素が添加された絶縁層を有することが好ましい。
この好ましい構成によれば、絶縁層より電子供給層にアニオン元素が拡散することになるので、アニオン元素をイオン注入する場合と比べ電子供給層に与えるダメージが低減する。
本発明の電界効果トランジスタは、さらに前記絶縁層は、前記基板側より前記アニオン元素が添加された層と、前記アニオン元素が添加されない層とが順次形成されてなることが好ましい。
この好ましい構成によれば、絶縁層においてアニオン元素が添加されない層がゲート電極に近づくことになるので、ゲート電極と絶縁層との間におけるバリア高さがアニオン元素に左右されることがなく、安定した特性を有する電界効果トランジスタを得ることができる。
本発明の電界効果トランジスタは、さらに前記電子供給層は、前記ゲート電極が接する領域に拡散した前記アニオン元素を有することが好ましい。
この好ましい構成によれば、電子供給層のゲート電極が接する領域にアニオン元素を含むことにより、ゲート電極下のチャネル領域を容易に空乏化できる。
本発明の電界効果トランジスタは、さらに前記アニオン元素は、フッ素であることが好ましい。
この好ましい構成によれば、フッ素の高い電気陰性度によりチャネル領域を容易に空乏化できる。
本発明の電界効果トランジスタは、さらに前記電子供給層に設けられた凹部を有し、前記凹部の底面に接して前記ゲート電極が設けられたことが好ましい。
この好ましい構成によれば、電子供給層に凹部が設けられたことにより、アニオン元素を有する領域がチャネル層に近づくことになるのでゲート電極下のチャネル領域を容易に空乏化できる。
本発明の電界効果トランジスタは、さらに前記電子供給層に設けられた凹部を有し、前記凹部の底面に接して前記絶縁層が形成され、前記絶縁層の上かつ前記凹部の底に対応する位置に前記ゲート電極が設けられたことが好ましい。
この好ましい構成によれば、電子供給層に凹部が設けられたことにより、アニオン元素を有する領域がチャネル層に近づくことになるのでゲート電極下のチャネル領域を容易に空乏化できる。
本発明の電界効果トランジスタは、さらに前記絶縁層は、AlまたはHfOよりなることが好ましい。
この好ましい構成によれば、AlやHfOはIII族窒化物半導体と格子定数や結晶型が近いので、良好な結晶性を有する絶縁層が得られる。
本発明の電界効果トランジスタの製造方法は、基板の上にバッファ層、III族窒化物半導体からなるチャネル層、およびIII族窒化物半導体からなる電子供給層を順次形成する工程(a)と、前記工程(a)の後に前記電子供給層の上面側よりアニオン元素を拡散させる工程(b)と、前記工程(b)の後に、前記電子供給層の前記アニオン元素が拡散された領域の上にゲート電極を形成する工程(c)と、を備えるものである。
この構成により、電子供給層に対しアニオン元素を拡散させているので、電子供給層に対し与えるダメージを小さくでき、それにより電子供給層の結晶性を良好にできる。
本発明の電界効果トランジスタの製造方法は、前記工程(a)の後かつ前記工程(b)の前に、前記アニオン元素を有する絶縁層を形成する工程(d)を備えることが好ましい。
この好ましい構成によれば、アニオン元素を有する絶縁層よりアニオン元素を電子供給層に拡散させることができ、それにより電子供給層に対し与えるダメージをさらに低減させることができる。
本発明の電界効果トランジスタの製造方法は、前記工程(d)は、前記アニオン元素を含むガスと、水蒸気を含むガスとを供給し、原子層堆積法により行われることが好ましい。
この好ましい構成によれば、絶縁層の形成が原子層堆積法により行われるので、良好な結晶性を有する絶縁層を得ることができ、さらにアニオン元素を絶縁層に確実に添加することができる。
本発明の電界効果トランジスタの製造方法は、前記工程(b)の後に前記絶縁層を除去する工程(e)を有することが好ましい。
この好ましい構成によれば、ダメージの少ない電子供給層の上に直接ゲート電極を形成することができる。
本発明に係る半導体装置によれば、ノーマリオフ特性を有する半導体装置を提供することができる。
本発明の実施形態1に係る電界効果トランジスタの構成を示す断面図 同電界効果トランジスタのフッ素拡散の様子を説明する断面図 同電界効果トランジスタの製造方法を示す断面図 本発明の実施形態2に係る電界効果トランジスタの構成を示す断面図 本発明の実施形態3に係る電界効果トランジスタの構成を示す断面図
以下、本発明の実施の形態について、図面を参照しながら説明する。ここでAlGaNとは3元混晶AlGa1−xN(0≦x≦1)のことを表す。
(第1の実施形態)
本発明の第1の実施形態における電界効果トランジスタの断面図を図1に示す。図1に示すように、本実施形態の窒化物半導体デバイスでは、サファイアよりなる基板101の上に、膜厚500nm、Al組成40%の窒化アルミニウムガリウム(AlGaN)からなるバッファ層102と、膜厚が150nmのアンドープの窒化ガリウム(GaN)からなるチャネル層103と、膜厚が20nm、Al組成が25%のAlGaNからなる電子供給層104が、順次エピタキシャル成長により形成されている。アンドープは、不純物が意図的に導入されていないことを意味する。電子供給層104とチャネル層103の間には、高純度の電子からなる2次元電子ガス層105が形成されている。
電子供給層104には、ニッケル(Ni)からなるゲート電極108がオーミック接触している。電子供給層104上のゲート電極108をはさんだ両側には、チタン(Ti)とアルミニウム(Al)との積層構造(Ti/Al、電子供給層側がTi)からなるソース電極106およびドレイン電極107が形成されており、電子供給層104とオーミック接触している。
ゲート電極108と電子供給層104の間には、フッ素含有Al膜111が形成されている。フッ素含有Al膜111の下の領域の電子供給層104には、フッ素が拡散してなるアニオン拡散層109が形成されている。電子供給層104の上面には、窒化シリコン(SiN)からなる保護膜層110が形成されている。ソース電極106およびドレイン電極107におけるゲート電極108に対して外側の領域には、たとえばアルゴン(Ar)イオン等がチャネル層103の上部にまで達するようにイオン注入され、高抵抗化された素子分離領域が形成されている。
上記構成により、本発明の電界効果トランジスタは、ノーマリオフ特性を示す。このことを、図2を用いて説明する。なお、図2においては、ゲート電極108近傍のみを図示している。
電子供給層104に拡散したフッ素によって電子供給層104には負の固定電荷が与えられるため、電子供給層104とチャネル層103の間に形成された2次元電子ガス層105において正電荷が生じる。この正電荷により2次元電子ガス層105中の電子が空乏化し、空乏化領域112が形成される。この状態でゲート電極108を0Vとした場合、ゲート電極108の下にはチャネルが形成されないため電流が流れず、電界効果トランジスタはノーマリオフ特性を示すのである。
なお、電子供給層104で用いるAlGaN層は膜厚が20nmと厚く、Al組成が25%と高いため、高濃度の2次元電子ガス層105が期待できる。そのため、シート抵抗の低減を図ることができる。フッ素を拡散させない場合に電界効果トランジスタをノーマリオフとするためには、電子供給層104を薄膜化させる必要があるため、結晶成長時に薄膜に成長するとソース−ゲート間やゲート−ドレイン間のシート抵抗が上昇してしまい電界効果トランジスタのオン抵抗増加を招き、あるいはゲート領域の電子供給層104のみ薄膜化しノーマリオフ化させるとなると精度の高いエッチング技術や低ダメージ技術が求められる。本発明では、次に述べるフッ素を拡散させることにより、トランジスタのオン抵抗低減を図りながらノーマリオフ化が可能となる。
次に、本実施形態の半導体装置の製造方法について、図3を用いて説明する。なお、図3においては煩雑さを避けるため、基板101、バッファ層102および保護膜層110は省略している。
まず、図3(a)に示すように、サファイアよりなる基板101の上に、バッファ層102、チャネル層103、電子供給層104を、有機金属気相エピタキシャル成長法(Metalorganic Vapor Phase Epitaxy、MOVPE)により結晶成長する。その後、フッ素含有Al膜111を形成する。なお、フッ素含有Al膜111の形成については後述する。
次に、図3(b)に示すように、フッ素含有Al膜111を熱処理する。ここで熱処理は、例えば500℃という条件下で行われる。この熱処理により、フッ素含有Al膜111の下の電子供給層104にフッ素が拡散する。
なお、ここで熱処理温度としては450℃〜700℃であることが好ましい。このような温度領域において形成された半導体装置については、リーク電流が小さい。またこの温度条件のもとでは電子供給層104にフッ素を効率よく拡散させることができる。
次に、図3(c)に示すように、電子供給層104及びチャネル層103を、2次元電子ガス層105に達するようにエッチングし、当該エッチングされた領域にソース電極106およびドレイン電極107を形成する。
次に、図3(d)に示すように、フッ素含有Al膜111の上にゲート電極108を形成する。その後、保護膜層110を形成して電界効果トランジスタを形成する。
フッ素含有Al膜111の形成には、原子層堆積法(Atomic Layer Deposition、ALD法)を用いる。真空チャンバー内で200℃〜300℃に加熱した基板に、パルス状のプリカーサーを噴射し、原料化合物であるトリメチルアルミニウム(TMA)と水(HO)を交互に供給・成膜・余剰分子の除去を繰り返す。このとき、フッ化水素(HF)をプリカーサーとして追加する。
ALD法を用いることで、原子層1層ずつの成膜が可能となり、原子層レベルの均一で平坦な高膜質かつ段差被覆性の高い膜を、低ダメージプロセスで形成することが可能となる。
なお、上記実施形態においてフッ素含有Al膜111を用い、フッ素が拡散して負電荷を帯びることを利用したが、フッ素に限らず、III族窒化物半導体層に拡散して負電荷を帯びる元素の原子または分子、もしくは化合物を用いる、すなわちアニオン元素の原子または分子、もしくは化合物を用いてもよい。このようなアニオン元素としては、フッ素以外に例えば塩素がある。
また、基板101とは、窒化物半導体をエピタキシャル成長可能な基板のことであり、サファイアの他に、シリコン(Si)、シリコンカーバイド(SiC)、GaNなどでも良い。
(第2の実施形態)
本発明の第2の実施形態における電界効果トランジスタの断面構造を、図4に示す。図1では、ゲート電極下にフッ素含有Al膜111が形成されたMOS(Metal Oxide Semiconductor)構造を示しているが、本発明におけるフッ素含有Al膜111の形成は負電荷を拡散させることを目的としていることから、図4に示すように、ゲート電極下に直接電子供給層104が接するショットキー型の構造をとっている。この場合は、フッ素含有Al膜111を形成し、フッ素を電子供給層104に拡散させアニオン拡散層109を形成したのち、フッ素含有Al膜111を除去して、電子供給層104に直接ゲート電極108をショットキー電極として形成する。また、ゲート電極下に挿入するフッ素含有Al膜111については、酸化アルミニウム(Al)に限らず、例えば酸化ハフニウム(HfO)、酸化ジルコニウム(ZrO)、酸化ランタン(La)などを用いることもできる。特に、酸化アルミニウムや酸化ハフニウムは、III族窒化物半導体と格子定数や結晶型が近いので、電子供給層104やチャネル層103、バッファ層102に与える歪を小さくすることができる。
(第3の実施形態)
本発明の第3の実施形態における電界効果トランジスタの断面構造を、図5に示す。チャネル層103より下層の構造は第1の実施形態と同様である。本実施形態の窒化物半導体デバイスでは、電子供給層104の一部に凹部が設けられ、フッ素含有Al膜111とゲート電極108が形成されている。電子供給層104の凹部はドライエッチにより形成され、この凹部を覆うようにフッ素含有Al膜111が形成されている。エッチングによる凹部の形成後、フッ素含有Al膜111を形成し、熱処理を加えることでこの形状に沿ってフッ素含有Al膜111に含まれるフッ素を拡散させ、2次元電子ガス層105を空乏化させる。ここで凹部を形成することより、ゲート領域下の電子供給層104が薄膜化し、2次元電子ガス層105の電子濃度が空乏化しやすくなる。ゲート絶縁膜による負電荷を含む原子の拡散と、凹部の形成により、よりゲート下領域の2次元電子ガス層105が空乏化する電子供給層104のAl組成や膜厚の選択範囲が広がり、プロセスマージンの確保としきい値制御性向上の両立が可能となる。本発明におけるフッ素含有Al膜111の形成はフッ素を拡散させることを目的としていることから、ゲート電極下に直接電子供給層104が接するショットキー型の構造をとることもできる。この場合は、フッ素を拡散させアニオン拡散層109を形成した後、フッ素含有Al膜111を除去しゲート電極108を形成する。
本発明は、III族窒化物半導体を用いたノーマリオフ型電界効果トランジスタの特性改善に有効である。
101 基板
102 バッファ層
103 チャネル層
104 電子供給層
105 2次元電子ガス層
106 ソース電極
107 ドレイン電極
108 ゲート電極
110 保護膜層
111 フッ素含有Al
112 空乏化領域

Claims (12)

  1. 基板と、
    前記基板上に形成されたバッファ層と、
    前記バッファ層の上に形成された、III族窒化物半導体からなるチャネル層と、
    前記チャネル層の上に形成された、III族窒化物半導体からなる電子供給層と、
    前記電子供給層の上に形成されたソース電極、ドレイン電極およびゲート電極と、
    を有し、
    前記電子供給層は、前記ゲート電極の下方において上面側より拡散したアニオン元素を含有することを特徴とする電界効果トランジスタ。
  2. 前記電子供給層と前記ゲート電極との間に形成された、前記アニオン元素が添加された絶縁層を有することを特徴とする請求項1に記載の電界効果トランジスタ。
  3. 前記絶縁層は、前記基板側より前記アニオン元素が添加された層と、前記アニオン元素が添加されない層とが順次形成されてなることを特徴とする請求項2に記載の電界効果トランジスタ。
  4. 前記電子供給層は、前記ゲート電極が接する領域に拡散した前記アニオン元素を有することを特徴とする請求項1に記載の電界効果トランジスタ。
  5. 前記アニオン元素は、フッ素であることを特徴とする請求項1ないし4のいずれか1項に記載の電界効果トランジスタ。
  6. 前記電子供給層に設けられた凹部を有し、前記凹部の底面に接して前記ゲート電極が設けられたことを特徴とする請求項1に記載の電界効果トランジスタ。
  7. 前記電子供給層に設けられた凹部を有し、前記凹部の底面に接して前記絶縁層が形成され、前記絶縁層の上かつ前記凹部の底に対応する位置に前記ゲート電極が設けられたことを特徴とする請求項2に記載の電界効果トランジスタ。
  8. 前記絶縁層は、AlまたはHfOよりなることを特徴とする請求2、3または7のいずれか1項に記載の電界効果トランジスタ。
  9. 基板の上にバッファ層、III族窒化物半導体からなるチャネル層、およびIII族窒化物半導体からなる電子供給層を順次形成する工程(a)と、
    前記工程(a)の後に前記電子供給層の上面側よりアニオン元素を拡散させる工程(b)と、
    前記工程(b)の後に、前記電子供給層の前記アニオン元素が拡散された領域の上にゲート電極を形成する工程(c)と、
    を備えることを特徴とする、電界効果トランジスタの製造方法。
  10. 前記工程(a)の後かつ前記工程(b)の前に、前記アニオン元素を有する絶縁層を形成する工程(d)を備えることを特徴とする、請求項9に記載の電界効果トランジスタの製造方法。
  11. 前記工程(d)は、前記アニオン元素を含むガスと、水蒸気を含むガスとを供給し、原子層堆積法により行われることを特徴とする、請求項10に記載の電界効果トランジスタの製造方法。
  12. 前記工程(b)の後に前記絶縁層を除去する工程(e)を有することを特徴とする、請求項10または11に記載の電界効果トランジスタの製造方法。
JP2013123496A 2013-06-12 2013-06-12 電界効果トランジスタおよびその製造方法 Pending JP2014241350A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013123496A JP2014241350A (ja) 2013-06-12 2013-06-12 電界効果トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013123496A JP2014241350A (ja) 2013-06-12 2013-06-12 電界効果トランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2014241350A true JP2014241350A (ja) 2014-12-25

Family

ID=52140468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013123496A Pending JP2014241350A (ja) 2013-06-12 2013-06-12 電界効果トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2014241350A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109065453A (zh) * 2018-08-03 2018-12-21 中国科学院苏州纳米技术与纳米仿生研究所 氟扩散实现增强型AlGaN/GaN高电子迁移率晶体管及其方法
US10236353B2 (en) 2016-06-20 2019-03-19 Kabushiki Kaisha Toshiba Semiconductor device, power supply circuit, and computer
JP2019153725A (ja) * 2018-03-06 2019-09-12 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
JP2019153726A (ja) * 2018-03-06 2019-09-12 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
CN112289860A (zh) * 2019-07-24 2021-01-29 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制备方法
WO2022019017A1 (ja) * 2020-07-20 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体モジュール、及び無線通信装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10236353B2 (en) 2016-06-20 2019-03-19 Kabushiki Kaisha Toshiba Semiconductor device, power supply circuit, and computer
JP2019153725A (ja) * 2018-03-06 2019-09-12 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
JP2019153726A (ja) * 2018-03-06 2019-09-12 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
US11227942B2 (en) 2018-03-06 2022-01-18 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing the same, power circuit, and computer
US11894452B2 (en) 2018-03-06 2024-02-06 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing the same, power circuit, and computer
CN109065453A (zh) * 2018-08-03 2018-12-21 中国科学院苏州纳米技术与纳米仿生研究所 氟扩散实现增强型AlGaN/GaN高电子迁移率晶体管及其方法
CN112289860A (zh) * 2019-07-24 2021-01-29 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制备方法
WO2022019017A1 (ja) * 2020-07-20 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体モジュール、及び無線通信装置

Similar Documents

Publication Publication Date Title
CN106537560B (zh) 形成增强模式iii族氮化物器件
US11594413B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming
Otake et al. Vertical GaN-based trench gate metal oxide semiconductor field-effect transistors on GaN bulk substrates
TWI462293B (zh) 增強型電晶體及其形成方法
JP6341679B2 (ja) 半導体装置
US10026808B2 (en) Semiconductor device including insulating film that includes negatively charged microcrystal
JP5126733B2 (ja) 電界効果トランジスタ及びその製造方法
US7491627B2 (en) III-nitride device and method with variable epitaxial growth direction
KR102080745B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP2014241350A (ja) 電界効果トランジスタおよびその製造方法
JP2014146666A (ja) 半導体装置
JP6560117B2 (ja) 半導体装置の製造方法
US20150034958A1 (en) Hemt-compatible lateral rectifier structure
US9349856B2 (en) Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof
JP2019033204A (ja) 半導体装置の製造方法および半導体装置
JP7165328B2 (ja) 半導体装置および半導体装置の製造方法
KR102067596B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP6780331B2 (ja) 半導体装置の製造方法および半導体装置
JP2018174196A (ja) 半導体装置および半導体装置の製造方法
Nishimiya et al. Recess Etching Process for AlGaN/GaN-HFET Devices Using In-Situ Monitoring
JP2023110900A (ja) ナノラミネート絶縁ゲート構造を有するワイドバンドギャップトランジスタ及びワイドバンドギャップトランジスタの製造方法
JP2020047822A (ja) 窒化物半導体装置とその製造方法
CN116364753A (zh) 一种氧化镓基mosfet器件及其制备方法
JP2016225426A (ja) 半導体装置およびその製造方法
JP2013084951A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20141021

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150225