CN112289860A - Ⅲ族氮化物增强型hemt器件及其制备方法 - Google Patents

Ⅲ族氮化物增强型hemt器件及其制备方法 Download PDF

Info

Publication number
CN112289860A
CN112289860A CN201910670046.7A CN201910670046A CN112289860A CN 112289860 A CN112289860 A CN 112289860A CN 201910670046 A CN201910670046 A CN 201910670046A CN 112289860 A CN112289860 A CN 112289860A
Authority
CN
China
Prior art keywords
layer
group iii
hemt device
heterojunction
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910670046.7A
Other languages
English (en)
Other versions
CN112289860B (zh
Inventor
张宝顺
宋亮
张晓东
于国浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201910670046.7A priority Critical patent/CN112289860B/zh
Publication of CN112289860A publication Critical patent/CN112289860A/zh
Application granted granted Critical
Publication of CN112289860B publication Critical patent/CN112289860B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明揭示了一种Ⅲ族氮化物增强型HEMT器件及其制备方法,所述HEMT器件包括衬底、位于衬底上的Ⅲ族氮化物异质结、位于Ⅲ族氮化物异质结上的能量吸收层和半导体层、及金属电极,所述Ⅲ族氮化物异质结包括位于衬底上的沟道层及位于沟道层上的势垒层,所述金属电极包括位于位于Ⅲ族氮化物异质结上的源极和漏极、以及位于能量吸收层上且位于源极和漏极之间的栅极,所述能量吸收层全部或部分区域为F离子注入区,通过F离子注入以调控阈值电压。本发明在栅下区域设置了F离子注入区并作为能量吸收层,有效地减少了离子注入过程中的损伤,达到提升HEMT器件性能的目的;通过控制离子注入条件调控HEMT器件阈值电压,实现较高的阈值电压。

Description

Ⅲ族氮化物增强型HEMT器件及其制备方法
技术领域
本发明属于微电子工艺技术领域,具体涉及一种Ⅲ族氮化物增强型HEMT器件及其制备方法。
背景技术
HEMT(High Electron Mobility Transistor)器件是充分利用半导体的异质结构(Heterostructure)形成的二维电子气而制成的,与Ⅲ-Ⅵ族(如AlGaAs/GaAs HEMT)相比,Ⅲ族氮化物半导体由于压电极化和自发极化效应,在异质结构(如AlGaN/GaN)中能够形成高浓度的二维电子气。所以在使用Ⅲ族氮化物制成的HEMT器件中,势垒层一般不需要进行掺杂。同时,Ⅲ族氮化物具有大的禁带宽度、较高的饱和电子漂移速度、高的临界击穿电场和极强的抗辐射能力等特点,能够满下一代电力电子系统对功率器件更大功率、更高频率、更小体积和更高温度的工作的要求。
现有的Ⅲ族氮化物半导体HEMT器件作为高频器件或者高压大功率开关器件使用时,特别是作为功率开关器件时,增强型HEMT器件与耗尽型HEMT器件相比更有助于提高系统的安全性、降低器件的损耗和简化设计电路。目前实现增强型HEMT主要的方法有薄势垒层、凹栅结构、P型盖帽层和F处理等技术,但这些技术都存在不足。F离子注入能实现增强型HEMT器件,通过注入条件的选择能够调控阈值电压,并且不需要刻蚀,但是F离子注入过深的话,会产生缺陷、造成损伤,导致器件性能的降低。因此降低形成F固定电荷区这一过程中的损伤能有效提高HEMT器件的性能和可靠性。
因此,针对上述技术问题,有必要提供一种Ⅲ族氮化物增强型HEMT器件及其制备方法。
发明内容
有鉴于此,本发明的目的在于提供一种Ⅲ族氮化物增强型HEMT器件及其制备方法,以降低形成F固定电荷区这一过程中的损伤。
为了实现上述目的,本发明一实施例提供的技术方案如下:
一种Ⅲ族氮化物增强型HEMT器件,所述HEMT器件包括衬底、位于衬底上的Ⅲ族氮化物异质结、位于Ⅲ族氮化物异质结上的能量吸收层和半导体层、及金属电极,所述Ⅲ族氮化物异质结包括位于衬底上的沟道层及位于沟道层上的势垒层,所述金属电极包括位于位于Ⅲ族氮化物异质结上的源极和漏极、以及位于能量吸收层上且位于源极和漏极之间的栅极,所述能量吸收层全部或部分区域为F离子注入区,通过F离子注入以调控阈值电压。
一实施例中,所述HEMT器件包括:
截止状态,栅极上未施加电压或施加于栅极的电压低于阈值电压Vth时,栅极下方Ⅲ族氮化物异质结的沟道中无二维电子气的积累;
导通状态,施加于栅极的电压大于或等于阈值电压Vth时,栅极下方Ⅲ族氮化物异质结的沟道中积累二维电子气形成导电通道。
一实施例中,所述沟道层、势垒层及半导体层均为Ⅲ族氮化物半导体层,包括GaN、AlN、InN及其三元、四元化合物。
一实施例中,所述沟道层的厚度为0.2μm~3μm,势垒层的厚度为2nm~10nm,无半导体层的情况下,沟道层和势垒层的异质结处不会形成二维电子气。
一实施例中,所述半导体层的厚度为2nm~10nm。
一实施例中,所述能量吸收层为SiNx层,厚度为10nm~40nm。
一实施例中,所述沟道层和势垒层之间设有插入层。
本发明另一实施例提供的技术方案如下:
一种Ⅲ族氮化物增强型HEMT器件的制备方法,所述制备方法包括:
提供衬底;
在衬底上外延生长Ⅲ族氮化物异质结,Ⅲ族氮化物异质结包括沟道层及势垒层;
在Ⅲ族氮化物异质结的栅下区域上外延生长能量吸收层;
在Ⅲ族氮化物异质结的非栅下区域上外延生长Ⅲ族氮化物半导体层;
刻蚀Ⅲ族氮化物半导体层及部分Ⅲ族氮化物异质结,形成源极区域和漏极区域;
在源极区域和漏极区域分别沉积形成源极和漏极;
对能量吸收层全部或部分区域进行F离子注入,以调控阈值电压;
在能量吸收层上沉积形成栅极。
一实施例中,所述沟道层、势垒层及半导体层均为Ⅲ族氮化物半导体层,包括GaN、AlN、InN及其三元、四元化合物;沟道层的厚度为0.2μm~3μm,势垒层的厚度为2nm~10nm,半导体层的厚度为2nm~10nm。
一实施例中,所述能量吸收层为SiNx层,厚度为10nm~40nm。
与现有技术相比,本发明中具有以下有益效果:
在栅下区域设置了F离子注入区并作为能量吸收层,有效地减少了离子注入过程中的损伤,达到提升HEMT器件性能的目的;
通过控制离子注入条件调控HEMT器件阈值电压,实现较高的阈值电压;
非栅下区域通过二次外延生长半导体层,能使沟道层和势垒层的异质结沟道处产生较高浓度的二维电子气,因此HEMT器件具有较高的输出电流密度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中普通耗尽型HEMT器件的剖视结构示意图;
图2为本发明中衬底上外延生长异质结的剖视结构示意图;
图3为本发明中外延生长有能量吸收层的外延结构的剖视结构示意图;
图4为本发明中外延生长有能量吸收层和半导体层的剖视结构示意图;
图5为本发明中Ⅲ族氮化物增强型HEMT器件的剖视结构示意图。
具体实施方式
以下将结合附图所示的各实施方式对本发明进行详细描述。但该等实施方式并不限制本发明,本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
并且,在不同的实施方式中可能使用相同的标号或标记,但这并不代表结构或者功能上的联系,而仅仅是为了描述的方便。
本发明公开了一种Ⅲ族氮化物增强型HEMT器件,该HEMT器件包括衬底、位于衬底上的Ⅲ族氮化物异质结、位于Ⅲ族氮化物异质结上的能量吸收层和半导体层、及金属电极,Ⅲ族氮化物异质结包括位于衬底上的沟道层及位于沟道层上的势垒层,金属电极包括位于位于Ⅲ族氮化物异质结上的源极和漏极、以及位于能量吸收层上且位于源极和漏极之间的栅极,能量吸收层全部或部分区域为F离子注入区,通过F离子注入以调控阈值电压。
本发明还公开了一种Ⅲ族氮化物增强型HEMT器件的制备方法,包括:
提供衬底;
在衬底上外延生长Ⅲ族氮化物异质结,Ⅲ族氮化物异质结包括沟道层及势垒层;
在Ⅲ族氮化物异质结的栅下区域上外延生长能量吸收层;
在Ⅲ族氮化物异质结的非栅下区域上外延生长Ⅲ族氮化物半导体层;
刻蚀Ⅲ族氮化物半导体层及部分Ⅲ族氮化物异质结,形成源极区域和漏极区域;
在源极区域和漏极区域分别沉积形成源极和漏极;
对能量吸收层全部或部分区域进行F离子注入,以调控阈值电压;
在能量吸收层上沉积形成栅极。
以下结合附图等对现有技术及本发明的技术方案作进一步的解释说明。
参图1所示,对于普通HEMT器件(以AlGaN/GaN器件为例,以下简称“器件”),包括衬底1、沟道层2、势垒层3、源极6、漏极7和栅极8。
一般而言,当在栅极8施加零偏压或者没有施加偏压时,漏极7和源极6都与二维电子气2DEG相连接,所以器件的漏极7和源极6是导通的,器件处于开启状态,一般称这种器件为耗尽型HEMT器件,也可以称作常开型HEMT器件。在器件关断过程中,栅电极必须施加一定的负偏压,并且所加偏压V<Vth,将栅下二维电子气2DEG耗尽,在实际的应用过程中,存在功耗高和安全性方面的问题。
参图5所示,本发明中的Ⅲ族氮化物增强型HEMT器件,其包括:衬底1、沟道层2、势垒层3、能量吸收层4、半导体层5、漏极6、漏极7和栅极8,其中,能量吸收层4位于栅下区域,半导体层位于非栅下区域。能量吸收层4全部或部分区域为F离子注入区,通过F离子注入以调控阈值电压,本发明中的“栅下区域”是指栅极在异质结上正投影所覆盖的区域,“非栅下区域”是指源极和漏极之间除去栅下区域以外的区域。
源极6和漏极7通过形成于异质结中的二维电子气2DEG电连接,异质结包括沟道层2、势垒层3,势垒层3具有宽于沟道层2的带隙,沟道层2设置于源极6和漏极7之间,栅极设于能量吸收层4表面并位于源极5和漏极6之间。
HEMT器件包括:
截止状态,栅极上未施加电压或施加于栅极的电压低于阈值电压Vth时,栅极下方Ⅲ族氮化物异质结的沟道中无二维电子气的积累;
导通状态,施加于栅极的电压大于或等于阈值电压Vth时,栅极下方Ⅲ族氮化物异质结的沟道中积累二维电子气形成导电通道。
在一些实施例中,AlGaN/GaN异质结也可替换为InAlN/GaN等异质结构,或业界所知的其它适用的异质结构。
在一些实施例中,于形成异质结的沟道层和势垒层之间还可设有插入层等,其材质可以是AlN等,但不限于此。
在一些实施例中,沟道层、势垒层及半导体层均为Ⅲ族氮化物半导体层,包括GaN、AlN、InN及其三元、四元化合物等;沟道层的厚度为0.2μm~3μm,势垒层的厚度为2nm~10nm,无半导体层的情况下,沟道层和势垒层的异质结处不会形成二维电子气;半导体层的厚度为2nm~10nm。
在一些实施例中,栅下区域的F离子注入区采用使用SiNx等材料,可以较好地吸收F离子注入的能量,减小F离子注入过程中对势垒层的损伤。
在一些实施例中,能量吸收层为SiNx层,厚度为10nm~40nm。
以AlGaN/GaN异质结和SiNx能量吸收层为例,增强型HEMT器件的制备方法具体为:
参图2所示,首先,在衬底1上生长GaN沟道层和AlGaN势垒层,形成AlGaN/GaN异质结。生长方式可以选择但不限于使用金属有机化学气相沉积(MOCVD)、分子束外延(MBE)或磁控溅射等。
该外延结构主要由衬底及AlGaN/GaN异质结构成,AlGaN厚度较薄,此时AlGaN/GaN异质结处不会形成二维电子气。
参图3所示,在AlGaN势垒层上覆盖一层SiNx作为能量吸收层,通过刻蚀等图形化技术使SiNx只存在于栅下区域。
参图4所示,在图3中结构结构的基础上通过选区外延二次生长AlGaN半导体层,使之覆盖除SiNx外的非栅下区域,生长方式可以选择但不限于使用MOCVD、MBE或磁控溅射等。通过极化效应使非栅下区域AlGaN/GaN异质结处形成较大浓度的二维电子气。
参图5所示,在图4中结构的基础上在F离子注入区(全部能量吸收层区域)进行F离子注入,并制备源极、漏极和栅极。在栅极区域以外,由于势垒层3、5和沟道层的自发极化和压电极化,会形成高浓度的二维电子气2DEG。
在F离子注入区进行F离子注入,有效地减少了F离子注入过程中的损伤,保证AlGaN/GaN异质结处不会形成二维电子气,同时能够调控阈值电压。
当在栅极8施加零偏压或者没有施加偏压时,漏极7和源极6都与二维电子气2DEG相连接,但在器件的栅极下方没有二维电子气2DEG的积累,所以器件的漏极7和源极6是断开的,器件处于关闭状态,当栅压大于阈值电压Vth时,栅极的下端积累电子,实现源极6和漏极7之间的连接,器件导通,所以器件为常关型GaN HEMT器件。
传统的F离子注入及F等离子体处理实现增强型HEMT器件是向AlGaN或者Ⅲ族氮化物半导体中进行注入或处理,因此会引入缺陷、带来损伤,造成HEMT器件漏电增大、输出电流降低、可靠性下降等负面影响。
而本发明最突出的优点就是向绝缘介质中进行F离子注入区代替Ⅲ族氮化物半导体,绝缘介质有利于吸收离子注入时的能量,造成的损伤更小;同时,由于离子注入产生的损伤在绝缘介质层,不会带来HEMT器件漏电增大、输出电流降低、可靠性下降等负面影响;同时,由于注入损伤带来的影响变小,可以更大范围的通过调控注入剂量及能量调控阈值电压。
另外,传统的薄势垒结构,由于势垒层较薄,AlGaN/GaN异质结处二维电子气浓度及迁移率都受影响减弱,造成输出电流较小,而本发明结合二次外延技术,非栅下区域处的二维电子气具有较高的浓度及迁移率,对输出电流的影响很小,具有更大的优势。
以下结合具体实施例对本发明作详细说明。
本发明一具体实施例中Ⅲ族氮化物增强型HEMT器件的制备方法具体包括如下步骤:
(1)在反应室中对衬底表面进行处理;
(2)在衬底上外延生长AlGaN/GaN异质结,其中GaN沟道层的厚度为1μm-3μm,AlGaN势垒层的厚度为2-10nm,其中Al元素的摩尔含量为20%-30%,从腔室取出以后利用有机溶液进行清洗并用高纯氮气进行吹洗;
(3)对清洗干净的样品利用低压化学气相沉积(LPCVD)生长SiNx能量吸收层,厚度为10-40nm,之后进行光刻显影,光刻胶采用AZ5214,曝光时间为6.5s,显影时间为50s-60s,通过刻蚀等手段去除掉非栅下区域的SiNx能量吸收层;
(4)对清洗干净的样品进行选区外延,在非栅下区域(没有SiNx覆盖的区域)生长AlGaN半导体层,厚度为2-10nm,Al元素的摩尔含量为20%-30%,从腔室取出以后利用有机溶液进行清洗并用高纯氮气进行吹洗;
(5)通过光刻,电子束沉积台沉积欧姆接触金属Ti/Al/Ni/Au(20nm/130/nm/50nm/50nm)并进行剥离清洗,之后对样品进行850℃退火30s形成欧姆接触,分别为源极和漏极;
(6)进行清洗、光刻,之后进行台面隔离,可以采用F离子注入或F等离子体刻蚀;
(7)进行清洗、光刻,在F离子注入区进行F离子注入;
(8)进行清洗、光刻形成栅极区,同样利用电子束沉积Ni/Au(50/250nm)进行剥离,为栅极。
该HEMT器件的工作原理如下:
阈值电压Vth为正值,当栅电压Vg<阈值电压Vth时,薄势垒及固定电荷区的F离子使得栅极8下面的二维电子气被耗尽,所以源极6和漏极7处于断开状态;
当栅极8加偏压达到栅电压Vg>阈值电压Vth时,栅下区域会积累电子,积累的电子形成新的导通沟道,使源极6和漏极7导通,器件处于开启状态。
由以上技术方案可以看出,本发明具有以下有益效果:
在栅下区域设置了F离子注入区并作为能量吸收层,有效地减少了离子注入过程中的损伤,达到提升HEMT器件性能的目的;
通过控制离子注入条件调控HEMT器件阈值电压,实现较高的阈值电压;
非栅下区域通过二次外延生长半导体层,能使沟道层和势垒层的异质结沟道处产生较高浓度的二维电子气,因此HEMT器件具有较高的输出电流密度。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施例加以描述,但并非每个实施例仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种Ⅲ族氮化物增强型HEMT器件,其特征在于,所述HEMT器件包括衬底、位于衬底上的Ⅲ族氮化物异质结、位于Ⅲ族氮化物异质结上的能量吸收层和半导体层、及金属电极,所述Ⅲ族氮化物异质结包括位于衬底上的沟道层及位于沟道层上的势垒层,所述金属电极包括位于位于Ⅲ族氮化物异质结上的源极和漏极、以及位于能量吸收层上且位于源极和漏极之间的栅极,所述能量吸收层全部或部分区域为F离子注入区,通过F离子注入以调控阈值电压。
2.根据权利要求1所述的Ⅲ族氮化物增强型HEMT器件,其特征在于,所述HEMT器件包括:
截止状态,栅极上未施加电压或施加于栅极的电压低于阈值电压Vth时,栅极下方Ⅲ族氮化物异质结的沟道中无二维电子气的积累;
导通状态,施加于栅极的电压大于或等于阈值电压Vth时,栅极下方Ⅲ族氮化物异质结的沟道中积累二维电子气形成导电通道。
3.根据权利要求1所述的Ⅲ族氮化物增强型HEMT器件,其特征在于,所述沟道层、势垒层及半导体层均为Ⅲ族氮化物半导体层,包括GaN、AlN、InN及其三元、四元化合物。
4.根据权利要求3所述的Ⅲ族氮化物增强型HEMT器件,其特征在于,所述沟道层的厚度为0.2μm~3μm,势垒层的厚度为2nm~10nm,无半导体层的情况下,沟道层和势垒层的异质结处不会形成二维电子气。
5.根据权利要求3所述的Ⅲ族氮化物增强型HEMT器件,其特征在于,所述半导体层的厚度为2nm~10nm。
6.根据权利要求1所述的Ⅲ族氮化物增强型HEMT器件,其特征在于,所述能量吸收层为SiNx层,厚度为10nm~40nm。
7.根据权利要求3所述的Ⅲ族氮化物增强型HEMT器件,其特征在于,所述沟道层和势垒层之间设有插入层。
8.一种Ⅲ族氮化物增强型HEMT器件的制备方法,其特征在于,所述制备方法包括:
提供衬底;
在衬底上外延生长Ⅲ族氮化物异质结,Ⅲ族氮化物异质结包括沟道层及势垒层;
在Ⅲ族氮化物异质结的栅下区域上外延生长能量吸收层;
在Ⅲ族氮化物异质结的非栅下区域上外延生长Ⅲ族氮化物半导体层;
刻蚀Ⅲ族氮化物半导体层及部分Ⅲ族氮化物异质结,形成源极区域和漏极区域;
在源极区域和漏极区域分别沉积形成源极和漏极;
对能量吸收层全部或部分区域进行F离子注入,以调控阈值电压;
在能量吸收层上沉积形成栅极。
9.根据权利要求8所述的制备方法,其特征在于,所述沟道层、势垒层及半导体层均为Ⅲ族氮化物半导体层,包括GaN、AlN、InN及其三元、四元化合物;沟道层的厚度为0.2μm~3μm,势垒层的厚度为2nm~10nm,半导体层的厚度为2nm~10nm。
10.根据权利要求8所述的制备方法,其特征在于,所述能量吸收层为SiNx层,厚度为10nm~40nm。
CN201910670046.7A 2019-07-24 2019-07-24 Ⅲ族氮化物增强型hemt器件及其制备方法 Active CN112289860B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910670046.7A CN112289860B (zh) 2019-07-24 2019-07-24 Ⅲ族氮化物增强型hemt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910670046.7A CN112289860B (zh) 2019-07-24 2019-07-24 Ⅲ族氮化物增强型hemt器件及其制备方法

Publications (2)

Publication Number Publication Date
CN112289860A true CN112289860A (zh) 2021-01-29
CN112289860B CN112289860B (zh) 2024-06-14

Family

ID=74419613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910670046.7A Active CN112289860B (zh) 2019-07-24 2019-07-24 Ⅲ族氮化物增强型hemt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN112289860B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100034919A (ko) * 2008-09-25 2010-04-02 전자부품연구원 스위치용 고전자 이동도 트랜지스터 및 그 제조방법
US20130092958A1 (en) * 2010-07-06 2013-04-18 The Hong Kong University Of Science And Technology Normally-off iii-nitride metal-2deg tunnel junction field-effect transistors
KR20140111425A (ko) * 2013-03-11 2014-09-19 서울반도체 주식회사 이종접합 트랜지스터 및 그 제조방법
JP2014241350A (ja) * 2013-06-12 2014-12-25 パナソニック株式会社 電界効果トランジスタおよびその製造方法
CN106158948A (zh) * 2015-04-10 2016-11-23 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制作方法
CN106158947A (zh) * 2015-04-07 2016-11-23 苏州能屋电子科技有限公司 Ⅲ族氮化物增强型mis-hemt器件及其制备方法
CN109585545A (zh) * 2019-01-15 2019-04-05 中山大学 一种新型增强型半导体器件及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100034919A (ko) * 2008-09-25 2010-04-02 전자부품연구원 스위치용 고전자 이동도 트랜지스터 및 그 제조방법
US20130092958A1 (en) * 2010-07-06 2013-04-18 The Hong Kong University Of Science And Technology Normally-off iii-nitride metal-2deg tunnel junction field-effect transistors
KR20140111425A (ko) * 2013-03-11 2014-09-19 서울반도체 주식회사 이종접합 트랜지스터 및 그 제조방법
JP2014241350A (ja) * 2013-06-12 2014-12-25 パナソニック株式会社 電界効果トランジスタおよびその製造方法
CN106158947A (zh) * 2015-04-07 2016-11-23 苏州能屋电子科技有限公司 Ⅲ族氮化物增强型mis-hemt器件及其制备方法
CN106158948A (zh) * 2015-04-10 2016-11-23 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制作方法
CN109585545A (zh) * 2019-01-15 2019-04-05 中山大学 一种新型增强型半导体器件及其制备方法

Also Published As

Publication number Publication date
CN112289860B (zh) 2024-06-14

Similar Documents

Publication Publication Date Title
US12094962B2 (en) Enhancement-mode semiconductor device and preparation method therefor
JP6999197B2 (ja) 複合バリア層構造に基づくiii族窒化物エンハンスメント型hemt及びその製造方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN106158948B (zh) Ⅲ族氮化物增强型hemt器件及其制作方法
TW201436008A (zh) 異質接面電晶體及其製造方法
CN112289858A (zh) Ⅲ族氮化物增强型hemt器件及其制备方法
CN110459595B (zh) 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法
CN109873034B (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN109037326B (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN113745332A (zh) 基于铁电性ⅲ族氮化物极化反转的增强型高电子迁移率晶体管
CN210429824U (zh) 一种增强型AlN/AlGaN/GaN HEMT器件
CN117219676A (zh) 一种异质pn结栅极的增强型HEMT器件
CN113745331A (zh) Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法
CN109950324A (zh) p型阳极的Ⅲ族氮化物二极管器件及其制作方法
CN112201689B (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
CN109742144B (zh) 一种槽栅增强型mishemt器件及其制作方法
CN111933709A (zh) 一种具有高可靠性的氮化物器件及其制备方法
CN106449406B (zh) 一种垂直结构GaN基增强型场效应晶体管及其制造方法
CN112289860B (zh) Ⅲ族氮化物增强型hemt器件及其制备方法
CN116314311A (zh) 半导体器件及其制备方法
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
CN112582470B (zh) 一种常闭型高电子迁移率晶体管及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant