CN113745332A - 基于铁电性ⅲ族氮化物极化反转的增强型高电子迁移率晶体管 - Google Patents

基于铁电性ⅲ族氮化物极化反转的增强型高电子迁移率晶体管 Download PDF

Info

Publication number
CN113745332A
CN113745332A CN202110968495.7A CN202110968495A CN113745332A CN 113745332 A CN113745332 A CN 113745332A CN 202110968495 A CN202110968495 A CN 202110968495A CN 113745332 A CN113745332 A CN 113745332A
Authority
CN
China
Prior art keywords
ferroelectric
barrier layer
layer
nitride
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110968495.7A
Other languages
English (en)
Inventor
周大雨
隋金洋
孙纳纳
习娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dalian University of Technology
Original Assignee
Dalian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalian University of Technology filed Critical Dalian University of Technology
Priority to CN202110968495.7A priority Critical patent/CN113745332A/zh
Publication of CN113745332A publication Critical patent/CN113745332A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Abstract

一种基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管,其自下而上依次为衬底、成核层、缓冲层、插入层、势垒层和钝化层;势垒层包括非铁电性势垒层、铁电性Ⅲ族氮化物势垒层,铁电性Ⅲ族氮化物势垒层在非铁电性势垒层和钝化层之间。缓冲层和势垒层形成禁带宽度不同的异质结,缓冲层禁带宽度小于势垒层禁带宽度;缓冲层上表面的两端设有源电极和漏电极;铁电性Ⅲ族氮化物势垒层上设有栅电极,栅电极嵌套在钝化层中。本发明缓冲层和势垒层均采用Ⅲ‑Ⅴ族半导体材料,二者制备工艺兼容,各层薄膜生长质量高、薄膜间界面特性好;同时Ⅲ族氮化物铁电材料的电滞回线矩形度高、剩余极化强度大,器件关闭和导通状态的保持时间长,服役可靠性更高。

Description

基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶 体管
技术领域
本发明属于半导体器件领域,涉及一类利用铁电性Ⅲ族氮化物极化反转特性,实现在栅极零偏压下关闭状态的增强型高电子迁移率晶体管器件,同时可调制器件导通状态下异质结界面沟道内二维电子气的浓度。
背景技术
Ⅲ族氮化物宽禁带半导体材料体系,包括GaN,AlN,BN及其多元合金,是近年来得到高度重视的新型半导体材料。相对于硅、锗和砷化镓等第一代和第二代半导体材料,Ⅲ族氮化物半导体材料具有临界击穿电场强度高、饱和电子速率大、化学性质稳定和抗辐射能力强等优异的物理化学性能,更加适用于制造高频、高速、大功率电子器件。
基于Ⅲ-Ⅴ族半导体材料的高电子迁移率晶体管(HEMT)是一种异质结场效应晶体管,其异质结结构由两种禁带宽度不同的半导体材料构成。因为两种半导体材料的禁带宽度存在明显差异,在窄禁带材料内靠近接触处形成三角形势垒,异质结界面处的自由电子被限制在了该三角形势垒中,因此在异质结界面处易形成高迁移率和高浓度的二维电子气(2DEG)。对于GaN基HEMT,由于自发极化和压电极化的共同作用,作为势垒层的宽禁带材料的总极化强度大于缓冲层窄禁带材料的自发极化强度,使得自由电子被吸引到异质结的界面处。2DEG可以在平行于异质结界面的二维空间自由移动,但在第三维空间会受到严格限制,进而导致第三个方向上量子化能级的运动,因而具有优异的电学性能,受到了研究人员的广泛关注。目前,基于AlGaN/GaN等异质结的高电子迁移率晶体管(HEMT)已实际应用于高功率电子器件、高频微波器件等领域。
2DEG的密度和电子迁移速率直接影响器件的性能,其大小受异质结极化强度和禁带宽度差异的直接影响。以AlGaN/GaN异质结为例,一般通过增加AlGaN层中的Al含量,使得AlGaN层的自发极化强度增加,同时AlGaN层所受到的平面拉伸应力使其压电极化强度增加,二者的共同作用提高了2DEG的密度。增加AlGaN层中的Al含量,也会使AlGaN层的禁带宽度增大,导致异质结的禁带宽度差值更大,所形成的三角形势垒更深,对2DEG的限制作用更强。
基于在异质结界面自发形成2DEG原理的HEMT,在栅极零偏压下为常开模式,需要通过在栅极施加负偏置电压耗尽2DEG来实现器件的关断,故将该类型器件称为耗尽型高电子迁移率晶体管(Depletion-mode HEMT)。从电路逻辑的统一性和安全性角度考虑,需要将耗尽型HEMT转化为增强型高电子迁移率晶体管(Enhancement-mode HEMT),即在栅极零偏置电压条件下器件为常关模式。目前国内外增强型HEMT的制备主要采用凹槽刻蚀、cascode级联、P型GaN帽层等技术手段,但这些方法都有其各自的缺点。对于采用凹槽刻蚀技术的GaN基HEMT器件,栅下势垒层刻蚀后变薄,使得栅极漏电流增大,同时造成栅极所能承受的正向偏压降低,不利于器件的实际应用。cascode技术通过级联一个Si基MOSFET器件实现HEMT的增强模式,这限制了HEMT沟道导通电阻进一步减小的可能,并存在误开通和关断的问题,同时也无疑增加了工艺步骤和制造成本。对于采用P型GaN帽层技术的增强型HEMT,较厚的帽层使得器件跨导降低,同时GaN的p型掺杂激活率难以提高,外延生长P型GaN依然存在困难。
将铁电薄膜生长在HEMT器件的势垒层上,利用铁电材料的自发极化可被电场反转的性质实现2DEG的耗尽,是实现增强型HEMT的新方法。目前铁电增强型HEMT所用的铁电材料主要有:锆钛酸铅、钛酸钡、镍酸镧、铁酸铋等钙钛矿结构氧化物,以及萤石结构的新型铁电材料氧化铪等。但因为所集成的铁电薄膜生长质量低、介电特性和铁电特性差、界面状态差,导致器件普遍存在沟道恶化等问题。这些问题的产生主要有两方面的原因,首先氧化物铁电材料需要在高温氧气氛条件下生长,而半导体材料需要在低温氮(氨)气氛下生长,二者生长条件有很大区别,工艺兼容性较差;其次铁电氧化物和势垒层之间晶格参数不匹配,会导致界面处出现较大的应力,严重影响铁电薄膜的铁电特性。虽然引入界面过渡层可在一定程度上改善铁电特性,但会增加制备工艺的复杂性。同时上述铁电薄膜均为多晶结构,电滞回线矩形度很差且剩余极化强较低,在退极化场和栅漏电流的共同作用下,铁电薄膜剩余极化的保持性差,仅能在很短的时间内有效发挥对异质结沟道中2DEG的耗尽作用、使HEMT处于常关状态。综上所述,需要采用与Ⅲ族氮化物宽禁带半导体制备工艺兼容、剩余极化可长期保持的新型铁电材料作为极化调控层,才能获得具有实用价值的铁电增强型HEMT器件。
AlN和GaN曾作为压电材料被广泛研究,Sc掺杂可以使其压电性能显著提高。但是长期以来,人们认为该类材料的自发极化不能被外加电场所反转,因此不具有铁电性质。AlScN薄膜近期被报道具有良好的铁电特性(Fichtner S,et al.AlScN:A III-Vsemiconductor based ferroelectric,Journal of Applied Physics,(2019).),其电滞回线矩形度高,剩余极化强度大,介电系数较小;通过调控Sc掺杂量和薄膜所受的平面应力可使其剩余极化强度和矫顽场强分别控制在75~100μC/cm2和150~400V/μm之间。理论计算认为Er、Y等过渡金属掺杂Ⅲ族氮化物也具有铁电特性。过渡金属掺杂Ⅲ族氮化物铁电性质的实验验证为铁电增强型HEMT的制备提供了新思路。
发明内容
针对当前工业化生产的增强型HEMT以及采用氧化物铁电材料研制铁电增强型HEMT在制备工艺和使用性能中出现的问题,本发明基于Ⅲ族氮化物新型铁电材料和异质结结构的设计,目的在于提供一种与Ⅲ-Ⅴ族半导体制备工艺兼容的、基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管。利用铁电性Ⅲ族氮化物极化反转,实现在栅极零偏压条件下对2DEG的耗尽即器件的关断,并增加器件导通时的2DEG密度。
为实现上述目标,本发明采用如下技术方案:
一种基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管,如图1所示,其自下而上依次包括衬底1、成核层2、缓冲层3、插入层4、势垒层和钝化层7;其中,所述的势垒层包括非铁电性势垒层5、铁电性Ⅲ族氮化物势垒层6,铁电性Ⅲ族氮化物势垒层6在非铁电性势垒层5和钝化层7之间。所述的缓冲层3和势垒层形成禁带宽度不同的异质结,缓冲层3禁带宽度小于势垒层禁带宽度;缓冲层3上表面的两端设有源电极8和漏电极9;所述的铁电性Ⅲ族氮化物势垒层6上设有栅电极10,栅电极10嵌套在钝化层7中。
所述的衬底1采用材料包括但不限于硅、碳化硅、蓝宝石、金刚石、砷化镓或氮化镓等材料中的一种。
所述的缓冲层3采用禁带宽度小于势垒层的Ⅲ-Ⅴ族化合物(Ⅲ-Ⅴ族半导体材料),优选GaN、GaAs、AlGaN等。可采用金属有机化学气相沉积(MOCVD)、分子束外延(MBE)、脉冲激光束沉积(PLD)、溅射等方法将其沉积到成核层2上,厚度为0.5μm~5μm。
所述的成核层2采用AlN、AlAs等,可采用金属有机化学气相沉积(MOCVD)、分子束外延(MBE)、脉冲激光沉积(PLD)、溅射等方法将其沉积到衬底1上,厚度为5~500nm,起到诱导缓冲层3晶体取向的作用。
所述的势垒层包括非铁电性势垒层5、铁电性Ⅲ族氮化物势垒层6,两层结构均可采用金属有机化学气相沉积(MOCVD)、分子束外延(MBE)、脉冲激光沉积(PLD)、溅射等方法制备,其中非铁电性势垒层5可省略。所述的铁电性Ⅲ族氮化物势垒层6具有铁电特性(即具有自发极化且自发极化方向可被外加电场反转的),铁电性Ⅲ族氮化物势垒层6为金属掺杂的Ⅲ族氮化物:所述Ⅲ族氮化物可为AlN、GaN和InN等;所述金属为Sc、Y、镧系(Er为代表)等过渡金属中的一种或多种,或者所述金属为Mg与另一种金属的共掺杂结构,其中另一种金属为Nb、V、Zr、Ti、Hf、Cr或Mo。具体的:
当存在非铁电性势垒层5时,非铁电性势垒层5覆盖在插入层4表面,其厚度为5~50nm,铁电性Ⅲ族氮化物势垒层6置于非铁电性势垒层5和钝化层7之间,其厚度为5~300nm,此时非铁电性势垒层5为两端连接源电极8和漏电极9的整层结构。所述非铁电性势垒层5采用没有铁电性的Ⅲ-Ⅴ族化合物,可采用自发极化方向应向下的AlGaN、InAlGaN等,或n-AlGaAs、n-InAlAs等掺杂Ⅲ-Ⅴ族材料。
当省略非铁电性势垒层5时,此时铁电性Ⅲ族氮化物势垒层6为两端连接源电极8和漏电极9的整层结构,覆盖在插入层4上方,厚度为5~300nm。
所述的插入层4可选用AlN等,可采用金属有机化学气相沉积(MOCVD)、分子束外延(MBE)、脉冲激光沉积(PLD)、溅射等方法制备,厚度为1~5nm,起到减少二维电子气散射的作用。
所述的钝化层7采用材料包括但不限于SiN、Si3N4、SiO2、AlN、MgO等材料中的一种或几种,可采用金属有机化学气相沉积(MOCVD)、等离子体增强化学气相沉积(PECVD)分子束外延(MBE)、脉冲激光沉积(PLD)、溅射等方法制备。
本发明器件的基本工作原理是:
通过改变铁电势垒层(非铁电性势垒层5、铁电性Ⅲ族氮化物势垒层6)的材料成分组成,以及通过应变工程改变薄膜的晶格参数,来调控铁电薄膜的剩余极化强度在50~150μC/cm2之间,矫顽场强在50~500V/μm之间。通过在栅极加负偏置电压,实现位于栅电极下的铁电性Ⅲ族氮化物势垒层6自发极化的反转,反转后其极化方向向上指向栅电极;并且在撤去栅极负偏置电压后,栅电极下铁电性Ⅲ族氮化物势垒层6的剩余极化(PFE)方向仍向上指向栅电极且长期保持不变,从而实现在栅极零偏置电压条件下,栅电极下区域异质结界面沟道内二维电子气的耗尽,即实现HEMT器件的关断。为了实现HEMT器件的导通,需在栅极施加正偏置电压,使位于栅电极下的铁电性Ⅲ族氮化物势垒层6的自发极化反转,反转后其极化方向向下指向缓冲层3,并且即使在撤去栅极正偏置电压后,栅电极下铁电性Ⅲ族氮化物势垒层6的剩余极化(PFE)方向仍向下指向缓冲层3且长期保持不变,实现在栅极零偏置电压或者继续施加正偏置电压条件下器件的导通。实现上述铁电性Ⅲ族氮化物势垒层6自发极化反转所需的栅极偏置电压可通过调控铁电性Ⅲ族氮化物势垒层6的矫顽电场和薄膜厚度进行调节优化,以满足不同应用的需求;通过调控铁电性Ⅲ族氮化物势垒层6的剩余极化强度(PFE)可以调节HEMT器件关断时沟道的电阻以及导通时沟道内的2DEG浓度。
从上述技术方案可以看出,本发明具有以下有益效果:
1)本发明采用的铁电性Ⅲ族氮化物势垒层6和缓冲层3同属于Ⅲ-Ⅴ族化合物材料,生长工艺兼容,晶格失配度低,薄膜和界面质量好;避免了采用氧化物铁电材料制备铁电增强型HEMT时,由于氧空位扩散和杂质污染等所导致的界面状态差、沟道恶化等问题。
2)本发明采用的铁电性Ⅲ族氮化物势垒层6具有沿(0001)方向择优生长的特点,其电滞回线矩形度高、剩余极化强度大;避免了采用多晶氧化物铁电材料制备铁电增强型HEMT时,由于退极化场和漏电流所导致的铁电势垒层剩余极化迅速衰减的问题;铁电性Ⅲ族氮化物的极化反转对控制HEMT器件关断和导通状态、以及调制沟道内2DEG浓度的保持时间长。
3)本发明中的势垒层包括非铁电性势垒层5和铁电性Ⅲ族氮化物势垒层6,二者共同作为异质结中的宽禁带半导体材料,使异质结界面产生2DEG。其中非铁电性势垒层5可省略,此时铁电性Ⅲ族氮化物势垒层6为两端连接源电极8和漏电极9的整层结构,单独作为异质结中的宽禁带半导体材料。两种情况均利用在栅极施加负偏压使铁电性Ⅲ族氮化物势垒层6的自发极化反转、获得向上指向栅电极的剩余极化的工作原理,实现栅极零偏置电压下HEMT器件的关断模式。
附图说明
图1是本发明基于铁电性Ⅲ族氮化物极化反转的增强型HEMT的横截面示意图。
图2为本发明实施例1制备得到的基于铁电性Ⅲ族氮化物极化反转的增强型HEMT器件示意图。
图3为本发明实施例2制备得到的基于铁电性Ⅲ族氮化物极化反转的增强型HEMT器件示意图。
图4为本发明实施例3制备得到的基于铁电性Ⅲ族氮化物极化反转的增强型HEMT器件示意图。
图5为本发明实施例4制备得到的基于铁电性Ⅲ族氮化物极化反转的增强型HEMT器件示意图。
具体实施方式
通过下述实施方式进一步说明本发明,应理解,下述实施方式仅用于说明本发明,而非限制本发明。参考图1所示,本发明提供一种基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管结构,自下而上依次包括:衬底1、成核层2、缓冲层3、插入层4、势垒层和钝化层7,以及源电极8和漏电极9、栅电极10;所述源电极8和漏电极9为于缓冲层3上表面,贯穿插入层4、势垒层和钝化层7;所述栅电极10形成于铁电性Ⅲ族氮化物势垒层6上表面,可部分或完全覆盖在铁电性Ⅲ族氮化物势垒层6上,且栅电极10嵌套在钝化层7中。本发明利用铁电性Ⅲ族氮化物的自发极化可被栅极偏置电压反转和剩余极化的保持特性,实现在栅极零偏压下持久处于关闭状态的增强型高电子迁移率晶体管器件,同时调制器件导通状态下异质结界面沟道内二维电子气的浓度。本发明中器件的缓冲层和势垒层均采用Ⅲ-Ⅴ族半导体材料,二者的制备工艺兼容,因此各层薄膜生长质量高、薄膜间界面特性好;同时Ⅲ族氮化物铁电材料的电滞回线矩形度高、剩余极化强度大,因而器件关闭和导通状态的保持时间长,服役可靠性更高。
实施例1
当非铁电性势垒层5省略时,此时铁电性Ⅲ族氮化物势垒层6为两端连接源电极8和漏电极9的完整的一层,覆盖在插入层4上。可通过如下步骤实现器件的制备:
采用金属有机化学气相沉积(MOCVD)在Si衬底1上依次沉积厚度为50nm的AlN成核层2,厚度为1.5μm的GaN缓冲层3,厚度为1.5nm的AlN插入层4和厚度为40nm的Al0.64Sc0.36N铁电性Ⅲ族氮化物势垒层6;之后利用光刻工艺和电子束蒸发工艺制作源电极8和漏电极9;之后利用电子束蒸发工艺在铁电性Ⅲ族氮化物势垒层6上沉积栅电极,或利用光刻工艺和电子束蒸发工艺使栅电极部分延伸到铁电性Ⅲ族氮化物势垒层6中;接着利用等离子体增强化学气相沉积(PECVD)工艺在铁电性Ⅲ族氮化物势垒层6上生长钝化层7。栅电极所处的位置和宽度,以及栅电极下铁电势垒层的厚度依照器件具体工作条件以及服役性能要求而定,所得结构如图2所示。
实施例2
当非铁电性势垒层5不省略,且铁电性Ⅲ族氮化物势垒层6部分或全部嵌入非铁电性势垒层5中时,通过如下步骤实现器件的制备:
采用金属有机化学气相沉积(MOCVD)在Si衬底1上依次沉积厚度为60nm的AlN成核层2,厚度为2μm的GaN缓冲层3,厚度为1.5nm的AlN插入层4和厚度为30nm的Al0.2Ga0.8N非铁电性势垒层5;之后利用光刻工艺和电子束蒸发工艺制作源电极8和漏电极9;之后在势垒层5上刻蚀凹槽,凹槽深度为20nm,并采用分子束外延(MBE)在刻蚀得到的凹槽内沉积厚度为40nm的Al0.65Sc0.35N铁电性Ⅲ族氮化物势垒层6;之后在铁电性Ⅲ族氮化物势垒层6上沉积栅电极,并利用等离子体增强化学气相沉积(PECVD)工艺在铁电性Ⅲ族氮化物势垒层6上生长钝化层7。其中势垒层5上凹槽的刻蚀深度、所在位置和铁电性Ⅲ族氮化物势垒层6薄膜沉积的厚度依照器件具体工作条件以及服役性能要求而定,且铁电性Ⅲ族氮化物势垒层6的上表面可高于、低于、或者齐平于在非铁电性势垒层5的上表面,当铁电性Ⅲ族氮化物势垒层6的上表面高于非铁电性势垒层5的上表面时,不强调凸出在非铁电性势垒层5之上部分的形状与凹槽的形状相同,可以根据器件的具体要求而定。所得结构如图3所示。
实施例3
当非铁电性势垒层5采用没有铁电性质的Ⅲ族氮化物,且铁电性Ⅲ族氮化物势垒层6完全嵌入势垒层5局部时,通过如下步骤实现器件的制备:
采用金属有机化学气相沉积(MOCVD)在蓝宝石衬底1上依次沉积厚度为70nm的AlN成核层2,厚度为2.5μm的GaN缓冲层3,厚度为1nm的AlN插入层4和厚度为30nm的Al0.25Ga0.75N非铁电性势垒层5;之后利用光刻工艺和电子束蒸发工艺制作源电极8和漏电极9;之后在非铁电性势垒层5的局部区域注入掺杂改性离子Er、并进行激活扩散,扩散深度为20nm,使得在这部分区域的非铁电性势垒层5具有铁电特性,得到嵌入非铁电性势垒层5中的厚度为20nm的AlGaErN铁电性Ⅲ族氮化物势垒层6;之后在铁电性Ⅲ族氮化物势垒层6上沉积栅电极,并利用等离子体增强化学气相沉积(PECVD)工艺在铁电性Ⅲ族氮化物势垒层6上生长钝化层7。通过离子注入和扩散等手段所获得的铁电性Ⅲ族氮化物势垒层6的深度、宽度和在沟道中所处的位置可依据器件具体工作条件以及服役性能要求而定。所得结构如图4所示。
实施例4
当非铁电性势垒层5采用没有铁电性质的Ⅲ-Ⅴ族化合物,且铁电性Ⅲ族氮化物势垒层6全部生长在非铁电性势垒层5之上时,通过如下步骤实现器件的制备:
采用金属有机化学气相沉积(MOCVD)在蓝宝石衬底1上依次沉积厚度为80nm的AlN成核层2,厚度为3μm的GaN缓冲层3,厚度为1nm的AlN插入层4和厚度为20nm的Al0.3Ga0.7N非铁电性势垒层5;之后利用光刻工艺和电子束蒸发工艺制作源电极8和漏电极9;之后在非铁电性势垒层5之上,采用分子束外延(MBE)沉积厚度为30nm的Al0.7Y0.3N铁电性Ⅲ族氮化物势垒层6;之后在铁电性Ⅲ族氮化物势垒层6上沉积栅电极,并利用等离子体增强化学气相沉积(PECVD)工艺在铁电性Ⅲ族氮化物势垒层6上生长钝化层7。其中铁电性Ⅲ族氮化物势垒层6薄膜沉积的厚度、宽度和在沟道中所处的位置依照器件具体工作条件以及服役性能要求而定。所得结构如图5所示。
以上所述实施例仅表达本发明的实施方式,但并不能因此而理解为对本发明专利的范围的限制,应当指出,对于本领域的技术人员来说,在不脱离本发明构思的前提下,还可以做出若干器件结构变形和制备工艺的改进,这些均属于本发明的保护范围。

Claims (10)

1.一种基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管,其特征在于,所述的增强型高电子迁移率晶体管自下而上依次包括衬底(1)、成核层(2)、缓冲层(3)、用于减少二维电子气散射的插入层(4)、势垒层和钝化层(7);其中,所述的势垒层包括非铁电性势垒层(5)、铁电性Ⅲ族氮化物势垒层(6),铁电性Ⅲ族氮化物势垒层(6)在非铁电性势垒层(5)和钝化层(7)之间;所述的缓冲层(3)和势垒层形成禁带宽度不同的异质结,缓冲层(3)禁带宽度小于势垒层禁带宽度;缓冲层(3)上表面的两端设有源电极(8)和漏电极(9);所述的铁电性Ⅲ族氮化物势垒层(6)上设有栅电极(10),栅电极(10)嵌套在钝化层(7)中;
所述的缓冲层(3)采用禁带宽度小于势垒层的Ⅲ-Ⅴ族化合物,成核层(2)起到诱导缓冲层(3)晶体取向的作用;
所述的势垒层包括非铁电性势垒层(5)、铁电性Ⅲ族氮化物势垒层(6),其中非铁电性势垒层(5)可省略;所述的铁电性Ⅲ族氮化物势垒层(6)具有铁电特性,为金属掺杂Ⅲ族氮化物,具体的:
当存在非铁电性势垒层(5)时,非铁电性势垒层(5)采用没有铁电性的Ⅲ-Ⅴ族化合物,非铁电性势垒层(5)覆盖在插入层(4)表面,其厚度为5~50nm,铁电性Ⅲ族氮化物势垒层(6)置于非铁电性势垒层(5)和钝化层(7)之间,其厚度为5~300nm,此时非铁电性势垒层(5)为两端连接源电极(8)和漏电极(9)的整层结构;
当省略非铁电性势垒层(5)时,此时铁电性Ⅲ族氮化物势垒层(6)为两端连接源电极(8)和漏电极(9)的整层结构,覆盖在插入层(4)上方,厚度为5~300nm。
2.根据权利要求1所述的一种基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管,其特征在于,所述的缓冲层(3)厚度为0.5μm~5μm;所述的成核层(2)厚度为5~500nm;所述的插入层(4)厚度为1~5nm。
3.根据权利要求1所述的一种基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管,其特征在于,所述非铁电性势垒层(5)采用自发极化方向应向下的AlGaN、InAlGaN,或n-AlGaAs、n-InAlAs掺杂Ⅲ-Ⅴ族材料。
4.根据权利要求1所述的一种基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管,其特征在于,所述的铁电性Ⅲ族氮化物势垒层(6)中,所述Ⅲ族氮化物为AlN、GaN和InN。
5.根据权利要求1所述的一种基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管,其特征在于,所述的铁电性Ⅲ族氮化物势垒层(6)中,所述金属为过渡金属中的一种或多种,或者所述金属为Mg与另一种金属的共掺杂结构,其中另一种金属为Nb、V、Zr、Ti、Hf、Cr或Mo。
6.根据权利要求5所述的一种基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管,其特征在于,所述的过渡金属为Sc、Y、镧系。
7.根据权利要求1所述的一种基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管,其特征在于,所述的衬底(1)采用材料包括但不限于硅、碳化硅、蓝宝石、金刚石、砷化镓或氮化镓材料中的一种。
8.根据权利要求1所述的一种基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管,其特征在于,所述的成核层(2)包括AlN、AlAs。
9.根据权利要求1所述的一种基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管,其特征在于,所述的缓冲层(3)包括GaN、GaAs、AlGaN。
10.根据权利要求1所述的一种基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管,其特征在于,所述的钝化层(7)包括但不限于SiN、Si3N4、SiO2、AlN、MgO材料中的一种或几种。
CN202110968495.7A 2021-08-23 2021-08-23 基于铁电性ⅲ族氮化物极化反转的增强型高电子迁移率晶体管 Pending CN113745332A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110968495.7A CN113745332A (zh) 2021-08-23 2021-08-23 基于铁电性ⅲ族氮化物极化反转的增强型高电子迁移率晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110968495.7A CN113745332A (zh) 2021-08-23 2021-08-23 基于铁电性ⅲ族氮化物极化反转的增强型高电子迁移率晶体管

Publications (1)

Publication Number Publication Date
CN113745332A true CN113745332A (zh) 2021-12-03

Family

ID=78732259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110968495.7A Pending CN113745332A (zh) 2021-08-23 2021-08-23 基于铁电性ⅲ族氮化物极化反转的增强型高电子迁移率晶体管

Country Status (1)

Country Link
CN (1) CN113745332A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114914316A (zh) * 2022-05-23 2022-08-16 南京大学 近红外表面等离激元近场增强型高迁移率晶体管探测器
CN115911094A (zh) * 2022-11-18 2023-04-04 北京大学 一种基于外延技术的三端铁电存储器及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114914316A (zh) * 2022-05-23 2022-08-16 南京大学 近红外表面等离激元近场增强型高迁移率晶体管探测器
CN114914316B (zh) * 2022-05-23 2023-12-12 南京大学 近红外表面等离激元近场增强型高迁移率晶体管探测器
CN115911094A (zh) * 2022-11-18 2023-04-04 北京大学 一种基于外延技术的三端铁电存储器及其制备方法

Similar Documents

Publication Publication Date Title
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
US10868134B2 (en) Method of making transistor having metal diffusion barrier
US8900939B2 (en) Transistor with enhanced channel charge inducing material layer and threshold voltage control
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
US8592868B2 (en) Normally-off semiconductor devices
US7170111B2 (en) Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
JP5587564B2 (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
WO2010109566A1 (ja) 半導体装置及びその製造方法
US7465968B2 (en) Semiconductor device and method for fabricating the same
CN113745332A (zh) 基于铁电性ⅲ族氮化物极化反转的增强型高电子迁移率晶体管
CN110100313B (zh) 一种增强型开关器件及其制造方法
CN111799326B (zh) 一种新型二维电子气浓度调控的晶体管结构及制作方法
CN210897283U (zh) 一种半导体器件
CN109742144B (zh) 一种槽栅增强型mishemt器件及其制作方法
KR20110058332A (ko) 플로팅 게이트 구조를 이용한 인핸스먼트 질화물계 반도체 소자
US20230223467A1 (en) HIGH ELECTRON MOBILITY TRANSISTORS (HEMTS) INCLUDING A YTTRIUM (Y) AND ALUMINUM NITRIDE (AlN) (YAlN) ALLOY LAYER
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN111243954A (zh) GaN基常关型高电子迁移率晶体管及制备方法
RU215756U1 (ru) Гетероэпитаксиальная структура со сверхтонким барьерным слоем для нормально-закрытых транзисторов на основе соединений нитрида галлия алюминия
WO2021142823A1 (zh) GaN基常关型高电子迁移率晶体管及制备方法
EP4362105A2 (en) Back-barrier for gallium nitride based high electron mobility transistors
US20240136431A1 (en) Back-barrier for gallium nitride based high electron mobility transistors
Lu et al. Novel Selective Area Recessed Regrowth-free Ohmic Contacts to High Al-content Barrier
CN114464677A (zh) 一种增强型GaN基HEMT器件、其制备方法与应用
KR20230090574A (ko) 입체구조를 갖는 AlGaN/GaN 이종 접합 구조의 고전자 이동도 트랜지스터 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination