CN106158948A - Ⅲ族氮化物增强型hemt器件及其制作方法 - Google Patents

Ⅲ族氮化物增强型hemt器件及其制作方法 Download PDF

Info

Publication number
CN106158948A
CN106158948A CN201510166798.1A CN201510166798A CN106158948A CN 106158948 A CN106158948 A CN 106158948A CN 201510166798 A CN201510166798 A CN 201510166798A CN 106158948 A CN106158948 A CN 106158948A
Authority
CN
China
Prior art keywords
quasiconductor
gate electrode
enhancement mode
hemt device
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510166798.1A
Other languages
English (en)
Other versions
CN106158948B (zh
Inventor
张志利
蔡勇
张宝顺
付凯
于国浩
孙世闯
宋亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201510166798.1A priority Critical patent/CN106158948B/zh
Publication of CN106158948A publication Critical patent/CN106158948A/zh
Application granted granted Critical
Publication of CN106158948B publication Critical patent/CN106158948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种Ⅲ族氮化物增强型HEMT器件及其制作方法。该器件包括源、漏、栅电极以及异质结构，源、漏电极通过形成于异质结构中的二维电子气电连接，异质结构包括第一、第二半导体，第二半导体具有宽于第一半导体的带隙，第一半导体设置于源、漏电极之间，栅电极设于第二半导体表面，第二半导体内还包含P型掺杂区，P型掺杂区分布于栅电极下方但在第一半导体上方，栅电极包括：与第二半导体形成肖基特接触的、作为离子注入能量吸收层的第一栅电极材料层，以及叠设在第一栅电极材料层上的第二栅电极材料层。本发明可以有效的实现增强型HEMT器件，并且器件的阈值电压可以通过注入的离子剂量而调节，制作工艺简单、重复性好，适合工业化生产。

Description

Ⅲ族氮化物增强型HEMT器件及其制作方法
技术领域
本发明涉及一种Ⅲ族氮化物增强型HEMT器件及其制作方法，特别涉及一种采用离子注入实现增强型GaN HEMT的方法，属于微电子技术领域，
背景技术
HEMT器件(高电子迁移率晶体管)是充分利用半导体的异质结结构形成的二维电子气而制成的，与其他材料(如AlGaAs/GaAs)制成的HEMT相比，Ⅲ族氮化物半导体由于压电极化和自发极化效应，在AlGaN/GaN异质结构上(Heterostructure)，能够形成高浓度的二维电子气。所以在使用AlGaN/GaN异质结制成的HEMT器件中，势垒层AlGaN一般不需要进行掺杂。另外，Ⅲ族氮化物具有大的禁带宽度、较高的饱和电子漂移速度、高的临界击穿电场和极强的抗辐射能力等特点，能够满下一代电力电子系统对功率器件更大功率、更高频率、更小体积和更高温度的工作的要求，在电力电子器件方面具有非常好的应用前景。
现有的Ⅲ族氮化物半导体HEMT器件作为高频器件或者高压大功率开关器件使用时，特别是作为功率开关器件时，实现增强型HEMT器件是非常有必要的。目前主要的方法有薄的势垒层、凹栅结构、P型盖帽层和F等离子体处理等技术。但是每一种技术都存在自身的不足。世界上首枚增强型HEMT器件是采用较薄的势垒层来实现的，这种方法不使用刻蚀工艺，所以带来的损伤小，但是由于较薄的势垒层，器件的饱和电流较小。为了解决这个问题，在薄势垒层增强型HEMT基础上出现了凹栅结构，凹栅结构解决了饱和电流较小的问题，但是一般的HEMT器件之中势垒层只有20-30nm，采用刻蚀工艺形成凹栅结构的工艺难于控制，重复性较差。P型盖帽层不需要刻蚀工艺，但是产生界面态，影响器件的稳定性。F等离子处理也能实现增强型HEMT器件，并且不需要刻蚀，但是注入F离子的过程中，由于等离子体的存在，会产生刻蚀势垒层的现象，并且由于等离子体中存在多种离子，在实验中控制较难，如果直接采用离子注入机将F离子注入到势垒层，由于势垒层只有20-30nm左右，并且一般离子注入机的注入能量较高，所以注入的F离子通过势垒层AlGaN进入GaN缓冲层，严重影响二维电子气的迁移率，使器件在开启的状态下，源漏电流较小。
发明内容
本发明的目的在于提供一种新型的Ⅲ族氮化物增强型HEMT器件及其制作方法，从而克服现有技术的不足。
为实现上述目的，本发明采用的技术方案如下：
一种Ⅲ族氮化物增强型HEMT器件，包括源电极、漏电极、栅电极以及异质结构，所述源电极与漏电极通过形成于异质结构中的二维电子气电连接，所述异质结构包括第一半导体和第二半导体，所述第二半导体形成于第一半导体表面，并具有宽于第一半导体的带隙，所述第一半导体设置于源电极和漏电极之间，所述栅电极设于第二半导体表面；
其特征在于所述第二半导体内还包含：
经离子注入工艺对第二半导体的局部区域进行处理而生成的、用以耗尽栅下的二维电子气的P型掺杂区，所述P型掺杂区分布于栅电极下方，并位于第一半导体上方，
其中，所述栅电极包括：
与第二半导体形成肖基特接触的、作为离子注入能量吸收层的第一栅电极材料层，
以及，叠设在第一栅电极材料层上的第二栅电极材料层。
进一步的，所述栅电极设置于第二半导体表面并靠近源电极一侧。
进一步的，所述第二半导体和栅电极之间还设有绝缘介质层。
其中，所述绝缘介质层的材料可选自但不限于Al2O3、Si3N4或SiO2等。
进一步的，所述栅电极设置在绝缘介质层表面，并分布于源极和漏极之间且靠近源极一侧，同时所述栅电极还与所述绝缘介质层和第二半导体形成金属-绝缘层-半导体结构(MIS结构)。
一种Ⅲ族氮化物增强型HEMT器件的制作方法，包括：
提供Ⅲ族氮化物增强型HEMT器件的基础结构，包括主要由第一半导体和第二半导体组成的异质结构，所述第二半导体形成于第一半导体表面，并具有宽于第一半导体的带隙；
在所述第二半导体表面形成与第二半导体肖基特接触的第一栅电极材料层，
或者，在所述第二半导体表面设置绝缘介质层，并在绝缘介质层上形成第一栅电极材料层；
自所述第一栅电极材料层表面向第二半导体内注入离子，从而在所述第二半导体内形成用以耗尽所述异质结构内的相应沟道中二维电子气的P型掺杂区；
在所述第一栅电极材料层上设置第二栅电极材料层，形成栅电极。
进一步的，仅在位于栅电极下方的第二半导体的局部区域内分布有P型掺杂区。
进一步的，当未在栅电极上施加电压或施加于栅电极的电压低于一阈值电压时，所述HEMT器件处于断开状态，而当施加于栅电极的电压超过一阈值电压时，在位于栅电极下方的第一半导体中会积累电子形成导电通道，从而使所述HEMT器件处于开启状态。
进一步的，在所述离子注入掺杂区内注入的离子可选自但不限于F离子或氮离子，优选采用F离子。
进一步的，注入的F离子的浓度越大，所述器件的阈值电压越高。
进一步的，所述源电极和漏电极分别与电源的低电位和高电位连接。
进一步的，所述第一半导体和第二半导体均采用Ⅲ族氮化物半导体。
例如，所述第一半导体可以采用AlGaN层，优选的，其厚度为14nm-30nm，进一步的，其中Al元素的摩尔含量优选为20％-30％。
例如，所述第二半导体可以采用GaN层，优选的，其厚度为1μm-3μm。
与现有技术相比，本发明的优点包括：
(1)本发明的Ⅲ族氮化物HEMT器件(以下简称“器件”)具有良好的增强型特性。本发明采用离子注入，由于注入的F离子具有较强的负电性，会耗尽下端的二维电子气，在栅电压没有达到阈值电压时，源电极和漏电极断开，器件处于断开状态。只有对栅电极施加足够高的正向电压时，才能使栅下积累电荷，最后导通，实现增强型工作方式。
(2)本发明器件的阈值电压具有良好的调控性。本发明的器件由于在工艺实现过程中，可以利用不同的注入能量和注入剂量，从而改变栅下AlGaN势垒层中注入离子(如，F离子)的浓度。不同的F离子浓度，会产生不同的阈值电压，一般情况下，注入离子(如，F离子)的浓度越大，器件的阈值电压越高。
(3)本发明器件具有较高的电流密度。由于本发明中采用F离子注入，注入的F离子只限于栅下的第二半导体(如，AlGaN)内，第一半导体(如，GaN沟道层)的晶体质量受注入离子(如，F离子)的影响较小，二维电子气的迁移率减少较少。
(4)本发明器件的制作工艺简单、成熟，重复性好。本发明器件制作方法中的工艺步骤均比较成熟，而且工艺流程也相对简单，成本低，完全与成熟的耗尽型AlGaN/GaN HEMT器件制备工艺兼容，另外，前述离子注入可采用常规离子注入机进行，而无需其它特殊设备和特殊操作。
附图说明
图1是现有HEMT器件的局部结构示意图；
图2是现有HEMT器件处于关断状态的结构示意图
图3是本发明一实施方案中一种Ⅲ族氮化物增强型HEMT器件的结构示意图；
图4是本发明一实施方案中一种采用离子注入实现Ⅲ族氮化物增强型HEMT器件的示意图；
图5是本发明一实施方案中一种增强型HEMT器件处于关断状态的示意图；
图6是本发明一实施方案中一种增强型HEMT器件处于开启状态的示意图；
图7是本发明一实施方案中一种采用离子注入实现Ⅲ族氮化物增强型MIS-HEMT器件的结构示意图；
附图标记说明：衬底1、第一半导体2、第二半导体3、源电极4、栅电极5、漏电极6、二维电子气7、栅下区域8、P型掺杂区9、栅介质层10。
具体实施方式
参阅图1，普通HEMT器件(以AlGaN/GaN器件为例)一般在栅电极5施加零偏压或者没有加偏压时，漏电极6和源电极4都与二维电子气7相连接，所以器件的漏电极6和源电极4是导通的，器件处于开启状态，一般称这种器件为耗尽型HEMT器件，也可以称作常开型HEMT器件。
在本发明中，源电极、漏电极、栅电极亦可分别被简称为源极、漏极和栅极。
参阅图2，为了使器件处于断开状态，必须使漏电极6和源电极4之间的二维电子气7耗尽或者某个区域的二维电子气耗尽。可以通过在栅电极5施加一定的电压实现，当栅电极5加负偏压达到Vg<Vth时(Vth为器件的阈值电压，对于普通HEMT器件一般Vth为负值)，可以耗尽栅下区域8的二维电子气，从而使器件处于关断状态。这种器件在实际电路应用过程中由于只有在栅电极5施加负偏压时，器件才能关断，与增强型器件相比，增加了器件的功耗，并且系统的安全性较差。
鉴于前述现有技术的不足，本发明提出了一种Ⅲ族氮化物增强型HEMT器件及其制作方法。
概括的讲，本发明主要是从工艺步骤上做调整，通过采用多次沉积栅金属和F离子注入的方式实现增强型GaN HEMT器件，其可以有效的降低工艺难度，并且具有工艺可控，重复性好等特点。
在本发明的一实施方案中，该Ⅲ族氮化物增强型HEMT器件包括源电极、漏电极、栅电极以及异质结构，所述源电极与漏电极通过形成于异质结构中的二维电子气电连接，所述异质结构包括第一半导体和第二半导体，所述第二半导体形成于第一半导体表面，并具有宽于第一半导体的带隙，所述第一半导体设置于源电极和漏电极之间，所述栅电极设于第二半导体表面，其中所述第二半导体内还包含：
经离子注入工艺对第二半导体的局部区域进行处理而生成的，用以耗尽栅下的二维电子气的P型掺杂区，所述P型掺杂区分布于栅电极下方，并位于第一半导体上方，
其中，所述栅电极包括：
与第二半导体形成肖基特接触的、并作为离子注入的能量吸收层的第一栅电极材料层，
以及，叠设在第一栅电极材料层上的第二栅电极材料层。
而在一典型的实施方案中，请参阅图3，其涉及的器件可以包括衬底、过渡层(图中未示出)、GaN缓冲层(第一半导体)、AlGaN势垒层(第二半导体)、器件两端分别为源极和漏极、在源电极和漏电极之间靠近源电极的一侧是第一栅电极材料层(亦可称为第一栅金属层)和第二栅电极材料层(亦可称为第二栅金属层)，在栅电极的下方存在一个F离子注入区。其中，通过注入在栅下AlGaN中的氟离子，耗尽栅下的二维电子气，使栅电极在零偏压下，器件的源和漏电极处于断开状态，形成增强型HEMT器件。
进一步的，前述第一栅金属层设置于AlGaN半导体表面靠近源电极一侧，并与AlGaN半导体形成肖基特接触，第一层栅电极在离子注入时可以有效吸收F离子能量，使F离子注入到AlGaN中，不进入缓冲层GaN中。
所述的离子注入区域只限于栅下AlGaN半导体中，其栅下的GaN半导体不受注入的影响。
所述的离子注入能量可以通过第一层栅金属的厚度和离子阻挡能力确定。
而该增强型HEMT器件的制作方法可以包括如下步骤：
(1)在反应室中对衬底表面进行处理；
(2)在衬底上外延生长AlGaN/GaN外延层，其中GaN的厚度为1μm-3μm，AlGaN的厚度为14nm-30nm，其中Al元素的摩尔含量为20％-30％；
(3)进行台面隔离，可以采用离子注入或等离子体刻蚀；
(4)通过光刻和金属沉积，退火后形成欧姆接触，分别为源电极和漏电极；
(5)通过光刻和金属沉积，生长第一栅金属层，栅金属的厚度要严格控制，形成有效的能量吸收层，一般第一层栅金属可以采用Ni金属，如果注入能量较大，也可以使用Ni/Au双层金属作为第一层栅金属，厚度一般在几十纳米之间，具体厚度由注入能量确定。
(6)使用离子注入机，进行F离子注入，注入的剂量和能量根据第一栅金属层的厚度和材料及阈值电压确定，最后计算出AlGaN中F离子的含量，一般在10E12数量级左右，注入能量在几万电子伏特不等；
(7)沉积第二栅金属层，并通过电子束进行加厚电极，完成器件的制作。
再请参阅图4，在一更为具体的实施方案中，该HEMT器件的源电极4、漏电极6位于两侧，在靠近源电极4一侧的第二半导体3(如，AlGaN层)表面有一栅电极(其具有双层结构，请参阅图3)，使用F离子注入工艺，在栅电极的下方的第二半导体3中形成P型掺杂区9，P型掺杂区9会耗尽删下的二维电子气8，从而使漏电极6和源电极4之间关断。因此，这种器件称为增强型HEMT或者常关型HEMT器件。
再请参阅图5，在增强型HEMT器件中，阈值电压Vth为正值，当栅电压Vg<Vth时，由于栅下的P型掺杂区9将栅下的二维电子气8耗尽，所以器件处于断开状态。
参阅图6，在本发明通过掺杂实现增强型HEMT器件中，当栅电压Vg>Vth时，这是栅下区域8会积累电子，积累的电子形成新的导通沟道，使漏电极6和源电极4导通。
这种通过栅电极施加正的电压时，器件才处于导通状态，属于常关型器件，有效的解决了传统HEMT器件在功耗和安全性的问题，并且与传统的HEMT器件形成互补，可以有效的降低系统设计的复杂性。
进一步的，本发明的技术方案也可应用于MIS-HEMT(金属-绝缘层-半导体HEMT)，其结构包括：源、漏、栅电极，以及异质结构，源、漏电极为欧姆接触，并且与异质结构中的二维电子气相连接，通过栅电极电压的变化控制栅下二维电子气，从而控制源和漏的开启和断开。同样的，异质结构包括两种半导体，分别为第一、第二半导体，第二半导体形成于第一半导体表面，并具有宽于第一半导体的带隙，在第二半导体的表面覆盖介质层(例如：采用Atom LayerDeposition制作的Al2O3)，栅电极设置于第二半导体表面靠近源电极一侧，并与第二半导体形成肖基特接触，在栅下的第二半导体通过F离子注入方式进行掺杂，从而改变其导电类型。掺杂引起栅下的二维电子气耗尽，因此，当源漏加一定电压时，由于栅下的二维电子气耗尽，没有电流流过源漏两个电极，器件处于关闭状态。当栅电极加正电压时，栅下积累电荷，源漏导通，器件处于开启状态。有效的实现增强型MIS-HEMT。
更为具体的，请参阅图7，该器件的源电极4、漏电极6位于两侧，在靠近源电极4一侧的第二半导体3(如，AlGaN层)表面有一栅电极，在沉积栅电极之前，使用离子注入工艺，在栅电极的下方的第二半导体3中形成P型掺杂区9，P型掺杂区9会耗尽删下的二维电子气8，从而使漏电极6和源电极4之间关断。在表面沉积一层栅介质层，然后在介质层10上，二维电子气的耗尽区8的正上方沉积栅金属，形成增强型MIS-HEMT或者常关型MIS-HEMT器件。
以上对本发明技术方案进行了概述，为了使公众能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以基于AlGaN/GaN异质结的器件为例对本发明的技术方案作进一步的说明。
实施例1再请参考图3和图4，该HEMT具有：第一半导体2(GaN)、和形成在第一半导体2上的第二半导体3(AlGaN)。第一半导体2未进行特意掺杂。在第二半导体3中可以掺入n型杂质，也可以不进行掺杂。第二半导体3的带隙比第一半导体2的带隙更宽。第二半导体3的厚度约为15至30nm。第一半导体2和第二半导体3形成异质结构，在界面处形成二维电子气(2DEG)。
该HEMT具有按间隔距离分离配置的漏电极6和源电极4。漏电极6与源电极4贯穿第二半导体3延伸到第一半导体2，与沟道中的二维电子气相连接。漏电极6和源电极4是由多层金属(如：Ti/Al/Ti/Au或者Ti/Al/Ni/Au等)通过快速高温退火形成欧姆接触。
进一步的，该HEMT的栅下进行P型掺杂，掺杂的技术优选为F离子注入，注入的离子为可以把第二半导体3变为P型半导体。形成的P型半导体会耗尽栅下的二维电子气，实现增强型HEMT。
该HEMT的工作原理如下：参阅图5，在增强型HEMT器件中，阈值电压Vth为正值，当栅电压Vg<Vth时，由于栅下的P型掺杂区9将栅下的二维电子气8耗尽，所以器件处于断开状态。
参阅图6，在本发明通过掺杂实现增强型HEMT器件中，当栅电压Vg>Vth时，这是栅下区域8会积累电子，积累的电子形成新的导通沟道，使漏电极6和源电极4导通，器件处于开启状态。
实施例2该MIS-HEMT具有：第一半导体2(GaN)、和形成在第一半导体2上的第二半导体3(AlGaN)。第一半导体2未进行特意掺杂。在第二半导体3中可以掺入n型杂质，也可以不进行掺杂。第二半导体3的带隙比第一半导体2的带隙更宽。第二半导体3的厚度约为15至30nm。第一半导体2和第二半导体3形成异质结构，在界面处形成二维电子气(2DEG)。
该MIS-HEMT具有按规定间隔分离配置的漏电极6和源电极4。漏电极6与源电极4贯穿第二半导体3延伸到第一半导体2，与沟道中二维电子气相连接。漏电极6和源电极4是由多层金属(如：Ti/Al/Ti/Au或者Ti/Al/Ni/Au等)通过快速高温退火形成欧姆接触。
该MIS-HEMT的栅下进行P型掺杂，掺杂的技术优选为F离子注入，注入的离子可以把第二半导体3变为P型半导体，形成的P型半导体会耗尽栅下的二维电子气，在表面沉积一层栅介质层(例如：采用Atom Layer Deposition制作的Al2O3)，然后在该栅介质层10上、二维电子气的耗尽区8的正上方沉积栅金属，形成增强型MIS-HEMT或者常关型MIS-HEMT器件。该MIS-HEMT的工作原理与本发明采用掺杂技术实现增强型HEMT的工作原理相同，具体可以参考实施例1。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种Ⅲ族氮化物增强型HEMT器件，包括源电极、漏电极、栅电极以及异质结构，所述源电极与漏电极通过形成于异质结构中的二维电子气电连接，所述异质结构包括第一半导体和第二半导体，所述第二半导体形成于第一半导体表面，并具有宽于第一半导体的带隙，所述第一半导体设置于源电极和漏电极之间，所述栅电极设于第二半导体表面；
其特征在于所述第二半导体内还包含：
经离子注入工艺对第二半导体的局部区域进行处理而生成的、用以耗尽栅下二维电子气的P型掺杂区，所述P型掺杂区分布于栅电极下方，并位于所述第一半导体上方；
所述栅电极包括：
与所述第二半导体形成肖基特接触的、作为离子注入能量吸收层的第一栅电极材料层，
以及，叠设在所述第一栅电极材料层上的第二栅电极材料层。
2.根据权利要求1所述的Ⅲ族氮化物增强型HEMT器件，其特征在于所述第二半导体和栅电极之间还设有绝缘介质层，所述绝缘介质层的材料包括：Al2O3、Si3N4或SiO2。
3.根据权利要求2所述的Ⅲ族氮化物增强型HEMT器件，其特征在于所述栅电极设置在绝缘介质层表面，并分布于源极和漏极之间且靠近源极一侧，同时所述栅电极还与所述绝缘介质层和第二半导体形成金属-绝缘层-半导体结构。
4.根据权利要求1所述的Ⅲ族氮化物增强型HEMT器件，其特征在于，仅在位于栅电极下方的第二半导体的局部区域内分布有P型掺杂区。
5.根据权利要求1或4所述的Ⅲ族氮化物增强型HEMT器件，其特征在于，在所述P型掺杂区内注入的离子包括氟离子。
6.根据权利要求1-2中任一项所述的Ⅲ族氮化物增强型HEMT器件，其特征在于，当未在栅电极上施加电压或施加于栅电极的电压低于一阈值电压时，所述HEMT器件处于断开状态，而当施加于栅电极的电压超过一阈值电压时，在位于栅电极下方的第一半导体中会积累电子形成导电通道，从而使所述HEMT器件处于开启状态。
7.根据权利要求6所述的Ⅲ族氮化物增强型HEMT器件，其特征在于，所述阈值电压随注入P型掺杂区的离子浓度的增大而提高。
8.根据权利要求1-2中任一项所述的Ⅲ族氮化物增强型HEMT器件，其特征在于所述源电极和漏电极分别与电源的低电位和高电位连接。
9.根据权利要求1-2中任一项所述的Ⅲ族氮化物增强型HEMT器件，其特征在于所述第一半导体和第二半导体均采用Ⅲ族氮化物半导体。
10.权利要求1-9中任一项所述Ⅲ族氮化物增强型HEMT器件的制作方法，其特征在于包括：
提供Ⅲ族氮化物增强型HEMT器件的基础结构，包括主要由第一半导体和第二半导体组成的异质结构，所述第二半导体形成于第一半导体表面，并具有宽于第一半导体的带隙；
在所述第二半导体表面形成与第二半导体肖基特接触的第一栅电极材料层，
或者，在所述第二半导体表面设置绝缘介质层，并在绝缘介质层上形成第一栅电极材料层；
自所述第一栅电极材料层表面向第二半导体内注入离子，从而在所述第二半导体内形成用以耗尽所述异质结构内的相应沟道中二维电子气的P型掺杂区；
在所述第一栅电极材料层上设置第二栅电极材料层，形成栅电极。
CN201510166798.1A 2015-04-10 2015-04-10 Ⅲ族氮化物增强型hemt器件及其制作方法 Active CN106158948B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510166798.1A CN106158948B (zh) 2015-04-10 2015-04-10 Ⅲ族氮化物增强型hemt器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510166798.1A CN106158948B (zh) 2015-04-10 2015-04-10 Ⅲ族氮化物增强型hemt器件及其制作方法

Publications (2)

Publication Number Publication Date
CN106158948A true CN106158948A (zh) 2016-11-23
CN106158948B CN106158948B (zh) 2020-05-19

Family

ID=57336648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510166798.1A Active CN106158948B (zh) 2015-04-10 2015-04-10 Ⅲ族氮化物增强型hemt器件及其制作方法

Country Status (1)

Country Link
CN (1) CN106158948B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107240560A (zh) * 2017-05-27 2017-10-10 西安电子科技大学 氟注入增强型hemt器件中离化氟离子位置的测量方法
CN107356649A (zh) * 2017-06-14 2017-11-17 浙江大学 多路生物传感器及其制造方法
CN107546265A (zh) * 2017-08-09 2018-01-05 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN110034171A (zh) * 2018-01-11 2019-07-19 世界先进积体电路股份有限公司 高电子移动率晶体管
CN110429063A (zh) * 2019-06-28 2019-11-08 福建省福联集成电路有限公司 一种低噪声值的半导体器件制造方法及器件
CN111201609A (zh) * 2017-10-17 2020-05-26 三菱电机株式会社 具有可调阈值电压的高电子迁移率晶体管
CN112289860A (zh) * 2019-07-24 2021-01-29 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制备方法
WO2021189923A1 (zh) * 2020-03-21 2021-09-30 中山市华南理工大学现代产业技术研究院 具有多金属栅结构的hemt器件及其制备方法
CN114127931A (zh) * 2021-10-22 2022-03-01 英诺赛科(苏州)科技有限公司 氮化物基半导体装置及其制造方法
WO2023082202A1 (en) * 2021-11-12 2023-05-19 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110018002A1 (en) * 2009-07-27 2011-01-27 The Hong Kong University Of Science And Technology Transistors and rectifiers utilizing hybrid electrodes and methods of fabricating the same
CN102280494A (zh) * 2011-08-16 2011-12-14 电子科技大学 常关型场控沟道GaN异质结二极管
CN102576727A (zh) * 2010-06-23 2012-07-11 康奈尔大学 门控iii-v半导体结构和方法
CN103545360A (zh) * 2012-07-09 2014-01-29 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其形成方法
CN103715249A (zh) * 2012-09-28 2014-04-09 富士通株式会社 化合物半导体器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110018002A1 (en) * 2009-07-27 2011-01-27 The Hong Kong University Of Science And Technology Transistors and rectifiers utilizing hybrid electrodes and methods of fabricating the same
CN102576727A (zh) * 2010-06-23 2012-07-11 康奈尔大学 门控iii-v半导体结构和方法
CN102280494A (zh) * 2011-08-16 2011-12-14 电子科技大学 常关型场控沟道GaN异质结二极管
CN103545360A (zh) * 2012-07-09 2014-01-29 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其形成方法
CN103715249A (zh) * 2012-09-28 2014-04-09 富士通株式会社 化合物半导体器件及其制造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107240560B (zh) * 2017-05-27 2019-08-13 西安电子科技大学 氟注入增强型hemt器件中离化氟离子位置的测量方法
CN107240560A (zh) * 2017-05-27 2017-10-10 西安电子科技大学 氟注入增强型hemt器件中离化氟离子位置的测量方法
CN107356649A (zh) * 2017-06-14 2017-11-17 浙江大学 多路生物传感器及其制造方法
CN107356649B (zh) * 2017-06-14 2020-02-28 浙江大学 多路生物传感器及其制造方法
CN107546265B (zh) * 2017-08-09 2020-11-03 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN107546265A (zh) * 2017-08-09 2018-01-05 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN111201609A (zh) * 2017-10-17 2020-05-26 三菱电机株式会社 具有可调阈值电压的高电子迁移率晶体管
CN111201609B (zh) * 2017-10-17 2023-10-20 三菱电机株式会社 具有可调阈值电压的高电子迁移率晶体管
CN110034171A (zh) * 2018-01-11 2019-07-19 世界先进积体电路股份有限公司 高电子移动率晶体管
CN110429063A (zh) * 2019-06-28 2019-11-08 福建省福联集成电路有限公司 一种低噪声值的半导体器件制造方法及器件
CN112289860A (zh) * 2019-07-24 2021-01-29 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制备方法
CN112289860B (zh) * 2019-07-24 2024-06-14 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制备方法
WO2021189923A1 (zh) * 2020-03-21 2021-09-30 中山市华南理工大学现代产业技术研究院 具有多金属栅结构的hemt器件及其制备方法
CN114127931A (zh) * 2021-10-22 2022-03-01 英诺赛科(苏州)科技有限公司 氮化物基半导体装置及其制造方法
WO2023065284A1 (en) * 2021-10-22 2023-04-27 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
WO2023082202A1 (en) * 2021-11-12 2023-05-19 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing thereof

Also Published As

Publication number Publication date
CN106158948B (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
CN106158948A (zh) Ⅲ族氮化物增强型hemt器件及其制作方法
CN105140270B (zh) 一种增强型hemt器件
CN101924128B (zh) 场效应晶体管
CN105870013A (zh) 通过p型钝化实现增强型HEMT的方法及增强型HEMT
CN107093628A (zh) 一种极化掺杂增强型hemt器件
CN102386223A (zh) GaN高阈值电压增强型MOSHFET器件及制备方法
CN106549050A (zh) 级联增强型hemt器件
CN108447907A (zh) 晶体管及其制备方法
CN104269433B (zh) 具有复合沟道层的氮化镓基增强型异质结场效应晶体管
CN105576020B (zh) 具有纵向栅极结构的常关型hemt器件及其制备方法
CN106298903A (zh) 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt
CN109244130A (zh) 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法
CN102082176A (zh) GaN增强型MISFET器件及其制备方法
CN106920844A (zh) 一种具有n型浮空埋层的resurf hemt器件
CN102184943A (zh) 一种增强型AlGaN/GaN HEMT器件及其制备方法
CN109659355A (zh) 常关型氧化镓场效应晶体管结构及制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN106206309A (zh) 二次外延p型氮化物实现增强型hemt的方法及增强型hemt
CN106531789A (zh) 通过极性控制实现增强型hemt的方法及增强型hemt
CN107154427B (zh) 一种减小GaN功率开关器件电流坍塌的器件结构
CN106158949A (zh) Ⅲ族氮化物增强型hemt器件
CN105957885A (zh) 一种具有低导通电阻特性的槽栅mosfet器件
CN205564759U (zh) 一种新型增强型iii-v异质结场效应晶体管
CN102709322B (zh) 高阈值电压氮化镓增强型晶体管结构及制备方法
CN105609551B (zh) 立体多槽栅增强型hemt器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant