CN106298903A - 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt - Google Patents

二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt Download PDF

Info

Publication number
CN106298903A
CN106298903A CN201510253774.XA CN201510253774A CN106298903A CN 106298903 A CN106298903 A CN 106298903A CN 201510253774 A CN201510253774 A CN 201510253774A CN 106298903 A CN106298903 A CN 106298903A
Authority
CN
China
Prior art keywords
enhancement mode
heterojunction structure
source
gate electrode
mode hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510253774.XA
Other languages
English (en)
Inventor
于国浩
张志利
张宝顺
蔡勇
付凯
孙世闯
宋亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201510253774.XA priority Critical patent/CN106298903A/zh
Publication of CN106298903A publication Critical patent/CN106298903A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种二次外延P型Ⅲ族氮化物实现增强型HEMT的方法及增强型HEMT。在一实施案例之中,该方法包括:提供主要由Ⅲ族氮化物组成的异质结构,并在所述异质结构上制作表面钝化层和源、漏电极,使源、漏电极与异质结构表面形成欧姆接触且与其中的二维电子气电连接;对异质结构的位于栅电极正下方的表面钝化层和势垒层部分区域进行刻蚀,在势垒层内形成凹槽结构;通过选区外延技术在凹槽内势垒层表面生长P型半导体;以及,在源、漏电极之间P型半导体表面制作栅电极。本发明有效实现了增强型HEMT,且工艺简单,重复性高,成本低廉,易于进行大规模生产。

Description

二次外延P型Ⅲ族氮化物实现增强型HEMT的方法及增强型HEMT
技术领域
本发明涉及一种增强型HEMT(高电子迁移率晶体管)器件及其制作方法,特别涉及一种通过选区二次外延P型Ⅲ族氮化物半导体而实现P型凹槽结构增强型HEMT的方法及相应的增强型HEMT器件,属于微电子工艺领域。
背景技术
HEMT器件是充分利用半导体的异质结结构形成的二维电子气而制成的。与Ⅲ-Ⅵ族(如AlGaAs/GaAs HEMT)相比,Ⅲ族氮化物半导体由于压电极化和自发极化效应,在异质结构上(Heterostructure,如AlGaN/GaN)能够形成高浓度的二维电子气(2DEG)。所以在使用Ⅲ族氮化物制成的HEMT器件中,势垒层一般不需要进行掺杂。Ⅲ族氮化物具有大的禁带宽度、较高的饱和电子漂移速度、高的临界击穿电场和极强的抗辐射能力等特点,能够满下一代电力电子系统对功率器件更大功率、更高频率、更小体积和更高温度的工作的要求。
现有的Ⅲ族氮化物半导体HEMT器件作为高频器件或者高压大功率开关器件使用时,特别是作为功率开关器件时,增强型HEMT器件与耗尽型HEMT器件相比有助于提高系统的安全性、降低器件的损耗和简化设计电路。目前实现增强型HEMT主要的方法有薄势垒层、凹栅结构、P型盖帽层和F处理等技术。但是这些技术都存在自身的不足。例如,世界上首支增强型HEMT器件是采用较薄的势垒层来实现的,这种方法不使用刻蚀工艺,所以带来的损伤小,但是由于较薄的势垒层,器件的饱和电流较小。F等离子处理也能实现增强型HEMT器件,并且不需要刻蚀,但是F的等离子体在注入的过程中也会刻蚀势垒层,造成器件性能的降低。P型盖帽层技术,栅下采用P型半导体将2DEG沟道位置的能带抬高,将栅电极下沟道内2DEG耗尽,形成增强型器件。在栅电极所加正向电压小于平带电压时,器件以场效应晶体管模式工作,当栅电极所加正向电压大于平带电压时,P型半导体中的空穴注入到沟道当中,电中性原理,沟道中会产生相应数量的电子,沟道中的电子由于势垒层的阻挡作用,仍然保留在沟道当中,空穴移动速度远远低于电子移动速度,沟道中电子在源、漏电极电场作用下移动,从而使源、漏电极导通。P型盖帽层技术不产生离子刻蚀对沟道电子的影响,所以具有较高的饱和电流,但是,一般采用的P型半导体(如P-AlGaN、P-GaN、P-InGaN等)在使用干法刻蚀的过程中(如Cl2等离子刻蚀),势垒层AlGaN与P型半导体具有很小的刻蚀选择比,所以很难控制将P型半导体完全刻蚀,同时刻蚀停止在势垒层AlGaN表面。并且为了保证P型盖帽层将沟道2DEG完全耗尽,需要异质结构中的势垒层较薄约为15nm,通常异质结构中的势垒层约在25nm左右,较薄的势垒层会导致沟道中的2DEG浓度较低。
发明内容
本发明的一个重要目的在于提出一种选区二次外延P型Ⅲ族氮化物实现P型凹槽结构增强型HEMT的方法,从而克服现有技术中的不足。
本发明的另一重要目的在于提供一种具有改良结构的增强型HEMT。
为实现上述发明目的,本发明采用了如下技术方案:
一种增强型HEMT,包括主要由N型半导体层和势垒层组成的异质结构及源、漏、栅电极,所述源、漏电极与异质结构表面形成欧姆接触,同时还均与异质结构中的二维电子气连接,所述栅电极设于源、漏电极之间,其中,在位于所述栅电极正下方的势垒层的局部区域内分布有P型半导体,所述P型半导体被栅电极完全覆盖,且所述P型半导体能够将异质结构内的沟道能带抬高并使相应沟道内二维电子气耗尽,而当栅电极接大于平带电压的正向电压时,所述P型半导体能够向异质结构内的沟道中注入空穴并感生出电子,从而使源、漏电极导通。
在一较为优选的实施方案之中,所述栅电极与异质结构之间还分布有表面钝化层。
在一较为具体的实施方案之中,所述异质结构主要由本征GaN层、本征AlGaN势垒层组成,并且在位于所述栅电极下方的AlGaN势垒层的局部区域内分布有P型AlGaN,所述P型AlGaN与本征AlGaN势垒层形成PN结。
在一更为具体的实施方案之中,所述表面钝化层主要由氮化硅组成,并且在位于所述栅电极下方的表面钝化层和本征AlGaN势垒层的局部区域内分布有所述P型AlGaN。
在一较为优选的实施方案之中,所述栅电极与P型半导体之间还可分布有栅介质层。
在一实施方案之中,所述栅电极位于源电极和漏电极之间靠近源电极一侧。
在一实施方案之中,所述源电极和漏电极分别与电源的低电位和高电位连接。
在本发明中,所述P型半导体被栅电极完全覆盖,是指P型半导体全部分布于栅电极的正投影内。
一种二次外延P型Ⅲ族氮化物实现所述增强型HEMT的方法,其包括:
提供主要由N型半导体层和势垒层组成的异质结构,并在所述异质结构上制作源、漏电极,使源、漏电极与异质结构表面形成欧姆接触,并使源、漏电极均与异质结构中的二维电子气连接;
对位于栅电极正下方的势垒层的部分区域进行刻蚀,形成深入势垒层的凹槽;
通过所述凹槽在势垒层内二次外延生长P型半导体,所述P型半导体能够将异质结构内的沟道能带抬高并使相应沟道内二维电子气耗尽,而且当栅电极接大于平带电压的正向电压时,所述P型半导体能够向异质结构内的沟道中注入空穴并感生出电子,从而使源、漏电极导通;
以及,在源、漏电极之间制作栅电极。
在一较为具体的实施方案之中,所述异质结构主要由本征GaN层、本征AlGaN势垒层组成,并且在位于所述栅电极下方的AlGaN势垒层的局部区域内分布有P型AlGaN,所述P型AlGaN与本征AlGaN势垒层形成PN结。
在一较为优选的实施方案之中,所述方法还包括:
在所述势垒层表面形成表面钝化层,
采用干法刻蚀工艺对所述表面钝化层和势垒层的选定区域进行刻蚀,形成自表面钝化层表面深入势垒层的凹槽,并使凹槽下方的势垒层厚度在10nm以上,
通过所述凹槽在势垒层内二次外延生长所述P型半导体,
以及,在源、漏电极之间制作栅电极。
在一更为具体的实施方案之中,所述方法可以包括:在所述凹槽内二次外延生长厚度为30nm-70nm的P型AlGaN,所述P型AlGaN的掺杂浓度为10E18cm-3至10E19cm-3,掺杂离子包括Mg2+
在一较为具体的实施案例之中,所述二次外延P型Ⅲ族氮化物实现增强型HEMT的方法包括:
在所述异质结构表面采用LPCVD、PECVD、ICPCVD等技术沉积氮化硅、SiO2、氧氮化硅、氧化铝等表面钝化层;
采用干法刻蚀工艺对栅下表面钝化层和AlGaN势垒层进行刻蚀,刻蚀深度保证AlGaN势垒层剩余10nm以上,
以及,在被刻蚀的AlGaN势垒层区域内二次外延生长厚度为30nm-70nm的P型AlGaN,所述P型AlGaN的掺杂浓度为10E18cm-3至10E19cm-3,掺杂离子包括Mg2+,但不限于此。
进一步的,在进行P型AlGaN二次外延时,栅下区域AlGaN势垒层裸露,其余区域AlGaN势垒层上覆盖有SiNx层等表面钝化层,由于在外延生长AlGaN时,AlGaN无法在表面钝化层表面形成薄膜,所以可以简化工艺,避免二次外延后的P型AlGaN和AlGaN势垒层的选择性刻蚀问题。
在一较为优选的实施方案之中,所述二次外延P型Ⅲ族氮化物实现增强型HEMT的方法还包括:在所述P型半导体表面生长栅介质层,再在所述栅介质层上制作栅电极。
在本发明中,采用的干法刻蚀工艺可选但不限于使用等离子体刻蚀工艺等。
在本发明中,对于P型半导体,其掺杂浓度取决于器件的实际应用需要。
在本发明中,P型半导体的二次外延可以选择但不限于使用MBE(分子束外延)或MOCVD(金属有机化学气相沉积)等半导体外延设备。
在本发明中,前述表面钝化介质层和栅介质层的材质可以选择但不限于氮化硅、氧氮化硅、SiO2和Al2O3等常用半导体。
与现有技术相比,本发明的优点包括:通过二次选区外延P型半导体,利用P型半导体(例如P型AlGaN)与势垒层(例如本征AlGaN)形成PN结,可以避免对P型AlGaN和AlGaN的选择性刻蚀问题。并且,通过采用一定深度的凹槽结构外延P型半导体,可以避免纯凹槽结构增强型器件对栅下2DEG的破坏(例如迁移率的降低和2DEG面密度的减少),避免纯P型半导体增强型漂移区(源栅区域、栅漏区域)2DEG浓度低的问题,进而有效实现高电流密度、大跨导的增强型HEMT(例如GaN HEMT),同时器件的制作工艺还具有简单、重复性好、可控性好、成本低廉,易于进行大规模生产等特点。
附图说明
图1是普通耗尽型HEMT器件的局部结构示意图;
图2是本发明一典型实施方案中一种P型半导体凹槽结构增强型HEMT的结构示意图;
图3是本发明一典型实施方案中实现增强型HEMT的能带图;
图4是本发明一典型实施方案中增强型HEMT的工作原理图;
附图标记说明:衬底1、氮化镓层2、势垒层3、表面钝化介质层4、P型半导体层5、二维电子气6、栅电极7、源电极8、漏电极9、沟道处能带部分10。
具体实施方式
参阅图1,对于普通HEMT器件(以AlGaN/GaN器件为例,如下均简称“器件”),一般而言,当在栅电极7施加零偏压或者没有加偏压时,源电极8和漏电极9都与二维电子气6相连接,所以器件的源电极8和漏电极9是导通的,器件处于开启状态,一般称这种器件为耗尽型HEMT器件,也可以称作常开型HEMT器件。在器件关断过程中,栅电极必须施加一定的负偏压,并且所加偏压V<Vth,将栅下二维电子耗尽,在实际的应用过程中,存在功耗高和安全性方面的问题。
参阅图2所示器件,当在栅电极7施加零偏压或者没有加偏压时,由于栅电极7下面的P型半导体5将沟道处能级抬高,2DEG耗尽,所以源电极8和漏电极9处于断开状态,一般称这种器件为增强型HEMT器件,也可以称作常关型HEMT器件。为了使器件处于开启状态,必须使栅电极的下端积累电子,实现源电极8和漏电极9之间的连接,当栅电极7加正偏压,VF>Vg>Vth时,VF为平带电压,Vth为器件的阈值电压,器件以场效应晶体管的工作模式工作,栅下的i-GaN沟道内积累电子,从而使器件处于开启状态。Vg>VF时,P型AlGaN向i-GaN沟道内注入空穴,感生电子,同时由于势垒层的存在电子被限制在沟道内,进一步增加了2DEG的面密度。空穴移动速度远远低于电子移动速度,在源、漏电极电压作用下,电子定向移动,器件导通。这种器件在实际电路应用过程中由于在栅极7施加零偏压时,器件处于关断,与耗尽型器件相比,减小了器件的功耗,并且系统的安全性较高。
本发明通过在凹槽内二次选区外延P型AlGaN,将沟道处能级抬高,2DEG耗尽,在栅电极施加零偏压或者没有施加偏压时,源、漏电极处于断开状态,当栅电极7加偏压达到Vg>Vth时,Vth为器件的阈值电压,栅下的沟道内聚集的电子,Vg>VF时,P型半导体向沟道内注入空穴,进一步增加了2DEG密度,从而使器件处于开启状态,实现增强型HEMT器件的目的。
请继续参阅图2,在本发明一典型实施方案中,为实现增强型HEMT器件,首先在样品表面沉积氮化硅表面钝化层,制作源电极8和漏电极9,源、漏电极与异质结形成良好的欧姆接触,并且与二维电子气6连接。通过半导体工艺(如激光直写、光刻等)对样品进行图形化处理,将要刻蚀的部分暴露在外面,然后通过刻蚀工艺将表面钝化层和部分本征AlGaN势垒层刻蚀,然后通过二次外延的方法生长P型AlGaN半导体5,生长的方法可以选择但不限于使用MBE或MOCVD进行生长。在P型AlGaN制备栅金属,形成增强型HEMT器件。本实施方案之中也可在P型AlGaN表面生长一层栅介质,栅介质可以选择但不限于SiO2、氮化硅或Al2O3等半导体薄膜,然后在栅介质表面制备栅金属,形成增强型MISHEMT器件。
参阅图3-图4所示是本发明一典型实施案例中实现增强型HEMT的能带图和基本原理图;其中,二次外延的P型AlGaN5将沟道处i-AlGaN3和i-GaN2沟道处的能带抬高10,2DEG耗尽,当源漏电极施加电压时,器件处于截止;当在栅电极施加正向偏压时,沟道处的能带开始下降,当所加栅电压Vg>Vth时,器件导通,栅电压Vg>VF时,P型AlGaN向沟道内注入空穴,感生电子,器件的输出电流进一步增加。
实施例请参考图2,首先在衬底1上外延HEMT结构,采用LPCVD技术沉积60nm氮化硅表面钝化层4,制作源电极8和漏电极9,源、漏电极与异质结形成良好的欧姆接触,一般选择沉积钛/铝/镍/金(Ti/Al/Ni/Au 20nm/130nm/50nm/150nm)等多层金属,金属沉积后将源漏电极外的金属剥离干净,然后进行快速退火(890摄氏度30秒),退火后源电极8和漏电极9与二维电子气6相连接。然后在样品表面通过半导体工艺(如激光直写、光刻等)对样品进行图形化处理,将要刻蚀的栅极部分暴露在外面,然后通过刻蚀工艺将表面钝化层4和部分本征AlGaN势垒层3刻蚀,在刻蚀过程中可以选择RIE刻蚀设备,对于AlGaN半导体的刻蚀可以选择氯基的等离子体,如氯气或者三氯化硼等,刻蚀深度可以为15nm,保留AlGaN厚度10nm,然后通过二次外延的方法生长P型AlGaN半导体5,生长的方法可以选择但不限于使用MBE或MOCVD进行生长,其厚度约为30nm-70nm,掺杂浓度在10E18cm-3至10E19cm-3之间,具体的掺杂浓度取决于器件的具体设计需要,P型AlGaN将沟道处能级抬高10,2DEG耗尽,实现器件在零栅偏压的工作状态时处于关断状态。沉积栅金属(Ni/Au50nm/150nm),形成增强型HEMT器件,为了提高器件的性能,还需要采取一些钝化方式,这些方式是业界已知的,故此处不再列出。
该HEMT的工作原理如下:参阅图3-4,在增强型HEMT器件中,阈值电压Vth为正值,当栅电压Vg<Vth时,由于栅下的P型半导体5将沟道处能带抬高10,所以源电极8和漏电极9处于断开,所以器件处于关闭状态。当栅电压Vg>Vth时,这是栅下i-GaN区域会积累电子,积累的电子形成新的导通沟道,使源电极8和漏电极9导通,器件处于开启状态。并且Vg>VF时,P型半导体5将向沟道内注入空穴,电平衡原理感生电子,2DEG面密度增加,输出电流密度进一步增加。
上述实施例仅为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种增强型HEMT,包括主要由N型半导体层和势垒层组成的异质结构及源、漏、栅电极,所述源、漏电极与异质结构表面形成欧姆接触,同时还均与异质结构中的二维电子气连接,所述栅电极设于源、漏电极之间,其特征在于,在位于所述栅电极正下方的势垒层的局部区域内分布有P型半导体,所述P型半导体被栅电极完全覆盖,且所述P型半导体能够将异质结构内的沟道能带抬高并使相应沟道内二维电子气耗尽,而当栅电极接大于平带电压的正向电压时,所述P型半导体能够向异质结构内的沟道中注入空穴并感生出电子,从而使源、漏电极导通。
2.根据权利要求1所述的增强型HEMT,其特征在于所述栅电极与异质结构之间还分布有表面钝化层。
3.根据权利要求1所述的增强型HEMT,其特征在于所述异质结构主要由本征GaN层和本征AlGaN层组成,并且在位于所述栅电极下方的本征AlGaN层的局部区域内分布有P型AlGaN,所述P型AlGaN与本征AlGaN势垒层形成PN结。
4.根据权利要求1所述的增强型HEMT,其特征在于所述P型半导体与栅电极之间还分布有栅介质层。
5.根据权利要求1所述的增强型HEMT,其特征在于所述栅电极位于源电极和漏电极之间靠近源电极一侧。
6.根据权利要求1所述的增强型HEMT,其特征在于所述源电极和漏电极分别与电源的低电位和高电位连接。
7.一种二次外延P型Ⅲ族氮化物实现增强型HEMT的方法,其特征在于包括:
提供主要由N型半导体层和势垒层组成的异质结构,并在所述异质结构上制作源、漏电极,使源、漏电极与异质结构表面形成欧姆接触,并使源、漏电极均与异质结构中的二维电子气连接;
对位于栅电极正下方的势垒层的部分区域进行刻蚀,形成深入势垒层的凹槽;
通过所述凹槽在势垒层内二次外延生长P型半导体,所述P型半导体能够将异质结构内的沟道能带抬高并使相应沟道内二维电子气耗尽,而且当栅电极接大于平带电压的正向电压时,所述P型半导体能够向异质结构内的沟道中注入空穴并感生出电子,从而使源、漏电极导通;
以及,在源、漏电极之间制作栅电极。
8.根据权利要求7所述的二次外延P型Ⅲ族氮化物实现增强型HEMT的方法,其特征在于所述异质结构主要由本征GaN层和本征AlGaN层组成,并且在位于所述栅电极下方的AlGaN层的局部区域内分布有P型AlGaN,所述P型AlGaN与本征AlGaN势垒层形成PN结。
9.根据权利要求7所述的二次外延P型Ⅲ族氮化物实现增强型HEMT的方法,其特征在于还包括:
在所述势垒层表面形成表面钝化层,
采用干法刻蚀工艺对所述表面钝化层和势垒层的选定区域进行刻蚀,形成自表面钝化层表面深入势垒层的凹槽,并使凹槽下方的势垒层厚度在10nm以上,
通过所述凹槽在势垒层内二次外延生长所述P型半导体,
以及,在源、漏电极之间制作栅电极。
10.根据权利要求8或9所述的二次外延P型Ⅲ族氮化物实现增强型HEMT的方法,其特征在于还包括:在所述凹槽内二次外延生长厚度为30nm-70nm的P型AlGaN,所述P型AlGaN的掺杂浓度为10E18cm-3至10E19cm-3,掺杂离子包括Mg2+
CN201510253774.XA 2015-05-18 2015-05-18 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt Pending CN106298903A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510253774.XA CN106298903A (zh) 2015-05-18 2015-05-18 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510253774.XA CN106298903A (zh) 2015-05-18 2015-05-18 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt

Publications (1)

Publication Number Publication Date
CN106298903A true CN106298903A (zh) 2017-01-04

Family

ID=57632934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510253774.XA Pending CN106298903A (zh) 2015-05-18 2015-05-18 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt

Country Status (1)

Country Link
CN (1) CN106298903A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346695A (zh) * 2018-04-13 2018-07-31 中国科学院苏州纳米技术与纳米仿生研究所 基于P-GaN HEMT T型栅高频器件结构及其制备方法和应用
CN108565283A (zh) * 2018-04-13 2018-09-21 中国科学院苏州纳米技术与纳米仿生研究所 GaN基T型栅高频器件及其制备方法和应用
CN109888008A (zh) * 2017-12-06 2019-06-14 中国科学院苏州纳米技术与纳米仿生研究所 GaN基的p-GaN增强型HEMT器件及其制作方法
CN109920850A (zh) * 2017-12-12 2019-06-21 中国科学院苏州纳米技术与纳米仿生研究所 基于ⅲ族氧化物钝化的增强型晶体管及其制作方法
CN110034186A (zh) * 2018-01-12 2019-07-19 中国科学院苏州纳米技术与纳米仿生研究所 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
WO2021134479A1 (zh) * 2019-12-31 2021-07-08 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN113178485A (zh) * 2020-10-22 2021-07-27 西南交通大学 一种P型槽栅结合极化层结构的GaN HEMT器件
CN117855267A (zh) * 2024-03-07 2024-04-09 江苏能华微电子科技发展有限公司 一种高阈值增强型功率器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312207A (zh) * 2007-05-21 2008-11-26 张乃千 一种增强型氮化镓hemt器件结构
CN101960576A (zh) * 2008-03-19 2011-01-26 住友化学株式会社 半导体装置,及半导体装置的制造方法
US20140001478A1 (en) * 2012-06-27 2014-01-02 Triquint Semiconductor, Inc. Group iii-nitride transistor using a regrown structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312207A (zh) * 2007-05-21 2008-11-26 张乃千 一种增强型氮化镓hemt器件结构
CN101960576A (zh) * 2008-03-19 2011-01-26 住友化学株式会社 半导体装置,及半导体装置的制造方法
US20140001478A1 (en) * 2012-06-27 2014-01-02 Triquint Semiconductor, Inc. Group iii-nitride transistor using a regrown structure

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109888008A (zh) * 2017-12-06 2019-06-14 中国科学院苏州纳米技术与纳米仿生研究所 GaN基的p-GaN增强型HEMT器件及其制作方法
CN109920850A (zh) * 2017-12-12 2019-06-21 中国科学院苏州纳米技术与纳米仿生研究所 基于ⅲ族氧化物钝化的增强型晶体管及其制作方法
CN110034186A (zh) * 2018-01-12 2019-07-19 中国科学院苏州纳米技术与纳米仿生研究所 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
CN110034186B (zh) * 2018-01-12 2021-03-16 中国科学院苏州纳米技术与纳米仿生研究所 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
CN108346695A (zh) * 2018-04-13 2018-07-31 中国科学院苏州纳米技术与纳米仿生研究所 基于P-GaN HEMT T型栅高频器件结构及其制备方法和应用
CN108565283A (zh) * 2018-04-13 2018-09-21 中国科学院苏州纳米技术与纳米仿生研究所 GaN基T型栅高频器件及其制备方法和应用
WO2021134479A1 (zh) * 2019-12-31 2021-07-08 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN113178485A (zh) * 2020-10-22 2021-07-27 西南交通大学 一种P型槽栅结合极化层结构的GaN HEMT器件
CN117855267A (zh) * 2024-03-07 2024-04-09 江苏能华微电子科技发展有限公司 一种高阈值增强型功率器件及其制备方法

Similar Documents

Publication Publication Date Title
US20200111876A1 (en) Algan/gan heterojunction hemt device compatible with si-cmos process and manufacturing method therefor
CN106298903A (zh) 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt
Kanechika et al. A vertical insulated gate AlGaN/GaN heterojunction field-effect transistor
CN104362181B (zh) 一种GaN异质结二极管器件及其制备方法
CN102292801B (zh) 场效应晶体管及其制造方法
CN205692835U (zh) 增强型自支撑垂直结构Ⅲ族氮化物HEMT器件及AlGaN/GaN HEMT器件
CN105720097A (zh) 增强型高电子迁移率晶体管及制备方法、半导体器件
CN103026491A (zh) 常关断型三族氮化物金属-二维电子气隧穿结场效应晶体管
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN102789982A (zh) 一种增强型AlN/GaN高电子迁移率晶体管及其制作方法
CN111900203B (zh) 一种GaN基高空穴迁移率晶体管及其制备方法
CN102856374B (zh) 一种GaN增强型MIS-HFET器件及其制备方法
CN104269433B (zh) 具有复合沟道层的氮化镓基增强型异质结场效应晶体管
CN109244130A (zh) 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法
CN106206309A (zh) 二次外延p型氮化物实现增强型hemt的方法及增强型hemt
CN106783960A (zh) 一种阶梯p‑GaN增强型AlGaN/GaN异质结场效应晶体管
CN109873034A (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN104167445A (zh) 具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管
CN112289858A (zh) Ⅲ族氮化物增强型hemt器件及其制备方法
CN106531789A (zh) 通过极性控制实现增强型hemt的方法及增强型hemt
CN113745331A (zh) Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法
CN109950324A (zh) p型阳极的Ⅲ族氮化物二极管器件及其制作方法
CN103745990B (zh) 耗尽型AlGaN/GaN MISHEMT高压器件及其制作方法
CN106158949A (zh) Ⅲ族氮化物增强型hemt器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170104

RJ01 Rejection of invention patent application after publication