CN108346695A - 基于P-GaN HEMT T型栅高频器件结构及其制备方法和应用 - Google Patents

基于P-GaN HEMT T型栅高频器件结构及其制备方法和应用 Download PDF

Info

Publication number
CN108346695A
CN108346695A CN201810335421.8A CN201810335421A CN108346695A CN 108346695 A CN108346695 A CN 108346695A CN 201810335421 A CN201810335421 A CN 201810335421A CN 108346695 A CN108346695 A CN 108346695A
Authority
CN
China
Prior art keywords
semiconductor
grid
type semiconductor
type
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810335421.8A
Other languages
English (en)
Inventor
张晓东
张辉
张佩佩
于国浩
蔡勇
张宝顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201810335421.8A priority Critical patent/CN108346695A/zh
Publication of CN108346695A publication Critical patent/CN108346695A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于P‑GaN HEMT T型栅高频器件结构及其制备方法和应用。所述基于P‑GaN HEMT T型栅高频器件结构包括:异质结,其包括第一半导体和形成于第一半导体上的第二半导体,第二半导体具有宽于第一半导体的带隙,且异质结中形成有二维电子气;形成于所述异质结上的P型半导体和氧化层,所述氧化层位于P型半导体与源极或漏极之间;以及源极、漏极和栅极;源极、漏极与异质结形成欧姆接触述P型半导体位于栅下区域且与栅极连接,栅极的长度大于P型半导体的长度,P型半导体用于耗尽栅下区域的二维电子气;所述源极与漏极能够通过所述二维电子气电连接。本发明不需要对器件栅下区域进行刻蚀,避免了因刻蚀工艺引入的均匀性、重复性和损伤等问题。

Description

基于P-GaN HEMT T型栅高频器件结构及其制备方法和应用
技术领域
本发明特别涉及一种基于P-GaN HEMT T型栅高频器件结构及其制备方法和应用,属于半导体射频器件技术领域。
背景技术
以氮化镓(GaN)为代表的第三代半导体材料,是继硅(Si)为代表的第一代半导体材料和以砷化镓(GaAs)为代表的第二代半导体材料之后,近年来迅速发展起来的新型半导体材料。GaN材具有大禁带宽度、大电子漂移速度、高热导率、耐高温和辐照等突出优点,特别适合制作高频、高效率、耐高温的大功率电子器件。自1993年第一只GaN高电子迁移率晶体管诞生以来,GaN HEMT(High Electron Mobility Transistor)器件与单片式微波集成电路(Monolithic Microwave Integrated Circuit,MMIC)在微波领域发展迅速,其覆盖了100MHz~100GHz的频率范围。
随着高频无线通讯产业的发展、5G网络基础设施的建设,反导雷达以及其他特殊领域都要求使用高功率密度、高频、耐高温、耐恶劣环境的高性能的射频器件,这使得市场对于GaN器件的需求不断升温。例如现在的无线基站里面,已经开始使用GaN器件取代Si基射频器件,在基站设备上,GaN器件的使用越来越广泛。与Si或GaAs器件相比,GaN具有禁带宽、临界击穿电场高、电子饱和速度高、热导率高、抗辐照能力强等优势,非常适合使用5G或未来的通信系统,功率越大、频率越高,GaN优势越明显。
在化合物半导体异质器件中,沟道电阻的大小直接影响器件的输出电流和电子迁移率,进而影响器件的频率特性,而器件的栅-源、栅-漏间的寄生电容影响器件在开态/关态过程中的充放电速度,进而影响器件的开关速度。然而在提高器件频率特性的相关工艺技术中,减小器件栅长和采用不同栅金属形貌是提高器件频率特性的主要方法。栅长的减小意味着栅电阻的减小,不同栅金属形貌可以减小寄生电容,两者的结合使得器件的频率特性显著的提高。但是目前在减小栅长方面主要采用电子束曝光技术,由于其效率低下,不适合器件的批量生产。
如图1所示,现有技术中通过电子束曝光技术和干法刻蚀技术实现T型栅,但是由于干法刻蚀会对栅极下GaN材料带来损伤,影响器件的可靠性。同时,由于界面态的引入,使得器件的阈值电压在器件使用过程中由于受到栅压应力的影响,阈值电压会随时间发生偏移。其通过部分刻蚀Si3N4实现T型栅,但是刻蚀会引起刻蚀均匀性、重复性和刻蚀损伤等问题。由于界面态的引入,使得器件的阈值电压在器件使用过程中由于受到栅压应力的影响,阈值电压会随时间发生偏移。同时界面态会对栅下的电子迁移率造成影响,使栅下迁移率大幅度下降,严重影响器件性能,工业界也尽量避免刻蚀方法。
为了获得较小的栅极长度和较高的频率特性,通常采用电子束曝光技术,电子束曝光技术虽然可以实现几十纳米栅长工艺,但是由于在曝光过程中是将电子束斑在表面逐点扫描,每一个图形的像素点上需要停留一定的时间,这限制了图形曝光的速度。电子束光刻在产能上的瓶颈使得它在微电子工业中一般只作为一种辅助技术而存在,主要应用于小批量器件的制备和研发。
发明内容
本发明的主要目的在于提供一种基于P-GaN HEMT T型栅高频器件结构及其制备方法和应用,以克服现有技术的不足。
为实现前述发明目的,本发明采用的技术方案包括:
本发明实施例提供了一种基于P-GaN HEMT T型栅高频器件结构,包括:
异质结,其包括第一半导体和形成于第一半导体上的第二半导体,所述第二半导体具有宽于第一半导体的带隙,且所述异质结中形成有二维电子气;
形成于所述异质结上的P型半导体和氧化层,所述氧化层位于P型半导体与源极、漏极中任一者之间的区域;以及
源极、漏极和栅极;
所述源极、漏极与异质结形成欧姆接触;所述P型半导体位于栅下区域且与栅极连接,且所述栅极的长度大于P型半导体的长度,所述P型半导体用于耗尽栅下区域的二维电子气;
所述源极与漏极能够通过所述二维电子气电连接。
本发明实施例还提供了一种基于P-GaN HEMT T型栅高频器件结构的制备方法,其包括:
提供包含第一半导体和第二半导体的异质结,所述第二半导体形成在第一半导体上,且具有宽于所述第一半导体的带隙,所述异质结中形成有二维电子气;
在所述异质结上形成P型半导体和氧化物层,所述P型半导体位于栅下区域,所述氧化物层位于P型半导体与源极、漏极中任一者之间;
制作源极、漏极和栅极,使所述栅极与P型半导体连接,所述栅极的长度大于P型半导体的长度,所述P型半导体用于耗尽栅下区域的二维电子气;所述源极与漏极能够通过所述二维电子气连接。
本发明实施例还提供了所述的基于P-GaN HEMT T型栅高频器件结构或由权所述基于P-GaN HEMT T型栅高频器件结构的制备方法获得的基于P-GaN HEMT T型栅高频器件结构于射频领域的应用。
与现有技术相比,本发明的优点包括:
1)本发明通过p型栅实现增强型;
2)不需要对器件栅下区域进行刻蚀,避免了因刻蚀工艺引入的均匀性、重复性和损伤等问题;
3)无需利用电子束曝光技术,解决生产效率低下等问题;
4)实现可应用在射频领域的增强型HEMT;
5)饱和的Ga-O键可以提高界面质量;
6)Ga2O3可以作为T型栅金属的支撑层,降低工艺难度;
7)p-GaN长度的减小可以减小栅电阻,提高器件的频率特性;
8)T型栅金属可以减小器件的寄生电容,提高器件的频率特性。
附图说明
图1是现有技术中通过电子束曝光技术和干法刻蚀技术实现T型栅的器件结构示意图;
图2是本发明实施例1中形成的器件外延结构的结构示意图;
图3是本发明实施例1中沉积Si3N4介质层后的器件结构示意图;
图4是本发明实施例1中除去栅极区域之外区域的Si3N4介质层后的器件结构示意图;
图5是本发明实施例1中采用干热氧化法栅极区域之外区域的P-GaN形成氧化物层的器件结构示意图;
图6是本发明实施例1中除去栅极区域的Si3N4介质层后的器件结构示意图;
图7是本发明实施例1中刻蚀源、漏区域后的器件结构示意图;
图8是本发明实施例1中制作完源极、漏极后的器件结构示意图;
图9是本发明实施例1中制作完T型栅极后的器件结构示意图。
具体实施方式
鉴于现有技术中的不足,本案发明人经长期研究和大量实践,得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例提供了一种基于P-GaN HEMTT型栅高频器件结构,包括:
异质结,其包括第一半导体和形成于第一半导体上的第二半导体,所述第二半导体具有宽于第一半导体的带隙,且所述异质结中形成有二维电子气;
形成于所述异质结上的P型半导体和氧化层,所述氧化层位于P型半导体与源极、漏极中任一者之间的区域;以及
源极、漏极和栅极;
所述源极、漏极与异质结形成欧姆接触;所述P型半导体位于栅下区域且与栅极连接,且所述栅极的长度大于P型半导体的长度,所述P型半导体用于耗尽栅下区域的二维电子气;
所述源极与漏极能够通过所述二维电子气电连接。
进一步的,所述栅极与P型半导体连接呈T型、Y型或蘑菇型。
优选的,所述栅极的长度为0.1nm-2μm,栅极的宽度为0.1nm-5μm。
进一步的,所述第一半导体选自III族氮化物或III-V族元素化合的化合物。
优选的,第二半导体选自III族氮化物。
优选的,所述III-V族元素化合的化合物包括GaAs。
优选的,所述P型半导体包括p-GaN或p-AlGaN。
优选的,所述氧化物包括氧化镓。
较为优选的,所述第一半导体的材质包括GaN或GaAs,但不限于此。
较为优选的,所述第二半导体的材质包括A1GaN、AlInN、AlGaAs或InGaAs,但不限于此。
进一步的,所述P型半导体与氧化物层一体设置。
优选的,所述氧化物层由所述P型半导体氧化形成。
进一步的,所述第一半导体与第二半导体之间还分布有插入层。
优选的,所述插入层的材质包括InGaN或AlN,但不限于此。
在一些较为具体的实施方案中,所述异质结形成在缓冲层上,所述缓冲层形成于衬底上。
优选的,所述缓冲层的材质包括高阻AlGaN或高阻GaN,但不限于此。
优选的,所述衬底的材质包括Si、SiC、蓝宝石中的任意一种,但不限于此。
在一些较为具体的实施方案中,所述栅极与P型半导体之间还分布有介质层。
优选的,所述介质层的材质包括Al2O3、SiO2、AlON、Si3N4、HfO2、GaMgO、SiON、HfON、TiN、六方氮化硼中的任意一种,但不限于此。
优选的,所述介质层的厚度为0.1nm-1μm。
本发明实施例还提供了一种基于P-GaN HEMT T型栅高频器件结构的制备方法,其包括:
提供包含第一半导体和第二半导体的异质结,所述第二半导体形成在第一半导体上,且具有宽于所述第一半导体的带隙,所述异质结中形成有二维电子气;
在所述异质结上形成P型半导体和氧化物层,所述P型半导体位于栅下区域,所述氧化物层位于P型半导体与源极、漏极中任一者之间;
制作源极、漏极和栅极,使所述栅极与P型半导体连接,所述栅极的长度大于P型半导体的长度,所述P型半导体用于耗尽栅下区域的二维电子气;所述源极与漏极能够通过所述二维电子气连接。
进一步的,所述第一半导体选自III族氮化物或III-V族元素化合的化合物。
优选的,第二半导体选自III族氮化物。
优选的,所述III-V族元素化合的化合物包括GaAs,但不限于此。
优选的,所述P型半导体包括p-GaN或p-AlGaN,但不限于此。
优选的,所述氧化物包括氧化镓。
较为优选的,所述第一半导体的材质包括GaN或GaAs,但不限于此。
较为优选的,所述第二半导体的材质包括AlGaN、AlInN、AlGaAs或InGaAs,但不限于此。
进一步的,所述的制备方法包括:
在所述异质结上形成P型半导体,至少以氧化法对P型半导体的局部进行处理,从而形成所述氧化物层;或者,在所述异质结上形成高阻半导体,至少以氧化法对高阻半导体的局部进行处理,从而形成所述氧化物层,之后以局部p型杂质注入、低能电子束辐射中的任意一种方式对位于栅下区域的高阻半导体进行处理,从而形成P型半导体;
以及,以干法刻蚀或湿法腐蚀的方式除去源极、漏极区域的氧化物层,之后进行源极和栅极的制作。
优选的,所述氧化法包括干法热氧化、湿法热氧化、O2等离子体氧化、O3等离子体氧化中的任意一种。
优选的,所述氧化法采用的氧源包括O2、O3、H2O中的任意一种。
在一些较为具体的实施方案中,所述的制备方法包括:在所述P型半导体上形成介质层,之后在所述介质层上制作栅极。
优选的,所述介质层的材质包括Al2O3、SiO2、AlON、Si3N4、HfO2、GaMgO、SiON、HfON、TiN、六方氮化硼中的任意一种,但不限于此。
进一步的,所述栅极与P型半导体连接呈T型、Y型或蘑菇型。
本发明实施例还提供了所述的基于P-GaN HEMT T型栅高频器件结构或由权所述基于P-GaN HEMT T型栅高频器件结构的制备方法获得的基于P-GaN HEMT T型栅高频器件结构于射频领域的应用。
例如,本发明实施例还提供了一类射频设备,其包括所述的基于P-GaN HEMT T型栅高频器件结构。
在一些较为具体的实施方案中,基于P-GaN HEMT T型栅高频器件结构的制备方法可以包括:
1)利用金属有机化合物化学气相沉积(MOCVD)、分子束外延(MBE)或氢化物气相外延(HVPE)、脉冲激光沉积(PLD)等技术,生长衬底/缓冲层/III族氮化物异质结构/p型半导体的外延结构;衬底可以选用Si、SiC或者蓝宝石等,衬底的厚度可以从100um到10mm;缓冲层可以选用高阻GaN、高阻AlGaN等,缓冲层的厚度可以从100nm到1mm。III族氮化物异质结构可以是AlGaN/GaN异质结构,AlInN/GaN异质结构,AlGaN/InGaN/GaN异质结构,AlGaN/AlN/GaN异质结构等。III族氮化物异质结构的厚度可以从10nm到10μm。p型半导体可以选用p-GaN,p-AlGaN等p型半导体材料,厚度可以从10nm到1μm;
2)利用原子层沉积(ALD)、等离子体辅助的原子层沉积(PEALD)、溅射、低压化学气相沉积(LPCVD)、脉冲激光沉积(PLD)、等离子体增强的化学气相沉积(PECVD)、等离子体氧化、热氧化、金属有机化合物化学气相沉积(MOCVD)、机械剥离并定向转移等介质层沉积技术,在器件表面沉积绝缘介质层,介质层可以是单层Al2O3、SiO2、AlON、Si3N4、HfO2、GaMgO、SiON、HfON、TiN等绝缘体,或者六方氮化硼等绝缘二维材料,或者由上述材料组成的多层结构,或者有微图形结构的介质层;
3)利用氧等离子体、反应离子刻蚀、离子束刻蚀等干法刻蚀或湿法腐蚀技术,去除栅区域以外的介质层,栅极区域的介质层作为保护层。处理区域可以通过光刻或掩膜转移等技术进行确定;
4)利用氧化法(包括干法热氧化、湿法热氧化、O2等离子体、O3等离子体等各类氧化法,氧源可以为O2、O3、H2O等)对材料进行氧化,将没有保护层的P-GaN区域氧化成金属氧化物,氧化速度和氧化层厚度可根据氧化温度、时间等实验条件调节;
5)利用反应离子刻蚀、离子束刻蚀等干法或湿法刻蚀技术将保护层去掉,处理区域可以通过光刻和掩膜转移等技术进行确定;
6)利用氧等离子体、反应离子刻蚀、离子束刻蚀等干法刻蚀或湿法腐蚀技术,去除欧姆区域的Ga2O3,目的是形成良好的欧姆接触。处理区域可以通过光刻或掩膜转移等技术进行确定;
7)利用电子束蒸发或溅射等金属沉积技术,在欧姆区域制作源电极(S)和漏电极(D);
8)利用电子束蒸发或溅射等金属沉积技术,在P-GaN(或者p-AlGaN等p型半导体材料)上制作T型栅电极(G)或者其他形貌的金属。栅电极(G)区域可以通过光刻或掩膜转移等技术进行确定需要说明的是,本发明所述栅极、源极、漏极即栅电极、源电极、漏电极;所述栅下区域、栅极区域即栅极正下方对应区域,源、漏区域和源极、漏极区域均指源极和漏极正下方对应区域。
实施例1
1)利用金属有机化合物化学气相沉积(MOCVD)生长如图2所示的器件结构。衬底材质选用Si,厚度为200μm~1500μm,优选为400μm;缓冲层的材质选用高阻GaN或高阻AlGaN,厚度为1000nm~5000nm,优选为4200nm;AlGaN/GaN异质结构(GaN可以替换为GaAs或其他能够提供异质结的材料,AlGaN可以替换为AlInN、AlGaAs或InGaAs或其他能够提供异质结的材料)中GaN厚度为100nm~500nm,优选为260nm;AlGaN厚度为15nm~30nm,优选为18nm,其中A1组分的含量为15~30wt%,优选为18wt%;p型半导体材料选用p-GaN,厚度为50nm~100nm,优选为70nm;
2)以低压化学气相沉积(LPCVD)的方式在图2所示器件结构表面(即异质结构上)沉积绝缘Si3N4介质层;如图3所示,介质层厚度为15nm;
3)利用化学药品BOE处理栅极区域以外的Si3N4,处理后的器件结构如图4所示,化学药品处理区域可以通过光刻确定,光刻具体步骤包括预处理、匀胶、前烘、曝光和显影;
4)利用干热氧化法对图4所示的器件机构进行氧化,将没有保护层的p-GaN进行氧化,同时有Si3N4保护的p-GaN也会被侧向氧化,氧化速度和氧化层厚度可根据氧化温度、时间等试验条件调节,处理后的器件结构如图5所示;
5)利用反应离子刻蚀(RIE)将Si3N4层除去,除去Si3N4层的器件结构如图6所示;
6)以反应离子刻蚀技术将源、漏区域进行刻蚀,刻蚀深度为70nm,目的为使源极、漏极与异质结形成良好的欧姆接触,器件结构如图7所示;
7)以电子束蒸发的方式,在刻蚀后的源、漏区域沉积Ti/Al/Ni/Au(源电极和漏电极材料),形成源电极(S)和漏电极(D),器件结构如图8所示,Ti/Al/Ni/Au沉积区域与步骤6)中的光刻区域重合,不需要重复光刻确定区域;
8)以电子束蒸发的方式,在P-GaN上沉积Ni/Au作为T型栅金属,如图9所示;栅电极区域的确定利用光刻技术,光刻的具体步骤包括预处理、匀胶、前烘、曝光和显影.
需要说明的是,本发明实施例中基于P-GaN HEMT T型栅高频器件结构的制备方法也可以是将p型半导体替换为高阻半导体,之后通过局部p型杂质注入、低能电子束辐射等方法将栅极下方的高阻半导体材料转变为p型半导体材料。
本发明实施例利用氧化的方法氧化栅下区域的P-GaN(或P-AlGaN等P型半导体材料)实现纳米尺度栅长,然后在氧化后的P-GaN/AlGaN/GaN/基底的材料结构上沉积T型栅金属或其他形貌的金属,并制作基于P-GaN HEMT T型栅高频器件结构来实现高频晶体管。由于P-GaN的向下以及侧向氧化,可以实现器件栅长的减小,栅长的减小意味着栅电阻的减小,可以显著的提高器件的频率,同时加上T型栅金属或其他形貌的金属,可以减小寄生参量对器件的影响,再次提高器件的频率特性。本发明实施例提供的基于P-GaN HEMT T型栅高频器件结构中Ga2O3作为栅金属的支撑层,栅帽宽度更容易控制,提高了GaN高频器件的可靠性。
本发明实施例通过p型栅实现增强型,不需要对器件栅下区域进行刻蚀,避免了因刻蚀工艺引入的均匀性、重复性和损伤等问题,同时无需利用电子束曝光技术,可以有效解决生产效率低下等问题。又及,本发明实施例器件结构中饱和的Ga-O键可以提高界面质量,同时Ga2O3可以作为T型栅金属的支撑层,降低工艺难度,而p-GaN长度的减小可以减小栅电阻,提高器件的频率特性,以及,
采用T型栅金属还可以减小器件的寄生电容,提高器件的频率特性。本发明实施例的增强型HEMT可应用在射频领域。
应当理解,上述实施例仅为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种基于P-GaN HEMT T型栅高频器件结构,其特征在于包括:
异质结,其包括第一半导体和形成于第一半导体上的第二半导体,所述第二半导体具有宽于第一半导体的带隙,且所述异质结中形成有二维电子气;
形成于所述异质结上的P型半导体和氧化层,所述氧化层位于P型半导体与源极、漏极中任一者之间的区域;以及
源极、漏极和栅极;
所述源极、漏极与异质结形成欧姆接触;所述P型半导体位于栅下区域且与栅极连接,且所述栅极的长度大于P型半导体的长度,所述P型半导体用于耗尽栅下区域的二维电子气;
所述源极与漏极能够通过所述二维电子气电连接。
2.根据权利要求1所述的GaN基T型栅高频器件,其特征在于:所述栅极与P型半导体连接呈T型、Y型或蘑菇型;优选的,所述栅极的长度为0.1nm-2μm,栅极的宽度为0.1nm-5μm。
3.根据权利要求1所述的GaN基T型栅高频器件,其特征在于:所述第一半导体选自III族氮化物或III-V族元素化合的化合物;优选的,第二半导体选自III族氮化物;优选的,所述III-V族元素化合的化合物包括GaAs;优选的,所述P型半导体包括p-GaN或p-AlGaN;优选的,所述氧化物包括氧化镓;
和/或,所述第一半导体的材质包括GaN或GaAs;
和/或,所述第二半导体的材质包括AlGaN、AlInN、AlGaAs或InGaAs。
4.根据权利要求1所述的GaN基T型栅高频器件,其特征在于:所述P型半导体与氧化物层一体设置;优选的,所述氧化物层由所述P型半导体氧化形成。
5.根据权利要求1所述的GaN基T型栅高频器件,其特征在于:所述第一半导体与第二半导体之间还分布有插入层;优选的,所述插入层的材质包括InGaN或AlN;
和/或,所述异质结形成在缓冲层上,所述缓冲层形成于衬底上;优选的,所述缓冲层的材质包括高阻AlGaN或高阻GaN;优选的,所述衬底的材质包括Si、SiC、蓝宝石中的任意一种;
和/或,所述栅极与P型半导体之间还分布有介质层;优选的,所述介质层的材质包括Al2O3、SiO2、AlON、Si3N4、HfO2、GaMgO、SiON、HfON、TiN、六方氮化硼中的任意一种;优选的,所述介质层的厚度为0.1nm-1μm。
6.一种基于P-GaN HEMT T型栅高频器件结构的制备方法,其特征在于包括:
提供包含第一半导体和第二半导体的异质结,所述第二半导体形成在第一半导体上,且具有宽于所述第一半导体的带隙,所述异质结中形成有二维电子气;
在所述异质结上形成P型半导体和氧化物层,所述P型半导体位于栅下区域,所述氧化物层位于P型半导体与源极、漏极中任一者之间;
制作源极、漏极和栅极,使所述栅极与P型半导体连接,所述栅极的长度大于P型半导体的长度,所述P型半导体用于耗尽栅下区域的二维电子气;所述源极与漏极能够通过所述二维电子气连接。
7.根据权利要求6所述的制备方法,其特征在于:所述第一半导体选自III族氮化物或III-V族元素化合的化合物;优选的,第二半导体选自III族氮化物;优选的,所述III-V族元素化合的化合物包括GaAs;优选的,所述P型半导体包括p-GaN或p-AlGaN;优选的,所述氧化物包括氧化镓;
和/或,所述第一半导体的材质包括GaN或GaAs;
和/或,所述第二半导体的材质包括AlGaN、AlInN、AlGaAs或InGaAs。
8.根据权利要求6所述的制备方法,其特征在于包括:
在所述异质结上形成P型半导体,至少以氧化法对P型半导体的局部进行处理,从而形成所述氧化物层;或者,在所述异质结上形成高阻半导体,至少以氧化法对高阻半导体的局部进行处理,从而形成所述氧化物层,之后以局部p型杂质注入、低能电子束辐射中的任意一种方式对位于栅下区域的高阻半导体进行处理,从而形成P型半导体;
以及,以干法刻蚀或湿法腐蚀的方式除去源极、漏极区域的氧化物层,之后进行源极和栅极的制作;
优选的,所述氧化法包括干法热氧化、湿法热氧化、O2等离子体氧化、O3等离子体氧化中的任意一种;优选的,所述氧化法采用的氧源包括O2、O3、H2O中的任意一种。
9.根据权利要求6所述的制备方法,其特征在于包括:在所述P型半导体上形成介质层,之后在所述介质层上制作栅极;优选的,所述介质层的材质包括Al2O3、SiO2、AlON、Si3N4、HfO2、GaMgO、SiON、HfON、TiN、六方氮化硼中的任意一种;和/或,所述栅极与P型半导体连接呈T型、Y型或蘑菇型。
10.如权利要求1-5中任一项所述的基于P-GaN HEMT T型栅高频器件结构或由权利要求6-9中任一项所述基于P-GaN HEMT T型栅高频器件结构的制备方法获得的基于P-GaNHEMTT型栅高频器件结构于射频领域的应用。
CN201810335421.8A 2018-04-13 2018-04-13 基于P-GaN HEMT T型栅高频器件结构及其制备方法和应用 Pending CN108346695A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810335421.8A CN108346695A (zh) 2018-04-13 2018-04-13 基于P-GaN HEMT T型栅高频器件结构及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810335421.8A CN108346695A (zh) 2018-04-13 2018-04-13 基于P-GaN HEMT T型栅高频器件结构及其制备方法和应用

Publications (1)

Publication Number Publication Date
CN108346695A true CN108346695A (zh) 2018-07-31

Family

ID=62955891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810335421.8A Pending CN108346695A (zh) 2018-04-13 2018-04-13 基于P-GaN HEMT T型栅高频器件结构及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN108346695A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020228018A1 (zh) * 2019-05-16 2020-11-19 苏州晶湛半导体有限公司 一种半导体结构的制备方法
CN113257901A (zh) * 2021-05-11 2021-08-13 华南师范大学 栅极空气腔结构射频hemt器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140306181A1 (en) * 2013-04-16 2014-10-16 Lg Electronics Inc. Nitride semiconductor device and fabricating method thereof
CN106206309A (zh) * 2015-05-07 2016-12-07 中国科学院苏州纳米技术与纳米仿生研究所 二次外延p型氮化物实现增强型hemt的方法及增强型hemt
CN106298903A (zh) * 2015-05-18 2017-01-04 中国科学院苏州纳米技术与纳米仿生研究所 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140306181A1 (en) * 2013-04-16 2014-10-16 Lg Electronics Inc. Nitride semiconductor device and fabricating method thereof
CN106206309A (zh) * 2015-05-07 2016-12-07 中国科学院苏州纳米技术与纳米仿生研究所 二次外延p型氮化物实现增强型hemt的方法及增强型hemt
CN106298903A (zh) * 2015-05-18 2017-01-04 中国科学院苏州纳米技术与纳米仿生研究所 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020228018A1 (zh) * 2019-05-16 2020-11-19 苏州晶湛半导体有限公司 一种半导体结构的制备方法
CN113826212A (zh) * 2019-05-16 2021-12-21 苏州晶湛半导体有限公司 一种半导体结构的制备方法
CN113826212B (zh) * 2019-05-16 2023-02-17 苏州晶湛半导体有限公司 一种半导体结构的制备方法
CN113257901A (zh) * 2021-05-11 2021-08-13 华南师范大学 栅极空气腔结构射频hemt器件及其制备方法

Similar Documents

Publication Publication Date Title
CN108565283A (zh) GaN基T型栅高频器件及其制备方法和应用
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
US20200111876A1 (en) Algan/gan heterojunction hemt device compatible with si-cmos process and manufacturing method therefor
CN103077890B (zh) 半导体器件和制造方法
Medjdoub et al. High-performance low-leakage-current AlN/GaN HEMTs grown on silicon substrate
US8653558B2 (en) Semiconductor device and method of making
TWI476914B (zh) 半導體裝置及半導體裝置之製造方法
WO2007108404A1 (ja) 半導体電界効果トランジスタ及びその製造方法
CN103137476A (zh) 具有钝化以及栅极电介质多层结构的GaN高压HFET
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
JP2014183125A (ja) 半導体装置
Ostermaier et al. Ultrathin InAlN/AlN barrier HEMT with high performance in normally off operation
JP2010192633A (ja) GaN系電界効果トランジスタの製造方法
CN108155099A (zh) 一种包含介质层的p型栅HEMT器件及其制作方法
CN102709321A (zh) 增强型开关器件及其制造方法
CN108962752A (zh) p型栅增强型HEMT器件及其制作方法
JP5520432B2 (ja) 半導体トランジスタの製造方法
CN107706241A (zh) 一种高质量MOS界面的常关型GaNMOSFET结构及其制备方法
US20230352558A1 (en) High electron mobility transistor, preparation method, and power amplifier/switch
JP2007281453A (ja) 半導体電界効果トランジスタ及びその製造方法
JP2004165387A (ja) GaN系電界効果トランジスタ
CN107785435A (zh) 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法
CN108346695A (zh) 基于P-GaN HEMT T型栅高频器件结构及其制备方法和应用
CN104465403B (zh) 增强型AlGaN/GaN HEMT器件的制备方法
CN111048471B (zh) n沟道和p沟道增强型GaN器件集成结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180731