CN107785435A - 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法 - Google Patents

一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法 Download PDF

Info

Publication number
CN107785435A
CN107785435A CN201711003341.4A CN201711003341A CN107785435A CN 107785435 A CN107785435 A CN 107785435A CN 201711003341 A CN201711003341 A CN 201711003341A CN 107785435 A CN107785435 A CN 107785435A
Authority
CN
China
Prior art keywords
layer
gan
grid
aln
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711003341.4A
Other languages
English (en)
Inventor
张晓荣
黄香魁
龚长春
梁智文
李瑶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Power Semiconductor Co Ltd
Original Assignee
Jiangsu Power Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Power Semiconductor Co Ltd filed Critical Jiangsu Power Semiconductor Co Ltd
Priority to CN201711003341.4A priority Critical patent/CN107785435A/zh
Publication of CN107785435A publication Critical patent/CN107785435A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体器件领域,公开了一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法,本发明主要通过调制凹栅处无2DEG区(即凹槽侧壁)的栅长来控制栅沟道电阻。该器件包括衬底及生长在衬底上的外延层以及栅介质层、源极、漏极、栅极。所述外延层包括一次外延生长的应力缓冲层、GaN外延层、AlN层、选择区域生长的二次外延层,并形成凹槽沟道。再沉积栅介质层,形成源极和漏极及在栅介质层上形成栅极。本发明可通过材料外延生长方法精确控制凹栅处无2DEG区(即凹槽侧壁)的栅长,提高栅沟道电阻的均匀性,并形成高质量的MIS栅界面,尤其对降低沟道电阻、提高阈值电压稳定性是十分关键的。

Description

一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法
技术领域
本发明涉及半导体领域,公开了一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法,具体涉及GaN MISFET器件凹槽栅以及MIS界面的改进方法。
背景技术
GaN材料作为第三代宽禁带半导体材料的代表,具有禁带宽度大、击穿电场强度高、饱和电子漂移速度大和热导率高等优越的性能。GaN基功率开关器件通常利用AlGaN/GaN异质结构界面处高浓度、高迁移率的二维电子气工作,使器件具有导通电阻小、开关速度快的优点,十分适合制作大功率、高频、高温电力电子器件。
高阈值常关型开关器件的实现是GaN电力电子器件面临的一个重要挑战,是目前学术界与产业界公认的一个科技难点。常关型器件可以保证电路系统的失效安全,而高的阈值电压可以提高器件抗干扰的能力,且同时要有稳定的阈值电压,确保器件稳定可靠的工作。我们用选择区域外延生长凹槽,采用凹槽型MIS栅结构实现器件常关,避免了传统的干法刻蚀带来的等离子体损伤,其中MIS栅主要是为了降低栅极漏电流,增大栅压范围。
减小栅沟道长度是降低沟道电阻非常有效的方法,进而降低器件的导通电阻,但是栅沟道长度受限于工艺条件和成本,沟道电阻在导通电阻中的占比不容忽视。Si基器件中可采用热氧化方法制备高质量Si/SiO2MIS界面结构,然而对于GaN基器件,MIS栅的引入增加了一些额外的不良因素,如界面态、介质层缺陷等,造成器件工作的不稳定性问题。目前制备方法得到GaN MIS界面质量普遍不佳,导致MIS界面系统中存在较高的界面态密度和栅介质层缺陷。在介质层与GaN接触界面存在的Ga的本体氧化物是引发高界面态的重要因素,劣化器件特性,影响器件工作的稳定性。
发明内容
本发明的目的主要在于降低导通电阻、提高栅极介质层/GaN界面的质量降低MIS界面态密度,提高栅极区域沟道电子的迁移率,提供一种能够实现高阈值电压稳定性、低导通电阻、高输出电流密度的常关型GaN MISFET器件及其制作方法。
本发明在一次外延高质量的AlN/GaN基板上,制备栅极掩膜去除栅沟道区域以外的AlN层,再二次外延形成凹槽栅结构的MISFET。栅极沟道的导通路径从栅介质层与GaN的界面转移到AlN和GaN的异质结界面,使迁移率增大,导通电阻减小,因沟道区域中凹槽栅侧壁没有2DEG,栅极零偏压时沟道处于关断状态,从而实现器件常关。本发明优势在于通过调节二次外延生长材料的厚度,可方便的控制凹槽栅侧壁的高度来精确的控制沟道电阻大小,提供了一种实现更低沟道电阻的方法。而且一次外延AlN层能有效减少或去除介质层/GaN界面处Ga-O的生成,使得MIS界面态密度得到有效降低,提高器件性能。
本发明采用的技术方案是:一种低导通电阻MIS凹槽栅GaN基晶体管,其结构由下往上依次包括衬底、应力缓冲层、GaN外延层、AlN外延层、二次外延层及二次外延形成的凹槽、栅介质层、两端形成源极和漏极、凹槽沟道处的绝缘层上覆盖有栅极。
该凹槽呈U型或梯型结构。
所述衬底为Si衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。
所述应力缓冲层为AlN、AlGaN、GaN的任一种或组合;应力缓冲层厚度为100nm-20μm。
所述GaN外延层为非故意掺杂的GaN外延层或掺杂高阻GaN外延层,所述掺杂高阻层的掺杂元素为碳或铁;GaN外延层厚度为100nm-20μm。
所述的AlN外延层为高质量的AlN层,厚度为0-50nm。
所述的二次外延层AlGaN/GaN异质结构,AlGaN层厚度为5-50nm,且铝组分浓度可变化,GaN层厚度为0-1000nm。
所述的AlGaN势垒层材料还可以为AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合;所述的二次外延层中的AlGaN势垒层与GaN层之间还可以插入一AlN薄层,厚度为1-10nm。
所述栅介质层为Al2O3、Si3N4、MgO、SiO2、HfO2等绝缘介质层,厚度为1-100nm。
所述的源极和漏极材料包括但不限于Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金,其他能够实现欧姆接触的各种金属或合金均可作为源极和漏极材料;栅极材料包括但不限于Ni/Au合金、Pt/Al合金、Pd/Au合金或TiN/Ti/Al/Ti/TiN合金,其他能够实现高阈值电压的各种金属或合金均可作为栅极材料。
一种低导通电阻MIS凹槽栅GaN基晶体管的制作方法,包括以下步骤:
S1、在Si衬底上生长应力缓冲层;
S2、在应力缓冲层上生长GaN外延层;
S3、在GaN外延层上生长AlN外延层;
S4、在AlN外延层上沉积一层SiO2,作为掩膜层;
S5、通过光刻的方法,保留形成栅极区域之上的掩膜层;
S6、AlN外延层高温氧化后湿法蚀刻,去除栅极区域以外的AlN外延层;
S7、选择区域生长二次外延层,形成凹槽型栅极区域;
S8、去除栅极区域之上的掩膜层;
S9、干法刻蚀完成器件隔离;
S10、沉积栅介质层,同时刻蚀出源极和漏极欧姆接触区域;
S11、在源极和漏极区域蒸镀上源极和漏极欧姆接触金属;
S12、在凹槽处介质层上栅极区域蒸镀栅极金属。
所述的步骤S1中的应力缓冲层和步骤S2中的GaN外延层及步骤S6中的二次外延层的生长方法为金属有机化学气相沉积法、分子束外延法等高质量成膜方法;
所述的步骤S3中外延层AlN薄层的生长方法为金属有机化学气相沉积法、分子束外延法等高质量成膜方法;
所述步骤S4中掩膜层的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法;
所述S6中AlN外延层的氧化方法为高温氧化法;
所述步骤S11的生长方法为金属有机化学气相沉积法、分子束外延法、和原子层沉积法、磁控溅射法等成膜方法。
与现有技术相比,有益效果是:本发明提出了一种低导通电阻MIS凹槽栅GaN基晶体管,提高了器件的性能,尤其是对沟道电阻的降低以及阈值电压稳定性的提高是十分显著的。本发明器件工艺重复性和可靠性高,通过调节二次外延生长材料的厚度,可方便的控制凹槽栅侧壁的高度来精确的控制沟道电阻大小;减少或去除介质层/GaN界面处本体氧化物的生成,使得MIS界面态密度得到有效降低,提高栅极区域沟道电子的导通特性,提供一种能够实现高阈值电压稳定性、低导通电阻、高输出电流密度的常关型GaN MISFET器件及其制作方法。
附图说明
图1-12为本发明实施例1的器件制作方法工艺示意图;
图13为本发明实施例2的器件结构示意图;
具体实施方式
附图仅用于示例性说明,不能理解为对本专利的限制;为了更好说明本实施例,附图某些部件会有省略、放大或缩小,并不代表实际产品的尺寸;对于本领域技术人员来说,附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明,不能理解为对本专利的限制。
实施例1
如图12所示为本实施例的器件结构示意图,其结构由下往上依次包括衬底1,应力缓冲层2,GaN外延层3,AlN外延层4,二次外延层5,二次外延形成凹槽,栅介质层6,两端形成源极7和漏极8,凹槽沟道处的介质层6上覆盖有栅极9。
上述高质量MIS结构的GaN基场效应晶体管的制作方法如图1-图11所示,包括以下步骤:
S1、利用金属有机化学气相沉积方法,在Si衬底1上生长一层应力缓冲层2,如图1所示;
S2、利用金属有机化学气相沉积方法,在应力缓冲层2上生长GaN外延层3,如图2所示;
S3、利用金属有机化学气相沉积方法,在GaN外延层3上生长一层AlN外延层4,如图3所示;
S4、通过原子层沉积方法沉积一层SiO2,作为掩膜层10,如图4所示;
S5、通过光刻方法选择区域刻蚀,保留栅极区域之上的掩膜层10,如图5所示;
S6、AlN外延层4高温氧化后湿法蚀刻法,去除栅沟道以外的AlN外延层4,如图6所示;
S7、利用金属有机化学气相沉积方法,在有掩膜层10的衬底上选择区域生长二次外延GaN/AlGaN层5,形成凹槽栅极,如图7所示;
S8、采用腐蚀方法,去除栅极区域之上的掩膜层10,如图8所示;
S9、利用ICP完成器件隔离,如图9所示;
S10、利用原子层沉积方法,生长一层绝缘的栅介质层6,同时刻蚀出源极和漏极欧姆接触区域,如图10所示;
S11、在源极和漏极区域蒸镀上Ti/Al/Ni/Au合金作为源极7和漏极8的欧姆接触金属,如图11所示;
S12、在凹槽栅极区域的绝缘层上蒸镀Ni/Au合金作为栅极9金属,如图12所示。
至此,即完成了整个器件的制备过程。图12即为实施例1的器件结构示意图。
实施例2
如图13所示为本实施例的器件结构示意图,其与实施例1结构区别仅在于:实施例1中去除了栅沟道以外的AlN外延层4,而在实施例2没有对AlN层进行刻蚀,直接在AlN外延层4上进行二次外延掩膜10和生长二次外延层5。

Claims (14)

1.一种低导通电阻MIS凹槽栅GaN基晶体管,其特征在于,由下往上依次包括衬底(1),应力缓冲层(2),GaN外延层(3),AlN外延层(4),二次外延层(5),二次外延形成凹槽(11),栅介质层(6),两端形成源极(7)和漏极(8),凹槽沟道处的绝缘层(6)上覆盖有栅极(9)。
2.根据权利要求1所述的一种低导通电阻MIS凹槽栅GaN基晶体管,其特征在于:所述的凹槽呈U型或梯型结构。
3.根据权利要求1所述的一种低导通电阻MIS凹槽栅GaN基晶体管,其特征在于:所述的衬底(1)为Si衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。
4.根据权利要求1所述的一种低导通电阻MIS凹槽栅GaN基晶体管,其特征在于:所述的应力缓冲层(2)为AlN、AlGaN、GaN的任一种或组合;应力缓冲层厚度为100nm-20μm。
5.根据权利要求1所述的一种低导通电阻MIS凹槽栅GaN基晶体管,其特征在于:所述的一次生长GaN外延层(3)为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层,所述掺杂高阻层的掺杂元素为碳或铁;GaN外延层厚度为100nm-20μm。
6.根据权利要求1所述的一种低导通电阻MIS凹槽栅GaN基晶体管,其特征在于:所述的外延层(4)为高质量的AlN层,厚度为0-50nm。
7.根据权利要求6所述的AlN层,其特征在于:所述的一次外延生长AlN层(4)在器件有源区全部保留,或者在一次外延生长后经工艺处理仅保留栅下沟道区域的AlN层(4)。
8.根据权利要求1所述的一种低导通电阻MIS凹槽栅GaN基晶体管,其特征在于:所述的二次外延层(5)为AlGaN/GaN异质结构,AlGaN层厚度为5-50 nm,且铝组分浓度可变化,GaN层厚度为0-1000nm。
9.根据权利要求8所述的一种低导通电阻MIS凹槽栅GaN基晶体管,其特征在于:所述的AlGaN势垒层材料还可以为AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合。
10.根据权利要求8所述的一种低导通电阻MIS凹槽栅GaN基晶体管,其特征在于:所述的二次外延层(5)中,AlGaN势垒层与GaN层之间还可以插入一AlN薄层,厚度为1-10nm。
11.根据权利要求1所述的一种低导通电阻MIS凹槽栅GaN基晶体管,其特征在于;所述栅介质层(6)为Al2O3、Si3N4、MgO、SiO2、HfO2等绝缘介质层,厚度为1-100nm。
12.根据权利要求1所述的一种低导通电阻MIS凹槽栅GaN基晶体管,其特征在于:源极(7)和漏极(8)材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金;栅极(9)材料为Ni/Au合金、Pt/Al合金、Pd/Au合金或TiN/Ti/Al/Ti/TiN合金。
13.权利要求1所述的一种低导通电阻MIS凹槽栅GaN基晶体管的制作方法,其特征在于,包括以下步骤:
S1、在衬底(1)上生长应力缓冲层(2);
S2、在应力缓冲层上生长GaN外延层(3);
S3、在GaN外延层上生长AlN外延层(4);
S4、在AlN外延层上沉积一层SiO2,作为掩膜层(10);
S5、通过光刻后湿法蚀刻的方法,保留形成栅极区域之上的掩膜层(10);
S6、AlN外延层(4)高温氧化后湿法蚀刻法,去除栅极区域以外的AlN外延层(4);
S7、选择区域生长二次外延层(5),形成凹槽型栅极区域(11);
S8、去除栅极区域之上的掩膜层(10);
S9、干法刻蚀完成器件隔离;
S10、沉积栅介质层(6),同时刻蚀出源极和漏极欧姆接触区域;
S11、在源极和漏极区域蒸镀上源极(7)和漏极(8)欧姆接触金属;
S12、在凹槽处介质层上栅极区域蒸镀栅极(9)金属。
14.根据权利要求13所述的一种低导通电阻MIS凹槽栅GaN基晶体管的制作方法,其特征在于:所述步骤S1中的应力缓冲层(2)和步骤S2中的GaN外延层(3)及步骤S7中的二次外延层(5)的生长方法为金属有机化学气相沉积法、分子束外延法等高质量成膜方法;所述的步骤S3中外延层AlN薄层(4)的生长方法为金属有机化学气相沉积法、分子束外延法等高质量成膜方法;所述步骤S4中掩膜层(10)的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法;所述S6中AlN外延层(4)的刻蚀方法为高温氧化后湿法蚀刻法;所述步骤S10的生长方法为金属有机化学气相沉积法、分子束外延法、和原子层沉积法、磁控溅射法等成膜方法。
CN201711003341.4A 2017-10-24 2017-10-24 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法 Pending CN107785435A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711003341.4A CN107785435A (zh) 2017-10-24 2017-10-24 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711003341.4A CN107785435A (zh) 2017-10-24 2017-10-24 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法

Publications (1)

Publication Number Publication Date
CN107785435A true CN107785435A (zh) 2018-03-09

Family

ID=61435284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711003341.4A Pending CN107785435A (zh) 2017-10-24 2017-10-24 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN107785435A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755301A (zh) * 2019-01-15 2019-05-14 中山大学 一种高质量栅界面的GaN MISFET器件及其制备方法
CN110556296A (zh) * 2018-06-04 2019-12-10 半导体元件工业有限责任公司 电子器件以及形成电子器件的方法
CN110875382A (zh) * 2018-08-29 2020-03-10 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN111430401A (zh) * 2020-02-25 2020-07-17 南京邮电大学 单片光电集成电路及其形成方法
CN111952175A (zh) * 2020-07-06 2020-11-17 深圳大学 晶体管的凹槽制作方法及晶体管
CN109755301B (zh) * 2019-01-15 2024-05-31 中山大学 一种高质量栅界面的GaN MISFET器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006036236A1 (en) * 2004-09-27 2006-04-06 Teledyne Licensing, Llc High voltage fet with conductivity modulation
CN102856374A (zh) * 2012-10-10 2013-01-02 中山大学 一种GaN增强型MIS-HFET器件及其制备方法
CN105789315A (zh) * 2016-05-03 2016-07-20 中山大学 一种高质量MIS结构的AlNGaN基场效应晶体管及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006036236A1 (en) * 2004-09-27 2006-04-06 Teledyne Licensing, Llc High voltage fet with conductivity modulation
CN102856374A (zh) * 2012-10-10 2013-01-02 中山大学 一种GaN增强型MIS-HFET器件及其制备方法
CN105789315A (zh) * 2016-05-03 2016-07-20 中山大学 一种高质量MIS结构的AlNGaN基场效应晶体管及其制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556296A (zh) * 2018-06-04 2019-12-10 半导体元件工业有限责任公司 电子器件以及形成电子器件的方法
CN110556296B (zh) * 2018-06-04 2024-02-02 半导体元件工业有限责任公司 电子器件以及形成电子器件的方法
CN110875382A (zh) * 2018-08-29 2020-03-10 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN109755301A (zh) * 2019-01-15 2019-05-14 中山大学 一种高质量栅界面的GaN MISFET器件及其制备方法
CN109755301B (zh) * 2019-01-15 2024-05-31 中山大学 一种高质量栅界面的GaN MISFET器件及其制备方法
CN111430401A (zh) * 2020-02-25 2020-07-17 南京邮电大学 单片光电集成电路及其形成方法
CN111430401B (zh) * 2020-02-25 2022-09-09 南京邮电大学 单片光电集成电路及其形成方法
CN111952175A (zh) * 2020-07-06 2020-11-17 深圳大学 晶体管的凹槽制作方法及晶体管

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN105336789A (zh) 一种高质量MIS结构的GaN基场效应晶体管及其制备方法
CN107742644B (zh) 一种高性能常关型的GaN场效应晶体管及其制备方法
CN106298887B (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
CN105789315A (zh) 一种高质量MIS结构的AlNGaN基场效应晶体管及其制备方法
CN107785435A (zh) 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法
CN108365008B (zh) 具有p型二维材料栅极增强型氮化镓场效应器件的制备方法
CN107768252A (zh) 一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法
CN209592046U (zh) 一种增强型半导体晶体管
CN107706241A (zh) 一种高质量MOS界面的常关型GaNMOSFET结构及其制备方法
CN106158950A (zh) 一种提高增强型GaN MOS沟道迁移率的器件结构及实现方法
CN109560120A (zh) 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
CN210429824U (zh) 一种增强型AlN/AlGaN/GaN HEMT器件
CN106158960A (zh) 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法
CN107706232A (zh) 一种原位MIS栅结构常关型GaN基晶体管及制备方法
CN206441733U (zh) 一种高阈值电压高迁移率凹槽栅mosfet结构
CN105679679B (zh) 一种GaN基凹槽栅MISFET的制备方法
CN111933709A (zh) 一种具有高可靠性的氮化物器件及其制备方法
CN207966998U (zh) 一种高阈值电压高导通性能的常关型GaN基MOSFET结构
CN207664049U (zh) 一种高质量MOS界面的常关型GaNMOSFET结构
CN205810820U (zh) 一种高质量MIS结构的AlNGaN基场效应晶体管
CN207664047U (zh) 一种高性能常关型的GaN场效应晶体管
KR101291148B1 (ko) N-극성의 질화물계 반도체 소자 및 그의 제조 방법
JP2006100455A (ja) 窒化物半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180309

WD01 Invention patent application deemed withdrawn after publication