CN106158950A - 一种提高增强型GaN MOS沟道迁移率的器件结构及实现方法 - Google Patents

一种提高增强型GaN MOS沟道迁移率的器件结构及实现方法 Download PDF

Info

Publication number
CN106158950A
CN106158950A CN201510180935.7A CN201510180935A CN106158950A CN 106158950 A CN106158950 A CN 106158950A CN 201510180935 A CN201510180935 A CN 201510180935A CN 106158950 A CN106158950 A CN 106158950A
Authority
CN
China
Prior art keywords
layer
gan
device architecture
implementation method
mos channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510180935.7A
Other languages
English (en)
Inventor
王茂俊
桑飞
陶明
郝龙
郝一龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201510180935.7A priority Critical patent/CN106158950A/zh
Publication of CN106158950A publication Critical patent/CN106158950A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种提高增强型GaN MOS沟道迁移率的器件结构及实现方法,本发明属于微电子技术领域,涉及GaN基电力电子器件制作。所述结构包括衬底、GaN或AlN缓冲层、InGaN层、GaN层、AlGaN层、掩膜介质层,绝缘栅介质层和栅金属。在衬底上外延生长AlGaN/GaN异质结材料,并在该结构上形成源极和漏极。本发明利用InGaN层和GaN层之间的极化电场,使得栅极下的沟道电子远离绝缘栅介质层和GaN沟道层的界面,减小了沟道电子的界面散射,提高了沟道中电子迁移率以及最大漏极电流密度。InGaN背势垒层的厚度、In组分以及GaN沟道层的厚度都通过计算机模拟得到了最优值。本发明能够有效减小沟道电子迁移率退化的问题,增大GaN基增强型器件的饱和电流,大幅度提高了增强型GaN MOS的电学性能。

Description

一种提高增强型GaN MOS沟道迁移率的器件结构及实现方法
技术领域
本发明属于微电子技术领域,涉及GaN基电力电子器件制作
背景技术
GaN材料以其禁带宽度大、饱和电子漂移速度高、临界击穿电场强、热导率高等优越性能而备受关注。相比于其它三五族半导体材料,GaN基异质结因其在不掺杂时通过强自发极化效应能产生极高浓度的二维电子气,更是使其成为第三代半导体材料中的翘楚。GaN材料优越的性能使其在射频微波和电力电子领域有着广阔的应用前景。
GaN器件主要以GaN异质结HEMT为主,其中AlGaN/GaN异质结最为常见。如前所述,在常规的AlGaN/GaN异质结中,由于强自发极化效应,在异质结界面存在高浓度的二维电子气,亦即常规的AlGaN/GaN HEMT器件,表现为耗尽型器件。但在很多实际电路的应用中需要增强型器件。
目前比较常用来实现增强型GaN MOS的方法是栅刻蚀技术和氟离子注入技术。这两种方法,对GaN MOS沟道表面都有很大的损伤。因此,相比于常规的耗尽型GaN MOS器件,增强型GaN MOS器件栅极下的沟道电子迁移率低很多,这直接导致增强型GaN HEMT器件的饱和电流远低于耗尽型的GaN HEMT器件。
为了提高增强型GaN MOS沟道电子迁移率,需要改善表面形貌,减少界面散射。目前解决这一问题主要是从工艺角度出发,有如下改善方案:1.用湿法刻蚀代替干法刻蚀;2.原本在室温下进行的ICP刻蚀改为在高温下进行。湿法刻蚀虽然能很好的改善表面形貌,得到较高沟道电子迁移率的增强型GaN MOS,但是由于GaN材料的化学稳定性很好,很难获得满意的刻蚀速率,可控性较差。而普通的基于ICP的干法刻蚀技术即使在高温情况下能有所改善,但干法刻蚀的速率很难控制。
发明内容
本发明为了更好地解决增强型GaN MOS迁移率低这一问题,换了一种思维角度:从能带工程的角度提出一种能够提高GaN MOS-HEMT沟道电子迁移率的新型结构及制备方法。通过优化设计的势垒结构使得沟道电子远离界面,从而减小界面对沟道电子的散射,提高增强型GaN MOS的沟道电子迁移率,进而提升器件的饱和电流,获得高性能、高稳定的GaN增强型器件。
本发明的技术思路是:传统的增强型AlGaN/GaN HEMT器件结构中,二维电子气 由于AlGaN势垒层和GaN沟道层之间形成的沟道量子阱的量子限制作用,使得其离绝缘栅介质层和沟道GaN层的界面距离很近,从而导致沟道电子受到来自界面的强散射作用,迁移率降低。在传统的增强型AlGaN/GaN HEMT器件结构中,加入一层InGaN背势垒层,通过合理控制InGaN背势垒层的厚度以及In组分,从而调控GaN沟道层的势垒,使得二维电子气的波函数相比于传统增强型结构有所展宽,从而实现沟道电子远离界面的目的。从极化的角度来讲,InGaN与GaN之间由于自发极化在界面处形成的聚集有带正电的极化电荷,对沟道处二维电子气有一定的吸引作用,使其远离界面。二维电子气远离了界面,自然就从根本上减小了二维电子气受到的界面散射,就能提高沟道电子的迁移率。
依据上述技术思路,一种提高增强型GaN MOS沟道迁移率的器件结构,所述结构包括衬底、GaN或者AlN缓冲层、InGaN背势垒层、GaN沟道层、AlGaN势垒层、掩膜介质层,绝缘栅介质层和栅金属;所述InGaN背势垒层位于GaN缓冲层之上;在衬底上外延生长AlGaN/GaN异质结材料,并在该结构上形成源极和漏极;在晶元表面定义栅极区域,栅极区域下方掩膜介质层和AlGaN层被刻蚀掉。
该结构中各层组成成分及材料种类如下所示:
所述衬底材料为以下材料中的一种:Si、SiC、蓝宝石。
所述的InGaN层中In的组分在0和1之间。
所述的InGaN层的厚度在0和20nm之间。
所述的GaN沟道层的厚度在0和20nm之间。
所述掩膜介质层的材料可以为:Si3N4、SiO2、SiON。
所述绝缘栅介质层的材料为以下材料中的任意一种:Si3N4、Al2O3、AlN、HfO2、SiO2、HfTiO、Sc2O3、Ga2O3、MgO、SiNO。
所述源极和漏极为:钛、铝、镍、金、铂、铱、钼、钽、铌、钴、锆、钨等中的一种或多种的合金。
所述栅极金属为以下导电材料的一种或多种的组合:铂、铱、镍、金、钼、钯、硒、铍、TiN、多晶硅、ITO。
这种新型增强型GaN MOS器件的制备方法包括以下具体步骤:
(1)在衬底上按照一定的生长条件依次生长GaN或AlN缓冲层、InGaN背势垒层、GaN沟道层、AlGaN势垒层;
(2)对生长好的AlGaN/GaN/InGaN/GaN材料进行光刻和刻蚀(或者离子注入),形成有源区台面;
(3)对制备好有源区台面的AlGaN/GaN/InGaN/GaN材料进行光刻,刻蚀出源漏欧 姆接触区,通过电子束蒸发或者磁控溅射制备欧姆接触金属并进行剥离,最后在氮气环境中于800℃~900℃之间快速热退火(一般30s),形成欧姆接触;
(4)形成源漏欧姆接触之后,在AlGaN势垒层上用PECVD、ICPCVD或者LPCVD生长掩膜介质层;
(5)长完掩膜介质层后,对材料进行光刻,刻蚀掩膜介质层,形成栅极区域;
(6)在上一步的基础上氧化AlGaN,然后用HCl湿法刻蚀氧化后的AlGaN,从而耗尽栅极区域下方的二维电子气,形成增强型器件;
(7)将器件放入原子层淀积设备中,在晶元表面生长绝缘栅介质层,光刻出源漏区域接触孔,然后刻蚀掉绝缘栅介质层以及掩膜介质层,使源漏欧姆接触暴露出来;
(8)光刻栅电极区域,用电子束蒸发或者磁控溅射生长如前所述的合金栅电极材料,随后对器件进行剥离工艺处理形成栅电极,最后在氮气环境下对整个晶元进行退火处理,完成整体器件的制备。
本发明具有如下优点:
(1)本发明的器件采用背势垒层InGaN与沟道层GaN之间的能带控制工程,使得栅极下的沟道电子远离绝缘栅介质层和沟道GaN层的界面,减小了沟道电子的界面散射,从而提高了增强型GaN MOS沟道电子迁移率,进而提高了最大漏极电流密度。
(2)本发明从能带工程的角度出发,为提高增强型GaN MOS沟道电子迁移率提供了一种新思路,可以与从工艺角度改善界面形貌的方法相结合,研制出高性能的增强型GaN MOS器件。
(3)本发明中背势垒层InGaN的厚度、In组分以及GaN沟道层的厚度均通过计算机模拟得到了最优值,可以通过实际需要来调节厚度和组分,从而调节沟道载流子的迁移率,亦即器件最终的性能可以由实际需要进行调控。
附图说明
通过参照附图能更加详尽地描述本发明器件的结构以及本发明的示例性实施例,在附图中:
图1是本发明器件的整体剖面结构示意图;
图2是不同InGaN厚度、In组分和沟道GaN厚度下,计算机模拟得到的能带图和沟道电子浓度分布图;
图3~图10是本发明中的新型结构增强型GaN MOS每一步制造工艺后的剖面结构示意图,反映了本发明的工艺制造流程。
具体实施方式
在下文中,将参照附图更充分地描述本发明,以使本发明的技术手段、创作特征、工作流程、使用方法达成目的与功效易于明白了解。所描述的实施例仅仅是本发明中的一种实现形式,即本发明不应该解释为局限于在此阐述的实施例。基于该实施例,将本发明的范围充分地传达给本领域技术人员。
在下文中,将参照附图更详细地描述本发明的示例性实施例。
参照图1,该器件结构从下向上的顺序依次包括衬底、GaN缓冲层、InGaN背势垒层、GaN沟道层、本征AlGaN层、Si3N4掩膜层,绝缘栅介质层和栅金属。其制备方法包括以下具体步骤:
(1)如图3所示,在Si衬底上(衬底也可以是SiC或者蓝宝石),首先用MOCVD生长一层GaN缓冲层,然后再生长一层InGaN背势垒层,在其之上生长一层GaN层,最后生长24nm的AlGaN。InGaN背势垒层即为势垒调控层,以使二维电子气远离沟道;
(2)在以上结构基础上,通过光刻形成有源区台面,然后在有源区区域中光刻出源漏电极图形,通过电子束蒸发Ti/Au/Ni/Au四种金属,采用剥离工艺制备出源区和漏区的金属电极,并在900℃氮气氛围中进行快速退火30秒,形成欧姆接触,其剖面图如图4所示;
(3)在图4所示剖面结构基础上,用PECVD或ICPCVD的方法制备出一层Si3N4的钝化层,用来提高器件的可靠性,形成的结构剖面图如图5所示;
(4)接下来刻蚀出栅区,用F基气体刻蚀Si3N4,如图6所示;
(5)此实施例中采用湿法刻蚀的方法来实现增强型器件,因此首先用氧等离子体氧化本征AlGaN层,将已经刻蚀出栅区的晶元放入等离子体系统中氧化3min,以备后续的湿法刻蚀,如图7所示;
(6)接下来用HCl来刻蚀已经形成的氧化层,即去除掉栅下方的AlGaN以形成增强型器件,所用盐酸的比例为1∶10,浸泡时间为1min,如图8所示;
(7)不断重复氧化和湿法刻蚀的步骤,直到测试出所制备器件的漏电流为0,即可停止,这时说明本征AlGaN层已经被刻蚀完全,已经成功地实现了常关的增强型器件;
(8)在第(7)步的基础上,进一步完成栅控结构,在晶元表面生长绝缘栅介质层,最后形成如图9所示的结构;
(9)在栅区用电子束蒸发生长Ni/Au合金,随后继续用剥离工艺形成栅金属电极,形成一个T型栅结构,如图10所示。最后在氮气环境下对整个晶元进行退火处理,在400℃下退火10min;
(10)步骤(5)到(7)采用的先等离子体氧化,再用盐酸腐蚀的方法。还可以采 用:先高温氧化,再KOH腐蚀;ICP刻蚀AlGaN;先ICP刻蚀一部分AlGaN,再用湿法腐蚀除去残留的AlGaN。
(11)通过以上步骤加工出的GaN MOS器件相比于常规的增强型器件,饱和电流提高不少。

Claims (15)

1.一种提高GaN MOS沟道迁移率的器件结构及实现方法,其特征在于:所述结构从下向上包括:衬底、GaN或者AlN缓冲层、InGaN背势垒层、GaN沟道层、AlGaN层,掩膜介质层和绝缘栅介质层,在晶元表面定义了栅极区域以及源、漏区域,栅极区域下面的掩膜介质层和AlGaN层被刻蚀掉以形成常关的增强型器件。
2.根据权利要求1所述的提高GaN MOS沟道迁移率的器件结构及实现方法,其特征在于:其中的衬底材料为Si、SiC、蓝宝石。
3.根据权利要求1所述的提高GaN MOS沟道迁移率的器件结构及实现方法,其特征在于:InGaN层中In的组分在0和1之间。
4.根据权利要求1所述的提高GaN MOS沟道迁移率的器件结构及实现方法,其特征在于:InGaN层的厚度在0和20nm之间。
5.根据权利要求1所述的提高GaN MOS沟道迁移率的器件结构及实现方法,其特征在于:沟道GaN层的厚度在0和20nm之间。
6.根据权利要求1所述的提高GaN MOS沟道迁移率的器件结构及实现方法,其特征在于:所述掩膜介质层的材料可以为:Si3N4、SiO2、SiON。
7.根据权利要求1所述的提高GaN MOS沟道迁移率的器件结构及实现方法,其特征在于:其中的绝缘栅介质层材料为以下材料中的任意一种:Si3N4、Al2O3、AlN、HfO2、SiO2、HfTiO、Sc2O3、Ga2O3及SiNO。
8.根据权利要求1所述的提高GaN MOS沟道迁移率的器件结构及实现方法,其特征在于:其中的源极和漏极材料为:钛、铝、镍、金、铂、铱、钼、钽、铌、钴、锆、钨等中的一种或多种的合金。
9.根据权利要求1所述的提高GaN MOS沟道迁移率的器件结构及实现方法,其特征在于:其中的栅极金属为以下导电材料的一种或多种的组合:铂、铱、镍、金、钼、钯、硒、铍、TiN、多晶硅、ITO。
10.根据权利要求1所述的提高GaN MOS沟道迁移率的器件结构及实现方法,其特征在于:栅极区域下面的掩膜介质层可以通过ICP或者RIE干法刻蚀实现。
11.根据权利要求1所述的提高GaN MOS沟道迁移率的器件结构及实现方法,其特征在于:栅极区域下的AlGaN层可以通过湿法腐蚀、电化学腐蚀、干法刻蚀以及干法刻蚀和湿法腐蚀结合的方法实现。
12.根据权利要求11所述的提高GaN MOS沟道迁移率的器件结构及实现方法,湿法腐蚀的方法可以为:先用氧等离子体、臭氧、双氧水或其他具有强氧化性的媒介氧化AlGaN,再用盐酸腐蚀掉氧化物。
13.根据权利要求11所述的提高GaN MOS沟道迁移率的器件结构及实现方法,湿法腐蚀的方法可以为:先高温氧化AlGaN,再用KOH腐蚀掉氧化物。
14.根据权利要求11所述的提高GaN MOS沟道迁移率的器件结构及实现方法,干法刻蚀的方法可以为:ICP刻蚀AlGaN。
15.根据权利要求11所述的提高GaN MOS沟道迁移率的器件结构及实现方法,干法刻蚀和湿法腐蚀结合的方法可以为:先用ICP刻蚀一部分AlGaN,再用湿法腐蚀去除残留的AlGaN。
CN201510180935.7A 2015-04-17 2015-04-17 一种提高增强型GaN MOS沟道迁移率的器件结构及实现方法 Pending CN106158950A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510180935.7A CN106158950A (zh) 2015-04-17 2015-04-17 一种提高增强型GaN MOS沟道迁移率的器件结构及实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510180935.7A CN106158950A (zh) 2015-04-17 2015-04-17 一种提高增强型GaN MOS沟道迁移率的器件结构及实现方法

Publications (1)

Publication Number Publication Date
CN106158950A true CN106158950A (zh) 2016-11-23

Family

ID=58058636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510180935.7A Pending CN106158950A (zh) 2015-04-17 2015-04-17 一种提高增强型GaN MOS沟道迁移率的器件结构及实现方法

Country Status (1)

Country Link
CN (1) CN106158950A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170893A (zh) * 2017-07-12 2017-09-15 中国科学院上海技术物理研究所 一种极化电场调控二维半导体能带结构及制备方法
CN108233176A (zh) * 2018-01-28 2018-06-29 海南师范大学 一种电注入GaN垂直腔面发射激光器结构及其制备方法
WO2020228352A1 (zh) * 2019-05-10 2020-11-19 中国科学院苏州纳米技术与纳米仿生研究所 半导体器件及其制备方法
CN113540231A (zh) * 2021-06-15 2021-10-22 西安电子科技大学 基于原位生长MIS结构的P-GaN高电子迁移率晶体管及制备方法
WO2021237901A1 (zh) * 2020-05-28 2021-12-02 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法
CN116978944A (zh) * 2023-09-15 2023-10-31 江西兆驰半导体有限公司 一种高电子迁移率晶体管及制备方法
WO2024026816A1 (en) * 2022-08-05 2024-02-08 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273795A1 (en) * 2011-04-26 2012-11-01 Advanced Power Device Research Association Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273795A1 (en) * 2011-04-26 2012-11-01 Advanced Power Device Research Association Semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
T. PALACIOS ET AL: "AlGaN/GaN High Electron Mobility Transistors With InGaN Back-Barriers", 《IEEE ELECTRON DEVICE LETTERS》 *
YE WANG ET AL: "High-Performance Normally-Off Al2O3/GaN MOSFET Using a Wet Etching-Based Gate Recess Technique", 《IEEE ELECTRON DEVICE LETTERS》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170893A (zh) * 2017-07-12 2017-09-15 中国科学院上海技术物理研究所 一种极化电场调控二维半导体能带结构及制备方法
CN107170893B (zh) * 2017-07-12 2023-07-04 中国科学院上海技术物理研究所 一种极化电场调控二维半导体能带结构及制备方法
CN108233176A (zh) * 2018-01-28 2018-06-29 海南师范大学 一种电注入GaN垂直腔面发射激光器结构及其制备方法
CN108233176B (zh) * 2018-01-28 2020-07-28 海南师范大学 一种电注入GaN垂直腔面发射激光器结构及其制备方法
WO2020228352A1 (zh) * 2019-05-10 2020-11-19 中国科学院苏州纳米技术与纳米仿生研究所 半导体器件及其制备方法
US11888052B2 (en) 2019-05-10 2024-01-30 Suzhou Institute Of Nano-Tech And Nano-Bionics (Sinano), Chinese Academy Of Sciences Semiconductor device and manufacturing method thereof employing an etching transition layer
WO2021237901A1 (zh) * 2020-05-28 2021-12-02 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法
CN113540231A (zh) * 2021-06-15 2021-10-22 西安电子科技大学 基于原位生长MIS结构的P-GaN高电子迁移率晶体管及制备方法
WO2024026816A1 (en) * 2022-08-05 2024-02-08 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
CN116978944A (zh) * 2023-09-15 2023-10-31 江西兆驰半导体有限公司 一种高电子迁移率晶体管及制备方法
CN116978944B (zh) * 2023-09-15 2023-12-01 江西兆驰半导体有限公司 一种高电子迁移率晶体管及制备方法

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
JP6999197B2 (ja) 複合バリア層構造に基づくiii族窒化物エンハンスメント型hemt及びその製造方法
CN106158950A (zh) 一种提高增强型GaN MOS沟道迁移率的器件结构及实现方法
CN104362181B (zh) 一种GaN异质结二极管器件及其制备方法
CN102938413B (zh) AlGaN/GaN异质结增强型器件及其制作方法
JP5334149B2 (ja) 窒化物半導体電界効果トランジスタ
CN102945860B (zh) 原位SiN帽层AlGaN/GaN异质结增强型器件及其制作方法
US10629720B2 (en) Layered vertical field effect transistor and methods of fabrication
CN108305834B (zh) 一种增强型氮化镓场效应器件的制备方法
CN104201104A (zh) 一种氮化镓基增强型器件的制造方法
CN105336789A (zh) 一种高质量MIS结构的GaN基场效应晶体管及其制备方法
CN106158923A (zh) 基于多二维沟道的增强型GaN FinFET
CN108666359A (zh) 一种利用新型势垒层提高GaN增强型沟道迁移率的器件结构及实现方法
CN106549038A (zh) 一种垂直结构的氮化镓异质结hemt
CN109742142A (zh) 一种GaN基HEMT器件及其制备方法
CN107706241A (zh) 一种高质量MOS界面的常关型GaNMOSFET结构及其制备方法
CN108365008A (zh) 具p型二维材料栅极增强型氮化镓场效应器件的制备方法
CN110581068A (zh) 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法
CN109494154A (zh) 提高氮化镓基电子器件可靠性的方法及氮化镓基电子器件
CN110648914A (zh) 一种提升氮化镓晶体管击穿电压的方法
CN106158960A (zh) 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法
CN107154426A (zh) 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法
CN107785435A (zh) 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法
CN107154427B (zh) 一种减小GaN功率开关器件电流坍塌的器件结构
CN103745990B (zh) 耗尽型AlGaN/GaN MISHEMT高压器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161123

WD01 Invention patent application deemed withdrawn after publication