CN207664049U - 一种高质量MOS界面的常关型GaNMOSFET结构 - Google Patents

一种高质量MOS界面的常关型GaNMOSFET结构 Download PDF

Info

Publication number
CN207664049U
CN207664049U CN201721427178.XU CN201721427178U CN207664049U CN 207664049 U CN207664049 U CN 207664049U CN 201721427178 U CN201721427178 U CN 201721427178U CN 207664049 U CN207664049 U CN 207664049U
Authority
CN
China
Prior art keywords
layer
gan
high quality
normally
interfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721427178.XU
Other languages
English (en)
Inventor
刘扬
阙陶陶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinyuanji Semiconductor Technology Co Ltd
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN201721427178.XU priority Critical patent/CN207664049U/zh
Application granted granted Critical
Publication of CN207664049U publication Critical patent/CN207664049U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本实用新型涉及半导体器件的技术领域,更具体地,涉及一种高质量MOS界面的常关型GaN MOSFET结构。本实用新型利用二次外延高温生长的过程中,掩膜层与GaN界面形成的一层致密的介质层,有效地钝化了GaN材料表面悬挂键,在后续工艺过程中减少了Ga‑O键的进一步形成,从而改善了器件的性能。所述外延层包括一次外延生长的GaN外延层基板以及选择区域二次外延生长的非掺杂GaN外延层、异质结势垒层。所述凹槽栅由二次外延生长接入区材料时自然形成。栅极绝缘介质层覆盖在凹槽沟道、二次外延层的侧壁及表面之上,通过刻蚀绝缘层的两端形成源、漏极区域,再通过金属蒸镀形成欧姆接触电极。本实用新型利用选择区域外延技术制备了具有高质量界面的槽栅MOS器件,明显地提高了器件的阈值电压稳定性。

Description

一种高质量MOS界面的常关型GaNMOSFET结构
技术领域
本实用新型涉及半导体器件的技术领域,更具体地,涉及一种高质量MOS界面的常关型GaN MOSFET结构。
背景技术
作为第三代半导体材料,GaN不仅具备较宽的禁带、较高的热导率和较高的临界击穿场强等优点,而且在其异质界面处形成的二维电子气具有较高的浓度和较大的饱和电子迁移速度。与Si材料相比,该类型的材料在制作高功率、高开关速度的电力电子器件方面具有更大的优势,应用前景广阔。
由于AlGaN/GaN异质结中的自发极化效应和压电极化效应产生了高浓度的2DEG,使得该类型的器件具有导通电阻低、电流密度高等特点,属于常开型器件。要实现该类型器件的常关,需要额外施加负栅压。但是,在电力电子及射频放大领域,常关型器件有着更加广泛的应用。用常关型器件组成的电路可以采用单电源进行供电,这一特点简化了电路,增加了电路的可靠性。
目前,实现GaN基器件常关的方法主要有两类。其一是级联法(cascode),但是该方法的高温耐受特性受到了Si器件的制约,且器件较复杂,工艺成本较大;另一类是通过器件工艺或者外延生长调控异质结中的2DEG,从而实现器件的常关,其中包薄AlGaN势垒层法、凹槽刻蚀法等。但减薄的AlGaN势垒层明显地增大了接入区的电阻,凹槽刻蚀法在器件的栅极表面及接入区所引入的损伤,这些都会对器件的稳定性和可靠性都有明显的劣化。在GaN基MOS器件中,沟道附近的表面缺陷态、GaN界面与栅介质层处的界面态以及介质层内部的缺陷态,都有可能产生大量的陷阱,这些陷阱会产生泄露电流通道,造成器件在零栅偏压之下不能完全关断。当这些陷阱态被电子占据时,带电陷阱产生的库伦散射会导致栅极沟道的电子迁移率的降低,从而劣化器件的导通性能。当对栅极施加不同的开关偏压时,电子会被陷阱态释放或俘获,造成阈值电压的漂移。因此,制备高质量的MOS栅界面是解决器件可靠性问题的重要思路。
为了提高槽栅结构GaN器件的栅极界面质量,很多研究者应用选择区域外延(HeZ, Li J, Wen Y, et al. Comparison of Two Types of Recessed-Gate Normally-OffAlGaN/GaN Heterostructure Field Effect Transistors[J]. Japanese Journal ofApplied Physics, 2012, 51(5):4103.)。我们的前期工作发现,与相同条件下利用常规干法刻蚀制备的蓝宝石上GaN MOSFET相比,选择区域外延槽栅MOSFET的界面态出现了很大程度的降低,器件的性能大幅提高。
发明内容
本实用新型为克服上述现有技术所述的至少一种缺陷,提供一种高质量MOS界面的常关型GaN MOSFET结构,使得器件的界面质量提高之后,其C-V曲线的平带电压回滞窗口明显地降低。
本实用新型的技术方案是:本实用新型采用选择区域外延法制备上述器件,选择性生长接入能自然形成凹槽结构且栅极区域在图形化SiO2掩膜的保护下可以有效地避免刻蚀工艺对槽栅下方GaN界面的损伤。此外,利用二次外延生长过程中的高温(本实施例中,生长非掺杂的GaN层温度为1075℃,异质结势垒层温度为1095℃)可使掩膜层与GaN的界面形成了一层致密介质层,有效地钝化了GaN材料表面悬挂键,且在后续工艺过程中减少了Ga-O键的进一步形成。这将会降低界面的散射率,提高2DEG的迁移率。
一种高质量MOS界面的常关型GaN MOSFET结构,其中,包括在衬底上一次外延生长一层GaN外延层基板,在GaN外延层基板上沉积一层掩膜材料并形成图形化的掩膜,利用二次外延生长非掺杂GaN外延层、异质结势垒层,去除图形化掩膜并自然形成凹槽,沉积一层栅极绝缘介质层,该介质层覆盖在凹槽沟道、二次外延层的侧壁及表面之上,通过金属蒸镀形成源极和漏极以及栅极。
进一步的,所述的衬底的材料可以是SiC、蓝宝石或Si,但不限于此范围。
所述的GaN外延层基板包括应力缓冲层、GaN层,应力缓冲层可以是AlN、AlGaN、GaN的任一种或组合,其厚度介于100 nm至10μm之间,GaN层可以是C或Fe掺杂形成的高阻层或非故意掺杂的外延层,其厚度介于100 nm至10μm之间。
所述的掩膜材料可以采用SiO2、SiNx、Al2O3、AlN、HfO2、MgO、Sc2O3,其厚度介于1nm至100nm 。
所述的非掺杂GaN层厚度介于10 nm至500nm之间,所述的异质结势垒层可以是AlGaN、AlInN、AlInGaN、AlN、InGaN中任意一种或多种材料的组合,但不限于此范围,其厚度介于5nm至50nm之间,在非掺杂GaN外延层和异质结势垒层之间还生长一层1nm至10nm厚的AlN层。
所述的栅极绝缘介质层的材料可以是SiO2、Al2O3、Sc2O3、SiNx、AlN、HfO2、MgO、Ga2O3、HfSiON、AlHfOx中任意一种材料,或其中多种材料的堆叠组合,厚度介于1nm至100nm之间。
所述的源极、漏极材料可以是能够实现欧姆接触的金属或合金,例如Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金、Ti/Al/Ni/Au合金等;所述栅极的材料可以是Ni/Au合金、Pd/Au合金、Pt/Al合金之中的一种。
一种高质量MOS界面的常关型GaN MOSFET结构的制备方法,其中:包括以下步骤:
S1、在Si衬底之上生长GaN外延层基板;
S2、在GaN外延层上形成SiO2掩膜介质层;
S3、利用光刻技术,选择性保留栅极区域上方的SiO2掩膜介质层;
S4、在SiO2掩膜介质层的两侧进行二次外延,在高温环境下选择生长非掺杂的GaN层以及异质结势垒层,从而形成上文所述的凹槽结构;
S5、将栅极区域上方的SiO2掩膜介质层去除;
S6、在裸露的凹槽沟道之上和异质结之上沉积栅极绝缘介质层;
S7、在源极和漏极区域进行金属蒸镀;
S8、通过剥离工艺,形成源极和漏极电极的图形;
S9、在凹槽栅极区域的栅极绝缘介质层上进行金属蒸镀;
S10、通过剥离工艺,形成栅电极的图形。
所述S1中的GaN外延层以及S4中的非掺杂的GaN层、异质结势垒层可采用分子束外延法或者金属有机化学气相沉积法生长;所述S6可采用感应耦合式等离子刻蚀技术;所述S2中的SiO2掩膜介质层以及S7中的栅介质层的生长方法可采用原子层沉积法、磁控溅射法、等离子体增强型化学气相沉积法或物理气相沉积法等。
所述S8中,源极和漏极的蒸镀完成之后,需要在充满氮气的环境中进行快速退火,从而形成电阻足够低的欧姆接触;所述S9无需进行退火工艺。
与现有技术相比,有益效果是:用本实用新型所制备的器件,其MOS界面C-V曲线中平带电压回滞窗口为0.12V,而在相同条件下常规干法刻蚀制备的蓝宝石上GaN MOS界面平带电压回滞窗口达到了0.85V(V=6V,f=100kHz),相比而言,本方法所制备的器件表现出更优的阈值电压稳定性,这一现象说明选择区域外延槽栅MOS二极管具有更好的MOS界面质量。
附图说明
图1-8为本实用新型实施例1的器件制备方法工艺示意图。
图 9为本实用新型所制备的器件与相同条件下利用干法刻蚀制备的GaN MOSFET的C-V曲线中平带电压回滞窗口对比图。
具体实施方式
附图仅用于示例性说明,不能理解为对本专利的限制;为了更好说明本实施例,附图某些部件会有省略、放大或缩小,并不代表实际产品的尺寸;对于本领域技术人员来说,附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明,不能理解为对本专利的限制。
实施例1
本实施例1的器件结构由衬底1、GaN层基板2、非掺杂GaN层3、异质结势垒层4、覆盖于凹槽之上的栅介质层5、凹槽栅极8、位于栅极两侧的源极6和漏极7构成,如图8所示。
所述高质量MOS界面的常关型GaN MOSFET制备方案如图1至图8所示,步骤如下:
S1、利用金属有机化学气相沉积法,在Si衬底之上生长应力缓冲层11、GaN层12,二者构成GaN层基板2,如图1所示;
S2、在GaN外延层上,利用等离子体增强型化学气相沉积法生长一层SiO2掩膜介质层9,如图2所示;
S3、利用光刻技术,选择性保留栅极区域上方的SiO2掩膜介质层10,去除其余部分,如图3所示;
S4、在有SiO2掩膜介质层的衬底上,利用金属有机化学气相沉积法进行选择性区域外延,依次生长非掺杂的GaN层3以及异质结势垒层4,从而形成凹槽,如图4所示;
S5、用酸溶液湿法去除图4之中栅极区域的SiO2掩膜介质层10,如图5所示;
S6、在图5所示的结构之上,利用等原子层沉积法(ALD)生长一层高k介质层5作为栅极的介质层,如图6所示;
S7、刻蚀栅极绝缘介质层的两端,形成源极区域和漏极区域,如图7所示;
S8、在源极区域和漏极区域进行欧姆接触电极的蒸镀,蒸镀完成之后,通过剥离工艺形成源极6和漏极7,所用金属材料为Ti/Al/Ni/Au叠层,如图8所示;
S9、源极和漏极蒸镀完成之后,需要在充满氮气的环境中进行快速退火,从而形成电阻足够低的欧姆接触;
S10、在凹槽栅极区域的栅极绝缘介质层上进行金属蒸镀,所用合金材料为Ni/Au合金,而后通过剥离工艺形成金属栅电极8,如图8所示。
至此,即完成了一种高质量MOS界面的常关型GaN MOSFET的制备过程。
图9为本实用新型所制备器件与相同工艺条件下利用干法刻蚀制备的GaN MOSFET的C-V曲线对比图。(a)为选择区域外延槽栅GaN MOS二极管的C-V特性曲线。(b)为干法刻蚀蓝宝石上GaN MOS 二极管的C-V特性曲线。
显然,本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例,而并非是对本实用新型的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型权利要求的保护范围之内。

Claims (7)

1.一种高质量MOS界面的常关型GaN MOSFET结构,其特征在于,包括在衬底(1)上一次外延生长一层GaN外延层基板(2),在GaN外延层基板(2)上沉积一层掩膜材料(9)并形成图形化的掩膜(10),利用二次外延生长非掺杂GaN外延层(3)、异质结势垒层(4),去除图形化掩膜(10)并自然形成凹槽,沉积一层栅极绝缘介质层(5),该介质层覆盖在凹槽沟道、二次外延层的侧壁及表面之上,通过金属蒸镀形成源极(6)和漏极(7)以及栅极(8)。
2.根据权利要求1所述的一种高质量MOS界面的常关型GaN MOSFET结构,其特征在于:所述的衬底(1)的材料是SiC、蓝宝石、Si中的任一种。
3.根据权利要求1所述的一种高质量MOS界面的常关型GaN MOSFET结构,其特征在于:所述的GaN外延层基板(2)包括应力缓冲层(11)、GaN层(12),应力缓冲层的厚度介于100 nm至10μm之间,GaN层是C或Fe掺杂形成的高阻层或非故意掺杂的外延层,其厚度介于100 nm至10μm之间。
4.根据权利要求1所述的一种高质量MOS界面的常关型GaN MOSFET结构,其特征在于:所述的掩膜材料(9)采用SiO2、SiNx、Al2O3、AlN、HfO2、MgO、Sc2O3,其厚度介于1nm至100nm 。
5.根据权利要求1所述的一种高质量MOS界面的常关型GaN MOSFET结构,其特征在于:所述的非掺杂GaN层(3)厚度介于10 nm至500nm之间,所述的异质结势垒层(4)的厚度介于5nm至50nm之间,在非掺杂GaN外延层(3)和异质结势垒层(4)之间还生长一层1nm至10nm厚的AlN层。
6.根据权利要求1所述的一种高质量MOS界面的常关型GaN MOSFET结构,其特征在于:所述的栅极绝缘介质层(5)的材料是SiO2、Al2O3、Sc2O3、SiNx、AlN、HfO2、MgO、Ga2O3、HfSiON、AlHfOx中任意一种材料,或其中多种材料的堆叠组合,厚度介于1nm至100nm之间。
7.根据权利要求1所述的一种高质量MOS界面的常关型GaN MOSFET结构,其特征在于:所述的源极(6)、漏极(7)材料是能够实现欧姆接触的金属或合金;所述栅极(8)的材料是Ni/Au合金、Pd/Au合金、Pt/Al合金之中的一种。
CN201721427178.XU 2017-10-31 2017-10-31 一种高质量MOS界面的常关型GaNMOSFET结构 Active CN207664049U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721427178.XU CN207664049U (zh) 2017-10-31 2017-10-31 一种高质量MOS界面的常关型GaNMOSFET结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721427178.XU CN207664049U (zh) 2017-10-31 2017-10-31 一种高质量MOS界面的常关型GaNMOSFET结构

Publications (1)

Publication Number Publication Date
CN207664049U true CN207664049U (zh) 2018-07-27

Family

ID=62937704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721427178.XU Active CN207664049U (zh) 2017-10-31 2017-10-31 一种高质量MOS界面的常关型GaNMOSFET结构

Country Status (1)

Country Link
CN (1) CN207664049U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706241A (zh) * 2017-10-31 2018-02-16 中山大学 一种高质量MOS界面的常关型GaNMOSFET结构及其制备方法
TWI709242B (zh) * 2018-08-01 2020-11-01 晶元光電股份有限公司 半導體裝置及其製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706241A (zh) * 2017-10-31 2018-02-16 中山大学 一种高质量MOS界面的常关型GaNMOSFET结构及其制备方法
TWI709242B (zh) * 2018-08-01 2020-11-01 晶元光電股份有限公司 半導體裝置及其製造方法

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN107706241A (zh) 一种高质量MOS界面的常关型GaNMOSFET结构及其制备方法
CN102386223B (zh) GaN高阈值电压增强型MOSHFET器件及制备方法
JP6373509B2 (ja) 半導体デバイス、及び半導体デバイスの製造方法
CN106298887B (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
CN105336789A (zh) 一种高质量MIS结构的GaN基场效应晶体管及其制备方法
KR20080108464A (ko) 반도체 전계 효과 트랜지스터 및 그 제조 방법
TW201209895A (en) Fabrication of single or multiple gate field plates
US10424643B2 (en) Diamond air bridge for thermal management of high power devices
JP2003209124A (ja) 電界効果半導体素子の製造方法及び電界効果半導体素子
CN211578757U (zh) 高电子迁移率晶体管
CN105789315A (zh) 一种高质量MIS结构的AlNGaN基场效应晶体管及其制备方法
CN108649071A (zh) 半导体器件及其制造方法
CN108258043A (zh) 一种GaN基增强型MOS高电子迁移率晶体管器件及其制备方法
CN102082176A (zh) GaN增强型MISFET器件及其制备方法
CN107785435A (zh) 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法
WO2020107754A1 (zh) 一种提高GaN增强型MOSFET阈值电压的外延层结构及器件制备
CN105405878B (zh) 多沟道侧栅结构的绝缘栅AlGaN/GaN高电子迁移率晶体管
CN109560120A (zh) 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
CN207664049U (zh) 一种高质量MOS界面的常关型GaNMOSFET结构
CN106531789A (zh) 通过极性控制实现增强型hemt的方法及增强型hemt
CN108538908B (zh) 一种增强型GaN HEMT器件及其制备方法
CN110444599A (zh) GaN基异质结场效应晶体管及其制造方法
CN110429127A (zh) 一种氮化镓晶体管结构及其制备方法
CN111933708B (zh) 一种氮化镓mis-hemt钝化设计及其制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211116

Address after: Room 507-2, building 3, 111 Xiangke Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai 201210

Patentee after: Shanghai xinyuanji Semiconductor Technology Co., Ltd

Address before: 510275 No. 135 West Xingang Road, Guangdong, Guangzhou

Patentee before: Sun Yat-sen University