CN107768252A - 一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法 - Google Patents

一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法 Download PDF

Info

Publication number
CN107768252A
CN107768252A CN201711068330.4A CN201711068330A CN107768252A CN 107768252 A CN107768252 A CN 107768252A CN 201711068330 A CN201711068330 A CN 201711068330A CN 107768252 A CN107768252 A CN 107768252A
Authority
CN
China
Prior art keywords
layer
gan
algan
threshold voltage
normally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711068330.4A
Other languages
English (en)
Inventor
刘扬
张佳琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN201711068330.4A priority Critical patent/CN107768252A/zh
Publication of CN107768252A publication Critical patent/CN107768252A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66613Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及半导体的技术领域,更具体地,涉及一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法。一种高阈值电压高导通性能的常关型GaN基MOSFET制备方法,包括下述步骤:首先提供所需衬底,在所述衬底上依次外延生长应力缓冲层、GaN缓冲层、AlN薄层以及AlGaN薄层,通过刻蚀处理,保留栅极区域之上的AlN薄层以及AlGaN薄层,获得进行选择区域外延的基板。在所述基板上依次选择区域外延GaN沟道层、AlN插入层以及AlGaN势垒层,形成凹槽结构。再沉积栅介质层,栅极金属覆盖于凹槽沟道栅介质层之上,栅极两端覆盖金属形成源极和漏极。本发明能够有效提高阈值电压、栅区迁移率、降低沟道电阻、改善GaN MOSFET器件的导通性能。

Description

一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其 制备方法
技术领域
本发明涉及半导体的技术领域,更具体地,涉及一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法。
背景技术
GaN材料作为第三代宽禁带半导体材料的代表,具有禁带宽度大、击穿电场强度高、饱和电子漂移速度大和热导率高等优越的性能。GaN基功率开关器件通常利用AlGaN/GaN异质结构界面处高浓度、高迁移率的二维电子气工作,使器件具有导通电阻小、开关速度快的优点,十分适合制作大功率、高频、高温电力电子器件。
在电力电子应用领域,为了保证电路系统的失效安全,FET器件必须实现常关型工作。而对于常规的AlGaN/GaN HFET,由于AlGaN/GaN异质结界面高浓度、高迁移率的2DEG的存在,即使在外加栅压为零的情况下, 其器件也处于开启状态,因此,常规的AlGaN/GaNHFET属于常开型器件。如何实现常关型HFET一直是GaN基电力电子器件领域里研究最多的一个难点。
目前实现常关型器件的方法之一是凹槽栅法。该方法通过减薄或者完全去除栅区AlGaN层来降低栅区二维电子气浓度,同时保留接入区的二维电子气,来实现常关型器件。完全去除栅区AlGaN层可以增大器件的阈值电压,但同时也带来栅区迁移率低、导通电阻大、界面态密度高等问题。减薄栅区AlGaN层可以缓解这一问题,然而由于薄层AlGaN的存在,栅区存在一定浓度的二维电子气,使得器件阈值电压较小。此外,传统的薄势垒层器件采用刻蚀等方法移除栅区AlGaN层,该方法不能实现薄势垒层厚度的精确可控,而且不可避免地会在栅区引入晶格损伤。为了解决这一问题,我们采用选择区域生长的方法制备凹槽栅结构的器件,可实现栅区无损伤、薄势垒层精确可控等特点。总体而言,对凹槽栅法进行优化,实现高阈值电压同时导通性能好的常关型开关器件是GaN电力电子器件面临的一个重要挑战。
发明内容
本发明为克服上述现有技术所述的至少一种缺陷,提供一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法,可提高阈值电压的同时能保证器件的导通性能。
本发明在一次外延高质量的AlGaN/AlN/GaN基板上,再选区二次外延形成凹槽栅极结构,制备槽栅型MOSFET器件。一次外延顶层AlGaN层和二次外延AlGaN势垒层的Al组分和厚度可通过生长参数精确控制。该发明可实现低Al组分、较厚厚度特质的一次外延AlGaN层,以及二次外延高Al组分的势垒层。具体表现在形成的凹栅型结构器件中,栅区保留一层无损伤的、低Al组分、较大厚度的AlGaN层,而接入区为高Al组分势垒层的异质结构。相比于全凹槽栅结构MOSFET器件和传统的薄势垒器件,本发明结构的器件可有效降低栅区二维电子气浓度、抑制界面散射,从而增大器件阈值电压、提高栅区载流子迁移率(降低开启电阻),并改善栅区界面特性,提高器件稳定性。
本发明的技术方案是:一种高阈值电压高导通性能的常关型GaN基MOSFET结构,其中,由下往上依次包括衬底,应力缓冲层,GaN外延层,AlN外延层,AlGaN外延层,二次外延层,二次外延形成凹槽,栅介质层,两端形成源极和漏极,凹槽沟道处的绝缘层上覆盖有栅极。
进一步的,所述的凹槽呈U型或梯型结构。
所述的衬底为 Si 衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。
所述的应力缓冲层为AlN、AlGaN、GaN的任一种或组合;应力缓冲层厚度为100 nm~20 μm。
所述的一次生长GaN外延层为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层,所述掺杂高阻层的掺杂元素为碳或铁;GaN外延层厚度为100 nm~20 μm。
所述的外延层为高质量的AlN层;AlN层厚度为0-5 nm。
所述的外延层为高质量的AlGaN层;AlGaN层厚度为1-10 nm,铝组分浓度可变化;
所述的二次外延层为AlGaN/GaN异质结构,AlGaN层厚度为5-50 nm,且铝组分浓度可变化,GaN层厚度为0-500 nm。
所述的AlGaN势垒层材料还可以为AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合;
所述的二次外延层中,AlGaN势垒层与GaN层之间还可以插入一AlN薄层,厚度为1-10nm;
所述栅介质层为Al2O3、Si3N4、MgO、SiO2、HfO2等绝缘介质层,厚度为1-100 nm;
源极和漏极材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金;栅极材料为Ni/Au合金、Pt/Al合金、Pd/Au合金或TiN/Ti/Al/Ti/TiN合金。所述的源极和漏极材料包括但不限于Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金,其他能够实现欧姆接触的各种金属或合金均可作为源极和漏极材料;栅极材料包括但不限于Ni/Au合金、Pt/Al合金、Pd/Au合金或TiN/Ti/Al/Ti/TiN合金,其他能够实现高阈值电压的各种金属或合金均可作为栅极材料。
高阈值电压高导通性能的常关型GaN基MOSFET结构的制备方法,其中,包括以下步骤:
S1、在Si衬底上生长应力缓冲层;
S2、在应力缓冲层上生长GaN外延层;
S3、在GaN外延层上生长AlN外延层;
S4、在AlN外延层上生长AlGaN外延层;
S5、在AlGaN外延层上沉积一层SiO2,作为掩膜层;
S6、通过腐蚀或者刻蚀的方法,保留形成栅极区域之上的掩膜层;
S7、 通过刻蚀的方法,保留形成栅极区域之上的AlN层AlGaN层;
S8、选择区域生长二次外延层,形成凹槽型栅极区域;
S9、去除栅极区域之上的掩膜层;
S10、干法刻蚀完成器件隔离;
S11、沉积栅介质层,同时刻蚀出源极和漏极欧姆接触区域;
S12、在源极和漏极区域蒸镀上源极和漏极欧姆接触金属;
S13、在凹槽处介质层上栅极区域蒸镀栅极金属。
所述步骤S1中的应力缓冲层和步骤S2中的GaN外延层及步骤S8中的二次外延层的生长方法为金属有机化学气相沉积法、分子束外延法等高质量成膜方法;所述的步骤S3中外延层AlN薄层和步骤S4中外延层AlGaN薄层的生长方法为金属有机化学气相沉积法、分子束外延法等高质量成膜方法;所述步骤S5中掩膜层的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法;所述步骤S11的生长方法为金属有机化学气相沉积法、分子束外延法、和原子层沉积法、磁控溅射法等成膜方法。
与现有技术相比,有益效果是:本发明提高了器件的性能,尤其是对导通电阻的降低以及阈值电压的提高是十分显著的。本发明器件工艺重复性和可靠性高,减少栅区AlGaN的Al组分和厚度,使得阈值电压得到有效提高。二次生长高Al组分和适宜厚度的AlGaN层,提高了器件的导通特性。本发明提供一种能够实现高阈值电压、低导通电阻、高输出电流密度的常关型GaN MOSFET器件及其制作方法。
附图说明
图1-12为本发明实施例1的器件制作方法工艺示意图。
图13为本发明实施例2的器件结构示意图。
具体实施方式
附图仅用于示例性说明,不能理解为对本专利的限制;为了更好说明本实施例,附图某些部件会有省略、放大或缩小,并不代表实际产品的尺寸;对于本领域技术人员来说,附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明,不能理解为对本专利的限制。
实施例1
如图11所示为本实施例的器件结构示意图,其结构由下往上依次包括衬底1,应力缓冲层2,GaN外延层3,AlN外延层4,AlGaN外延层5,二次外延层6,二次外延形成凹槽,栅介质层7,两端形成源极8和漏极9,凹槽沟道处的介质层7上覆盖有栅极10。
上述高阈值电压高导通性能的常关型GaN基MOSFET制备方法如图1-图11所示,包括以下步骤:
S1、利用金属有机化学气相沉积方法,在Si衬底1上生长一层应力缓冲层2,如图1所示;
S2、利用金属有机化学气相沉积方法,在应力缓冲层2上生长GaN外延层3,如图2所示;
S3、利用金属有机化学气相沉积方法,在GaN外延层3上生长一层AlN外延层4和AlGaN外延层5,如图3所示;
S4、通过原子层沉积方法沉积一层SiO2,作为掩膜层11,如图4所示;
S5、通过光刻方法选择区域刻蚀,保留栅极区域之上的掩膜层11,如图5所示;
S6、通过光刻方法选择区域刻蚀,保留栅极区域之上的AlN层4和AlGaN层5,如图6所示;
S7、利用金属有机化学气相沉积方法,在有掩膜层11的衬底上选择区域生长二次外延GaN/AlGaN层6,形成凹槽栅极,如图7所示;
S8、采用腐蚀方法,去除栅极区域之上的掩膜层11,如图8所示;
S9、利用ICP完成器件隔离,如图9所示;
S10、利用原子层沉积方法,生长一层绝缘的栅介质层7,同时刻蚀出源极和漏极欧姆接触区域,如图10所示;
S11、在源极和漏极区域蒸镀上Ti/Al/Ni/Au合金作为源极8和漏极9的欧姆接触金属,如图11所示;
S12、在凹槽栅极区域的绝缘层上蒸镀Ni/Au合金作为栅极10金属,如图12所示。
至此,即完成了整个器件的制备过程。图12即为实施例1的器件结构示意图。
实施例2
如图13所示为本实施例的器件结构示意图,其与实施例1结构区别仅在于:实施例1中通过光刻方法选择区域刻蚀,保留栅极区域之上的AlN层4和AlGaN层5,而实施例2中不对AlN层4和AlGaN层5进行刻蚀,保留AlN层4和AlGaN层5。在此基板上,选择区域生长二次外延AlGaN层6,形成凹槽栅极。
显然,本发明的上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明权利要求的保护范围之内。

Claims (10)

1.一种高阈值电压高导通性能的常关型GaN基MOSFET结构,其特征在于,由下往上依次包括衬底(1),应力缓冲层(2),GaN外延层(3),AlN外延层(4),AlGaN外延层(5),二次外延层(6),二次外延形成凹槽,栅介质层(7),两端形成源极(8)和漏极(9),凹槽沟道处的绝缘层(7)上覆盖有栅极(10)。
2.根据权利要求1所述的一种高阈值电压高导通性能的常关型GaN基MOSFET结构,其特征在于:所述的凹槽呈U型或梯型结构。
3.根据权利要求1所述的一种高阈值电压高导通性能的常关型GaN基MOSFET结构,其特征在于:所述的衬底(1)为 Si 衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。
4.根据权利要求1所述的一种高阈值电压高导通性能的常关型GaN基MOSFET结构,其特征在于:所述的应力缓冲层(2)为AlN、AlGaN、GaN的任一种或组合;应力缓冲层厚度为100nm~20 μm。
5.根据权利要求1所述的一种高阈值电压高导通性能的常关型GaN基MOSFET结构,其特征在于:所述的一次生长GaN外延层(3)为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层,所述掺杂高阻层的掺杂元素为碳或铁;GaN外延层厚度为100 nm~20 μm。
6.根据权利要求1所述的一种高阈值电压高导通性能的常关型GaN基MOSFET结构,其特征在于:所述的外延层(4)为高质量的AlN层;AlN层厚度为0-5 nm。
7.根据权利要求1所述的一种高阈值电压高导通性能的常关型GaN基MOSFET结构,其特征在于:所述的外延层(5)为高质量的AlGaN层;AlGaN层厚度为1-10 nm,铝组分浓度可变化;
所述的二次外延层(6)为AlGaN/GaN异质结构,AlGaN层厚度为5-50 nm,且铝组分浓度可变化,GaN层厚度为0-500 nm。
8.根据权利要求7所述的一种高阈值电压高导通性能的常关型GaN基MOSFET结构,其特征在于:所述的AlGaN势垒层材料还可以为AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合;
所述的二次外延层(6)中,AlGaN势垒层与GaN层之间还可以插入一AlN薄层,厚度为1-10 nm;
所述栅介质层(7)为Al2O3、Si3N4、MgO、SiO2、HfO2等绝缘介质层,厚度为1-100 nm;
源极(8)和漏极(9)材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金;栅极(10)材料为Ni/Au合金、Pt/Al合金、Pd/Au合金或TiN/Ti/Al/Ti/TiN合金。
9.权利要求1所述的高阈值电压高导通性能的常关型GaN基MOSFET结构的制备方法,其特征在于,包括以下步骤:
S1、在Si衬底(1)上生长应力缓冲层(2);
S2、在应力缓冲层上生长GaN外延层(3);
S3、在GaN外延层上生长AlN外延层(4);
S4、在AlN外延层上生长AlGaN外延层(5);
S5、在AlGaN外延层上沉积一层SiO2,作为掩膜层(11);
S6、通过腐蚀或者刻蚀的方法,保留形成栅极区域之上的掩膜层(11);
S7、 通过刻蚀的方法,保留形成栅极区域之上的AlN层(4)AlGaN层(5);
S8、选择区域生长二次外延层(6),形成凹槽型栅极区域;
S9、去除栅极区域之上的掩膜层(11);
S10、干法刻蚀完成器件隔离;
S11、沉积栅介质层(7),同时刻蚀出源极和漏极欧姆接触区域;
S12、在源极和漏极区域蒸镀上源极(8)和漏极(9)欧姆接触金属;
S13、在凹槽处介质层上栅极区域蒸镀栅极(10)金属。
10.根据权利要求9所述的高阈值电压高导通性能的常关型GaN基MOSFET结构的制备方法,其特征在于,所述步骤S1中的应力缓冲层(2)和步骤S2中的GaN外延层(3)及步骤S8中的二次外延层(6)的生长方法为金属有机化学气相沉积法、分子束外延法等高质量成膜方法;所述的步骤S3中外延层AlN薄层(4)和步骤S4中外延层AlGaN薄层(5)的生长方法为金属有机化学气相沉积法、分子束外延法等高质量成膜方法;所述步骤S5中掩膜层(11)的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法;所述步骤S11的生长方法为金属有机化学气相沉积法、分子束外延法、和原子层沉积法、磁控溅射法等成膜方法。
CN201711068330.4A 2017-11-03 2017-11-03 一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法 Pending CN107768252A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711068330.4A CN107768252A (zh) 2017-11-03 2017-11-03 一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711068330.4A CN107768252A (zh) 2017-11-03 2017-11-03 一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法

Publications (1)

Publication Number Publication Date
CN107768252A true CN107768252A (zh) 2018-03-06

Family

ID=61272995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711068330.4A Pending CN107768252A (zh) 2017-11-03 2017-11-03 一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107768252A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321256A (zh) * 2018-03-29 2018-07-24 中山大学 一种基于p型透明栅极GaN基紫外探测器的制备方法
CN110061053A (zh) * 2019-01-15 2019-07-26 中山大学 一种增强型半导体晶体管及其制备方法
CN110556431A (zh) * 2019-09-29 2019-12-10 宁波铼微半导体有限公司 一种垂直导通氮化镓功率二极管及其制备方法
CN110875386A (zh) * 2018-09-04 2020-03-10 江西兆驰半导体有限公司 一种增强型GaN基HEMT器件的外延结构、器件及其器件的制备方法
CN110875382A (zh) * 2018-08-29 2020-03-10 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN112701040A (zh) * 2020-12-24 2021-04-23 中国电子科技集团公司第五十八研究所 提高常关型GaN HEMT阈值电压一致性的方法及器件结构
CN112992895A (zh) * 2021-01-27 2021-06-18 复旦大学 GaN基开关集成单元与GaN基开关管的晶圆结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099691A (ja) * 2007-10-15 2009-05-07 Sanken Electric Co Ltd 電界効果半導体装置の製造方法
CN102368501A (zh) * 2011-10-20 2012-03-07 中山大学 一种GaN基增强型MOSHFET器件及其制备方法
CN105789315A (zh) * 2016-05-03 2016-07-20 中山大学 一种高质量MIS结构的AlNGaN基场效应晶体管及其制备方法
CN207966998U (zh) * 2017-11-03 2018-10-12 中山大学 一种高阈值电压高导通性能的常关型GaN基MOSFET结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099691A (ja) * 2007-10-15 2009-05-07 Sanken Electric Co Ltd 電界効果半導体装置の製造方法
CN102368501A (zh) * 2011-10-20 2012-03-07 中山大学 一种GaN基增强型MOSHFET器件及其制备方法
CN105789315A (zh) * 2016-05-03 2016-07-20 中山大学 一种高质量MIS结构的AlNGaN基场效应晶体管及其制备方法
CN207966998U (zh) * 2017-11-03 2018-10-12 中山大学 一种高阈值电压高导通性能的常关型GaN基MOSFET结构

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321256A (zh) * 2018-03-29 2018-07-24 中山大学 一种基于p型透明栅极GaN基紫外探测器的制备方法
CN110875382A (zh) * 2018-08-29 2020-03-10 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN110875386A (zh) * 2018-09-04 2020-03-10 江西兆驰半导体有限公司 一种增强型GaN基HEMT器件的外延结构、器件及其器件的制备方法
CN110061053A (zh) * 2019-01-15 2019-07-26 中山大学 一种增强型半导体晶体管及其制备方法
CN110556431A (zh) * 2019-09-29 2019-12-10 宁波铼微半导体有限公司 一种垂直导通氮化镓功率二极管及其制备方法
CN110556431B (zh) * 2019-09-29 2024-03-08 宁波铼微半导体有限公司 一种垂直导通氮化镓功率二极管及其制备方法
CN112701040A (zh) * 2020-12-24 2021-04-23 中国电子科技集团公司第五十八研究所 提高常关型GaN HEMT阈值电压一致性的方法及器件结构
CN112701040B (zh) * 2020-12-24 2022-09-16 中国电子科技集团公司第五十八研究所 提高常关型GaN HEMT阈值电压一致性的方法及器件结构
CN112992895A (zh) * 2021-01-27 2021-06-18 复旦大学 GaN基开关集成单元与GaN基开关管的晶圆结构的制备方法
CN112992895B (zh) * 2021-01-27 2023-01-24 复旦大学 GaN基开关集成单元与GaN基开关管的晶圆结构的制备方法

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN107768252A (zh) 一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法
CN105304689B (zh) 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
CN107742644B (zh) 一种高性能常关型的GaN场效应晶体管及其制备方法
US10424643B2 (en) Diamond air bridge for thermal management of high power devices
WO2008086001A2 (en) Active area shaping for iii-nitride device and process for its manufacture
CN104638010B (zh) 一种横向导通的GaN常关型MISFET器件及其制作方法
CN102097483B (zh) GaN基异质结构增强型绝缘栅场效应晶体管及制备方法
CN106298887A (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
CN105789315A (zh) 一种高质量MIS结构的AlNGaN基场效应晶体管及其制备方法
CN106711212B (zh) 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法
CN107785435A (zh) 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法
JP5520432B2 (ja) 半導体トランジスタの製造方法
CN108538723A (zh) 基于金刚石的氮面极性氮化镓器件及其制造方法
CN104465746B (zh) 一种hemt器件及其制造方法
CN104681620B (zh) 一种纵向导通的GaN常关型MISFET器件及其制作方法
CN109560120A (zh) 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN207966998U (zh) 一种高阈值电压高导通性能的常关型GaN基MOSFET结构
CN105679679B (zh) 一种GaN基凹槽栅MISFET的制备方法
CN107706232A (zh) 一种原位MIS栅结构常关型GaN基晶体管及制备方法
CN206441733U (zh) 一种高阈值电压高迁移率凹槽栅mosfet结构
CN206697485U (zh) 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件
CN207664047U (zh) 一种高性能常关型的GaN场效应晶体管
CN109755301B (zh) 一种高质量栅界面的GaN MISFET器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination