CN113257901A - 栅极空气腔结构射频hemt器件及其制备方法 - Google Patents

栅极空气腔结构射频hemt器件及其制备方法 Download PDF

Info

Publication number
CN113257901A
CN113257901A CN202110510990.3A CN202110510990A CN113257901A CN 113257901 A CN113257901 A CN 113257901A CN 202110510990 A CN202110510990 A CN 202110510990A CN 113257901 A CN113257901 A CN 113257901A
Authority
CN
China
Prior art keywords
type semiconductor
air cavity
type
layer
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110510990.3A
Other languages
English (en)
Inventor
郭志友
张淼
李渊
马建铖
谭秀洋
夏晓宇
夏凡
黄志辉
丁霄
王鹏霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China Normal University
Original Assignee
South China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China Normal University filed Critical South China Normal University
Priority to CN202110510990.3A priority Critical patent/CN113257901A/zh
Publication of CN113257901A publication Critical patent/CN113257901A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及栅极空气腔结构射频HEMT器件及其制备方法,包括:衬底;依次层叠于衬底上的缓冲层、沟道层和势垒层;源极和漏极,位于所述势垒层表面两侧;第一p型半导体柱和第二p型半导体柱,设置于源极和漏极之间,位于所述势垒层表面;桥型栅极,位于第一、第二p型半导体柱的表面;其中,桥型栅极、第一p型半导体柱、第二p型半导体柱和势垒层之间形成栅极空气腔体。本发明栅极空气腔结构的设置使得射频HEMT器件的栅极与漏极和源极之间的电容大幅减小,器件的截止频率和最大震荡频率都大幅提升;并且与传统P‑GaN器件相比,本发明的射频HEMT器件具有更大的饱和漏极电流、更小的导通电阻以及降低的栅极泄露电流。

Description

栅极空气腔结构射频HEMT器件及其制备方法
技术领域
本发明涉及射频HEMT器件领域,尤其涉及一种栅极空气腔结构射频HEMT器件及其制备方法。
背景技术
现有技术中,HEMT器件的射频性能能够通过引入空气结构进行优化。如何通过空气结构的引入,合理设置HEMT器件结构进而最大化地减小电容,提升器件的截止频率和最大震荡频率,是亟待解决的问题之一。
发明内容
本发明的首要目的在于提供一种栅极空气腔结构射频HEMT器件及其制备方法,该器件通过桥型栅极和第一、第二p型半导体柱的引入,通过设置桥型栅极的两端分别搭设于第一、第二p型半导体柱的表面,从而在桥型栅极、第一p型半导体柱、第二p型半导体柱和势垒层之间形成了靠近源极的栅极空气腔结构。该结构的设置使得射频HEMT器件的栅极与漏极和源极之间的电容大幅减小,器件的截止频率和最大震荡频率都大幅提升;并且与传统P-GaN器件相比,本发明的射频HEMT器件具有更大的饱和漏极电流、更小的导通电阻以及降低的栅极泄露电流。本发明至少采用如下技术方案:
栅极空气腔结构射频HEMT器件,包括:
衬底;依次层叠于衬底上的缓冲层、沟道层和势垒层;源极和漏极,位于所述势垒层表面两侧;第一p型半导体柱和第二p型半导体柱,设置于源极和漏极之间,位于所述势垒层表面;桥型栅极,其一端位于第一p型半导体柱的表面,另一端位于第二p型半导体柱的表面,桥型栅极与p型半导体柱肖特基接触;钝化层,覆盖于所述源极、漏极、桥型栅极和势垒层的表面;
其中,桥型栅极、第一p型半导体柱、第二p型半导体柱和势垒层之间形成栅极空气腔体。
在一优选方案中,所述桥型栅极由两个柱状桥墩和一个水平状桥面组成,柱状桥墩分别设置于第一、第二p型半导体柱的表面。
在一优选方案中,所述栅极空气腔体靠近所述源极;所述栅极空气腔体沿第一p型半导体柱指向第二p型半导体柱方向的长度小于所述桥型栅极沿第一p型半导体柱指向第二p型半导体柱方向的长度。
在一优选方案中,所述栅极空气腔体的高度大于p型半导体柱的高度。
在一优选方案中,所述栅极空气腔体沿第一p型半导体柱指向第二p型半导体柱方向的长度为0.8~1.2μm。
在一优选方案中,所述p型半导体柱的材料优选p型GaN,所述p型GaN的掺杂浓度优选3×1017cm-3;所述势垒层优选Al0.23Ga0.77N势垒层。
在一优选方案中,所述沟道层优选GaN沟道层,GaN沟道层的厚度优选35nm;所述缓冲层优选Al0.05Ga0.95N缓冲层,Al0.05Ga0.95N缓冲层的厚度优选2μm。
在一优选方案中,所述钝化层优选Si3N4
在一优选方案中,所述p型半导体柱的厚度优选110nm,其宽度优选0.2μm。
基于上述栅极空气腔结构射频HEMT器件,本发明还提供该器件的制备方法,包括以下步骤:
在衬底上依次外延生长缓冲层、沟道层和势垒层;
在势垒层的表面分别形成源极和漏极;
在所述势垒层表面,源极和漏极之间的区域形成独立的第一p型半导体生长窗口和第二p型半导体生长窗口;
在所述生长窗口外延生长p型半导体层,形成第一p型半导体柱和第二p型半导体柱;
沉积掩模层,形成桥型栅极窗口;
沉积金属层,在所述桥型栅极窗口形成桥型栅极;
去除掩模层;
沉积钝化层覆盖于所述源极、漏极、桥型栅极和势垒层的表面;
其中,桥型栅极、第一p型半导体柱、第二p型半导体柱和势垒层之间形成栅极空气腔体。
本发明射频HEMT器件通过桥型栅极和第一、第二p型半导体柱的引入,桥型栅极的两端分别搭设于第一、第二p型半导体柱的表面,从而在桥型栅极、第一p型半导体柱、第二p型半导体柱和势垒层之间形成了靠近源极的栅极空气腔结构。该结构的设置使得射频HEMT器件的栅极与漏极和源极之间的电容大幅减小,器件的截止频率和最大震荡频率都大幅提升;并且与传统P-GaN器件相比,本发明的射频HEMT器件具有更大的饱和漏极电流、更小的导通电阻以及降低的栅极泄露电流。
附图说明
图1是本发明一实施例的栅极空气腔结构射频HEMT器件的剖面结构示意图。
图2是本发明一实施例的制备工艺流程示意图。
具体实施方式
接下来将结合本发明的附图对本发明实施例中的技术方案进行清楚、完整地描述,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的其它实施例,均属于本发明保护的范围。下述实施例中所述实验方法,如无特殊说明,均为常规方法;所述试剂和材料,如无特殊说明,均可从公开商业途径获得。下面来对本发明做进一步详细的说明。
本说明书中使用例如“之下”、“下方”、“下”、“之上”、“上方”、“上”等空间相对性术语,以解释一个元件相对于第二元件的定位。除了与图中所示那些不同的取向以外,这些术语意在涵盖器件的不同取向。
另外,使用诸如“第一”、“第二”等术语描述各个元件、层、区域、区段等,并非意在进行限制。使用的“具有”、“含有”、“包含”、“包括”等是开放式术语,表示存在所陈述的元件或特征,但不排除额外的元件或特征。除非上下文明确做出不同表述。
本实施例提供一种栅极空气腔结构射频HEMT器件,如图1示,包括,衬底1,依次层叠于衬底1表面的缓冲层2、沟道层3和势垒层4,衬底1优选Si衬底,缓冲层2优选Al0.05Ga0.95N缓冲层,Al0.05Ga0.95N缓冲层的厚度优选2μm。沟道层3优选GaN沟道层,GaN沟道层的厚度优选35nm。势垒层4优选Al0.23Ga0.77N势垒层。Al0.23Ga0.77N/GaN所形成的异质结具有高迁移率的二维电子气,能够满足沟道i载流子的高饱和速率,适应高频率HEMT器件的应用。
源极5和漏极6位于势垒层4表面两侧,第一p型半导体柱8和第二p型半导体柱9设置于源极5和漏极6之间的势垒层表面,靠近源极5一侧。第一p型半导体柱8和第二p型半导体柱9优选p型GaN,p型GaN的掺杂浓度优选3×1017cm-3。其p型半导体柱的厚度优选110nm,其宽度(即源极指向漏极的方向)优选0.2μm。
如图1所示,该实施例中,桥型栅极7由一对柱状的桥墩和搭设于桥墩上水平状的桥面构成,该桥型栅极7的一端位于第一p型半导体柱8的表面,其另一端位于第二p型半导体柱9的表面。第一p型半导体柱8、第二p型半导体柱9、势垒层4以及桥型栅极7构成一个栅极空气腔结构,该栅极空气腔的宽度(即第一p型半导体柱指向第二p型半导体柱的方向)为0.8~1.2μm,其厚度大于第一和第二p型半导体柱的厚度。本发明采用栅极空气腔场板结构,大幅减小了栅极与漏极和源极之间的电容,使得器件的截止频率和最大震荡频率均大幅提升。与传统的P-GaN器件相比,本发明的HEMT器件具有更大的饱和漏极电流。且该HEMT器件导通电阻更小,栅极泄露电流减小。钝化层10覆盖于整个器件的表面,钝化层10优选Si3N4,其厚度优选20μm。
基于上述栅极空气腔结构射频HEMT器件,本发明一实施例还提供了该器件的制备方法,包含以下步骤:
选用Si衬底,首先将Si衬底依次置于丙酮、异丙酮、氢氟酸溶液中超声清洗,再将其放入双氧水和硫酸的混合溶液浸泡,最后放入氢氟酸浸泡后,用去离子水冲洗,氮气吹干。
接着,采用金属有机化学气相沉积(MOCVD)工艺生长,在Si衬底上外延生长Al原子层,衬底生长温度为960℃,反应室压力为50torr,TMAl的流速为250sccm。温度降低为860℃时,改变压力室压力至100torr,通入流速为5slm的NH3,时长为6min。
当衬底温度降至750℃时,采用脉冲激光沉积工艺生长AlGaN薄膜。控制TMAl的流量为40sccm,同时Ga源的流量也控制在40sccm,得到AlxGa1-xN(X=0.05)缓冲层。其生长厚度为2μm。
继续选用MOCVD生长工艺在AlxGa1-xN缓冲层上生长一层GaN沟道层,在920℃的生长温度下通入H2、NH3、镓源,控制生长厚度为35nm。
GaN沟道层生长结束后,设置反应腔温度为1100℃,压力为100Torr,首先生长高温A1N,生长厚度为15nm。接着中断AlN的生长,通入Ga源和Al源,控制TMAL的流量为40sccm,设置Ga源的流量为15sccm,得到AlxGa1-xN(X=0.23)的势垒层。
在上述GaN/AlGaN叠层结构上形成绝缘介质层掩膜,光刻曝光出器件的MESA有源区图形,采用电子束蒸发仪器淀积Ti/Al/Ni/Au制作源极以及漏极;其中Ti层厚度为40nm,Al层厚度为180nm,Ni层厚度为40nm,Au层厚度为60nm;其中真空度小于2.0×10-6Pa,功率为200W,蒸发速率不大于4埃/秒。
随后将金属外延片放置于常温丙酮溶液中,超声冲洗并吹干,多余的金属剥离,并在850℃的氨气气氛中进行30s的欧姆接触退火,形成源漏欧姆接触电极。
在势垒层表面沉积掩膜层,刻蚀掩膜层,形成2个厚度为110nm,宽度为0.2μm的P-GaN生长窗口,继续选用MOCVD工艺,在p型GaN生长窗口外延生长p型GaN层,掺杂浓度控制为3×1017。掩膜层优选氧化硅。随后干法刻蚀去除掩膜层。形成分离的第一p型GaN柱和第二p型GaN柱。
接着旋涂第一光刻胶层,该第一光刻胶层的厚度大于p型GaN柱的高度。
光刻第一p型GaN柱和第二p型GaN柱上方的第一光刻胶层形成桥型栅极的桥墩窗口。曝光光源为I线,剂量是280mJ;烘焙70s,显影70s。
接着选用磁控溅射工艺,依次溅射金属Ni/Au层,在桥墩窗口处形成桥型栅极的桥墩金属。去除第一光刻胶层。
随后继续旋涂第二光刻胶层,控制第二光刻胶层的厚度至少等于桥墩金属的厚度与p型GaN柱的厚度之和。优选地,源/漏极与p型GaN柱之间的第二光刻胶层厚度等于桥墩金属的厚度与p型GaN柱的厚度之和。光刻桥墩金属上方的第二光刻胶层,以暴露桥墩金属的表面。确保桥墩金属与后续栅极金属桥面的接触。
继续选用磁控溅射工艺,依次溅射Ni/Au叠层,其金属厚度分别为30nm和500nm,这一层要足够厚,用以后面步骤干法刻蚀掉光刻胶时,可以刻蚀掉多余的金属。
接着,在所需的栅极桥面宽度上方形成第三光刻胶图案,并用湿法腐蚀去除第三光刻胶图案两侧多余的金属,接着选用干法刻蚀刻掉栅极桥面上方剩余光刻胶层,控制栅极桥面的厚度剩余200nm左右。
接着,使用有机溶剂去除桥型栅极与势垒层之间的光刻胶。先将衬底置于50℃的丙酮溶液中浸泡10min,然后选用常温去胶液浸泡5min,即可得到架置在两个P-GaN柱上的桥形栅极。桥型栅极与第一p型GaN柱、第二p型GaN柱以及势垒层形成了空气腔结构。
最后选用PECVD工艺,在整体器件上淀积一层钝化层。钝化层优选Si3N4,其厚度优选20μm。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (10)

1.栅极空气腔结构射频HEMT器件,其特征在于,包括:
衬底;
依次层叠于衬底上的缓冲层、沟道层和势垒层;
源极和漏极,位于所述势垒层表面两侧;
第一p型半导体柱和第二p型半导体柱,设置于源极和漏极之间,位于所述势垒层表面;
桥型栅极,其一端位于第一p型半导体柱的表面,另一端位于第二p型半导体柱的表面,桥型栅极与p型半导体柱肖特基接触;
钝化层,覆盖于所述源极、漏极、桥型栅极和势垒层的表面;
其中,桥型栅极、第一p型半导体柱、第二p型半导体柱和势垒层之间形成栅极空气腔体。
2.根据权利要求1的所述栅极空气腔结构射频HEMT器件,其特征在于,所述桥型栅极由两个柱状桥墩和一个水平状桥面组成,柱状桥墩分别设置于第一、第二p型半导体柱的表面。
3.根据权利要求1或2的所述栅极空气腔结构射频HEMT器件,其特征在于,所述栅极空气腔体靠近所述源极;所述栅极空气腔体沿第一p型半导体柱指向第二p型半导体柱方向的长度小于所述桥型栅极沿第一p型半导体柱指向第二p型半导体柱方向的长度。
4.根据权利要求1或2的所述栅极空气腔结构射频HEMT器件,其特征在于,所述栅极空气腔体的高度大于p型半导体柱的高度。
5.根据权利要求3的所述栅极空气腔结构射频HEMT器件,其特征在于,所述栅极空气腔体沿第一p型半导体柱指向第二p型半导体柱方向的长度为0.8~1.2μm。
6.根据权利要求1、2或5的所述栅极空气腔结构射频HEMT器件,其特征在于,所述p型半导体柱的材料优选p型GaN,所述p型GaN的掺杂浓度优选3×1017cm-3;所述势垒层优选Al0.23Ga0.77N势垒层。
7.根据权利要求1、2或5的所述栅极空气腔结构射频HEMT器件,其特征在于,所述沟道层优选GaN沟道层,GaN沟道层的厚度优选35nm;所述缓冲层优选Al0.05Ga0.95N缓冲层,Al0.05Ga0.95N缓冲层的厚度优选2μm。
8.根据权利要求1、2或5的所述栅极空气腔结构射频HEMT器件,其特征在于,所述钝化层优选Si3N4
9.根据权利要求1、2或5的所述栅极空气腔结构射频HEMT器件,其特征在于,所述p型半导体柱的厚度优选110nm,其宽度优选0.2μm。
10.栅极空气腔结构射频HEMT器件的制备方法,其特征在于,包括以下步骤:
在衬底上依次外延生长缓冲层、沟道层和势垒层;
在势垒层的表面分别形成源极和漏极;
在所述势垒层表面,源极和漏极之间的区域形成独立的第一p型半导体生长窗口和第二p型半导体生长窗口;
在所述生长窗口外延生长p型半导体层,形成第一p型半导体柱和第二p型半导体柱;
沉积掩模层,形成桥型栅极窗口;
沉积金属层,在所述桥型栅极窗口形成桥型栅极;
去除掩模层;
沉积钝化层覆盖于所述源极、漏极、桥型栅极和势垒层的表面;
其中,桥型栅极、第一p型半导体柱、第二p型半导体柱和势垒层之间形成栅极空气腔体。
CN202110510990.3A 2021-05-11 2021-05-11 栅极空气腔结构射频hemt器件及其制备方法 Pending CN113257901A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110510990.3A CN113257901A (zh) 2021-05-11 2021-05-11 栅极空气腔结构射频hemt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110510990.3A CN113257901A (zh) 2021-05-11 2021-05-11 栅极空气腔结构射频hemt器件及其制备方法

Publications (1)

Publication Number Publication Date
CN113257901A true CN113257901A (zh) 2021-08-13

Family

ID=77222665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110510990.3A Pending CN113257901A (zh) 2021-05-11 2021-05-11 栅极空气腔结构射频hemt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113257901A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121654A (zh) * 2021-10-22 2022-03-01 中国电子科技集团公司第十三研究所 具有空腔栅结构的GaN HEMT器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367441A (zh) * 2012-03-30 2013-10-23 台湾积体电路制造股份有限公司 具有悬空沟道的mosfet及其形成方法
US20140191224A1 (en) * 2011-08-04 2014-07-10 Osaka University Organic transistor and method for manufacturing same
CN108346695A (zh) * 2018-04-13 2018-07-31 中国科学院苏州纳米技术与纳米仿生研究所 基于P-GaN HEMT T型栅高频器件结构及其制备方法和应用
CN110600542A (zh) * 2019-08-13 2019-12-20 中山市华南理工大学现代产业技术研究院 一种具有П型栅的GaN基射频器件及其制备方法
CN111403480A (zh) * 2020-03-21 2020-07-10 中山市华南理工大学现代产业技术研究院 一种高压AlGaN/GaN HEMT器件及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140191224A1 (en) * 2011-08-04 2014-07-10 Osaka University Organic transistor and method for manufacturing same
CN103367441A (zh) * 2012-03-30 2013-10-23 台湾积体电路制造股份有限公司 具有悬空沟道的mosfet及其形成方法
CN108346695A (zh) * 2018-04-13 2018-07-31 中国科学院苏州纳米技术与纳米仿生研究所 基于P-GaN HEMT T型栅高频器件结构及其制备方法和应用
CN110600542A (zh) * 2019-08-13 2019-12-20 中山市华南理工大学现代产业技术研究院 一种具有П型栅的GaN基射频器件及其制备方法
CN111403480A (zh) * 2020-03-21 2020-07-10 中山市华南理工大学现代产业技术研究院 一种高压AlGaN/GaN HEMT器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121654A (zh) * 2021-10-22 2022-03-01 中国电子科技集团公司第十三研究所 具有空腔栅结构的GaN HEMT器件及其制备方法

Similar Documents

Publication Publication Date Title
CN107393959A (zh) 基于自对准栅的GaN超高频器件及制作方法
CN112635544B (zh) 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法
JP4906023B2 (ja) GaN系半導体装置
CN112086362A (zh) 一种氮化镓增强型hemt器件及其制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN210429824U (zh) 一种增强型AlN/AlGaN/GaN HEMT器件
CN116779643A (zh) 具有栅极钝化区的氮化镓hemt器件及其制备方法
CN113555429B (zh) 高击穿电压和低导通电阻的常开hfet器件及其制备方法
CN108847392B (zh) 金刚石基氮化镓器件制造方法
CN104659082A (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN112968059B (zh) 一种新型增强型GaN HEMT器件结构
CN113257901A (zh) 栅极空气腔结构射频hemt器件及其制备方法
CN112993030A (zh) 一种提高槽栅GaN MIS FET器件可靠性的方法
CN101419982B (zh) 槽栅型源场板高电子迁移率器件及其制作方法
CN116092935A (zh) 一种AlGaN/GaN HEMT器件的制作方法
CN112993029B (zh) 一种提高GaN HEMT界面质量的方法
CN111613671A (zh) 一种对称结构的GaN基MIS-HEMT器件及其制备方法
CN112018177A (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN219832664U (zh) 一种基于氧处理的高性能p-GaN栅增强型晶体管
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
CN113257910B (zh) 梳型栅结构hemt射频器件及其制备方法
CN113270494B (zh) 双渐变沟道氮化镓基垂直结构射频器件及其制备方法
CN112768508B (zh) 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法
CN216749909U (zh) 一种集成多工作模式的GaN半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210813

RJ01 Rejection of invention patent application after publication