CN108695156B - 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件 - Google Patents

改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件 Download PDF

Info

Publication number
CN108695156B
CN108695156B CN201710212313.7A CN201710212313A CN108695156B CN 108695156 B CN108695156 B CN 108695156B CN 201710212313 A CN201710212313 A CN 201710212313A CN 108695156 B CN108695156 B CN 108695156B
Authority
CN
China
Prior art keywords
semiconductor
heterostructure
dielectric layer
mis
hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710212313.7A
Other languages
English (en)
Other versions
CN108695156A (zh
Inventor
李夏珺
张宝顺
蔡勇
于国浩
付凯
张志利
孙世闯
宋亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201710212313.7A priority Critical patent/CN108695156B/zh
Publication of CN108695156A publication Critical patent/CN108695156A/zh
Application granted granted Critical
Publication of CN108695156B publication Critical patent/CN108695156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种改善III族氮化物MIS‑HEMT欧姆接触的方法及MIS‑HEMT器件。所述方法包括:提供主要由第二半导体和第三半导体组成的异质结构,所述第三半导体分布于第二半导体上,且所述异质结构中形成有二维电子气;在所述第三半导体上覆设介质层,并对所述介质层进行加工以暴露与所述异质结构的源、漏区域对应的所述第三半导体;对所述被暴露部分的第三半导进行减薄处理,以至少能够平衡二维电子气处电阻与势垒层电阻;对所述被暴露部分的第三半导体的表面进行处理,以增加被暴露部分的第三半导体的表面粗糙度;在所述被暴露部分的第三半导体上制作与所述异质结构连接的源极和漏极,在介质层上制作与所述异质结构连接的栅极,所述栅极分布于源极与漏极之间。

Description

改善III族氮化物MIS-HEMT欧姆接触的方法及MIS-HEMT器件
技术领域
本发明涉及一种MIS-HEMT器件,特别涉及一种改善III族氮化物MIS-HEMT(metal-insulator semiconductor high electron mobility transistor)欧姆接触的方法及MIS-HEMT器件,属于微电子工艺领域。
背景技术
宽禁带半导体GaN具有禁带宽度大、击穿场强高、热导率大、电子饱和漂移速度高等特点,在高温以及微波功率器件制造领域具有极大的潜力。其中,GaN/AlGaN HEMT(high-electron-mobility transistor)器件在微波大功率和高温应用方面均具有明显的优势,已经成为当前研究的热点之一。
GaN/AlGaN HEMT材料有很强的压电和自发极化效应,在未有意掺杂的情况下就能够形成高电子迁移率、高密度的二维电子气(2DEG),正是二维电子气沟道的高导电能力和GaN/AlGaN材料的高耐压能力为GaN/AlGaN HEMT微波功率器件提供了材料基础。
在微波领域,欧姆接触与频率特性直接相关,大的接触电阻严重影响微波器件性能。所以,减小欧姆接触电阻对于微波器件极其重要。目前,减小接触电阻的主流方法有改变多元金属层各层金属比例、采用堆叠合金、改变退火温度、硅注入等。但是利用这些现有技术制作的器件的性能差异较大,很难获得稳定可靠的欧姆接触的条件。
因而,业界亟待发展出一种易于实施,重复性好,且能有效保证器件性能的减小欧姆接触的方法。
发明内容
本发明的主要目的在于提供一种改善III族氮化物MIS-HEMT欧姆接触的方法及MIS-HEMT器件,以克服现有技术的不足。
为实现前述发明目的,本发明采用的技术方案包括:
本发明实施例的一个方面提供的一种改善III族氮化物MIS-HEMT欧姆接触的方法,包括:
提供主要由第二半导体和第三半导体组成的异质结构,所述第三半导体分布于第二半导体上,并具有宽于第二半导体的带隙,且所述异质结构中形成有二维电子气;
在所述第三半导体上覆设介质层,并对所述介质层进行加工以暴露与所述异质结构的源、漏区域对应的所述第三半导体;
对所述被暴露部分的第三半导进行减薄处理,以至少能够平衡二维电子气处电阻与势垒层电阻;
对所述被暴露部分的第三半导体的表面进行处理,以增加被暴露部分的第三半导体的表面粗糙度;
在所述被暴露部分的第三半导体上制作与所述异质结构连接的源极和漏极,以及在所述介质层上制作与所述异质结构连接的栅极;所述源极和漏极能够通过所述二维电子气电连接,所述栅极分布于源极与漏极之间。
本发明实施例还提供了由前述方法制备的III族氮化物MIS-HEMT器件。
与现有技术相比,本发明提供的改善III族氮化物MIS-HEMT欧姆接触的方法能有效减小器件中的欧姆接触电阻、大幅降低势垒、增大反应面积,工艺要求宽松,对器件的损伤小,而且具有工艺简单易控制,重复性高,成本低廉,易于进行大规模生产等特点。
附图说明
图1是现有技术中一种GaN HEMT器件的局部结构示意图;
图2是本发明一典型实施例中采用预处理方法实现良好欧姆接触的GaN MIS-HEMT器件的结构示意图。
图3是本发明一典型实施案例中对对照组器件1、2的性能测试图;
图4是本发明一典型实施案例中采用预处理方法实现良好欧姆接触的GaN MIS-HEMT器件的性能测试图;
附图标记说明:第一半导体-1、第二半导体-2、第三半导体-3、介质层-4、源极-5、漏极-6、栅极-7、二维电子气8。
具体实施方式
鉴于现有技术中的不足,本案发明人经长期研究和大量实践,得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例的一个方面提供的一种改善III族氮化物MIS-HEMT欧姆接触的方法,包括:
提供主要由第二半导体和第三半导体组成的异质结构,所述第三半导体分布于第二半导体上,并具有宽于第二半导体的带隙,且所述异质结构中形成有二维电子气;
在所述第三半导体上覆设介质层,并对所述介质层进行加工以暴露与所述异质结构的源、漏区域对应的所述第三半导体;
对所述被暴露部分的第三半导进行减薄处理,以至少能够平衡二维电子气处电阻与势垒层电阻;
对所述被暴露部分的第三半导体的表面进行处理,以增加被暴露部分的第三半导体的表面粗糙度;
在所述被暴露部分的第三半导体上制作与所述异质结构连接的源极和漏极,以及在所述介质层上制作与所述异质结构连接的栅极;所述源极和漏极能够通过所述二维电子气电连接,所述栅极分布于源极与漏极之间。
进一步的,所述方法包括:在所述介质层上设置掩模,之后对所述介质层进行刻蚀处理,从而暴露与所述异质结构的源漏区域对应的所述第三半导体。
优选的,所述刻蚀处理包括反应离子刻蚀处理,但不限于此。
进一步的,所述方法包括:在所述第三半导体上设置掩模,之后对所述第三半导体进行刻蚀处理,使所述被暴露部分的第三半导体被减薄。
优选的,所述掩模包括光刻胶掩模,但不限于此。
优选的,所述刻蚀处理包括感应耦合等离子体刻蚀处理,但不限于此。
进一步的,所述方法还包括:在对所述被暴露部分的第三半导进行减薄后,至少在所述被减薄的第三半导体表面进行氧化处理以形成氧化层,再至少通过湿法腐蚀处理除去所述氧化层以增加所述被减薄部分的第三半导体的表面粗糙度。
优选的,所述氧化处理包括以等离子清洗机清洗、以等离子体去胶机处理、以氯基等离子体处理或以UV光清洗处理中的任一种处理方式或两种以上处理方式的组合,但不限于此。
优选的,所述湿法腐蚀采用的腐蚀液包括盐酸、氢氟酸、硝酸、硫酸和BOE腐蚀剂(Buffered-Oxide-Etch;HF∶NH4F=1∶6)中的任意一种或两种以上的组合,但不限于此。
进一步的,所述湿法腐蚀处理后的所述被暴露部分的第三半导体的表面粗糙度为1.5~2.0nm。如此有利于大幅增加源、漏电极金属与第三半导体的接触面积,使之更好地形成欧姆接触;同时,去除了第三半导体表面的氧化物与氢氧化物,有利于减小欧姆接触电阻。
在本发明中,前述反应离子刻蚀(RIE)、感应耦合等离子体刻蚀处理(ICP)、氧化处理及湿法腐蚀处理均是本领域技术人员依据业界已知的方式而很容易的实施的,故而对于其中的具体工艺操作、工艺条件等,此处不再予以赘述。另外,在本发明的前述方法中,通常还需要包括去除光刻胶掩模等操作,但这些操作均是本领域技术人员通过业界悉知的方式可以很容易的实现的。
进一步的,所述第二半导体与第三半导体之间还设有插入层。
优选的,所述插入层的材质包括AlN,但不限于此。
进一步的,所述第二半导体、第三半导体的材质均选自III族氮化物。
优选的,所述第二半导体的材质包括GaN,但不限于此。
优选的,所述第三半导体的材质包括AlxGa(1-x)N或InAlN,0<x≤1。
在一些实施方案中,所述的方法还可包括:至少选用金属有机化学气相沉积(MOCVD)、分子束外延(MBE)或磁控溅射中的任一种方式生长形成所述异质结构。
在一些实施方案中,所述的方法还可包括:至少选用等离子体增强化学气相沉积或低压力化学气相沉积方式生长形成所述介质层。
其中,所述介质层的材质包括Si3N4等,且不限于此。
本发明实施例的另一个方面还提供了由前述任一种方法制备的MIS-HEMT器件,其可以包括主要由第二半导体和第三半导体组成的异质结构、源极、漏极、栅极、介质层等,所述第三半导体分布于第二半导体上,并具有宽于第二半导体的带隙,且所述异质结构中形成有二维电子气,所述源极和漏极能够通过所述二维电子气电连接,且使所述栅极分布于源极与漏极之间,介质层分布于栅极和异质结构之间。
以下结合附图及若干实施例对本发明的技术方案作进一步的解释说明。
请参阅图1,对于普通HEMT器件(以AlGaN/GaN器件为例,如下均简称“器件”),导带底在第二半导体2与第三半导体3组成的异质界面形成量子阱,电子分布在量子阱中,成为沿异质结界面可以自由运动而垂直于界面的运动受到量子阱限制的二维电子气8;器件的源极5和漏极6需要与二维电子气8形成欧姆接触,令二维电子气8沿异质结界面输运形成电流;栅极7利用栅压控制二维电子气8沟道的开启和关闭。在实际的应用过程中,由于金属-半导体接触势垒较高,且栅下泄漏电流大,存在欧姆接触差及器件性能降低的问题。
请参阅图2所示是本发明一典型实施方案采用预处理方法实现良好欧姆接触的GaN MIS-HEMT的结构示意图。而相应的一种通过预处理改善该MIS-HEMT欧姆接触的方法可以包括:首先,在第一半导体1(也可以是蓝宝石晶圆等衬底)上外延生长AlGaN/GaN异质结构;其中所述生长方式可以选择但不限于使用金属有机化学气相沉积(MOCVD)、分子束外延(MBE)或磁控溅射等;然后将异质结构浸入稀盐酸中,去除表面氧化物与玷污,采用LPCVD(低压力化学气相沉积)方法在AlGaN/GaN异质结构表面生长介质层;然后通过紫外光刻技术在AlGaN/GaN异质结构上作出光刻胶掩模图形,采用RIE(反应离子刻蚀)将源、漏区域的介质层去除,使得源漏区域的源极和/或漏极能与第三半导体3直接接触,并能与二维电子气8形成欧姆接触;接着采用ICP(感应耦合等离子体刻蚀)将源、漏区域的第三半导体3刻蚀掉一部分,使得源、漏区域的源极5和漏极6与沟道距离更短,更容易与二维电子气8形成欧姆接触,并且二维电子气浓度没有过大幅度的减小;最后,通过氧化处理与湿法腐蚀相结合的方法去除源、漏区域的第三半导体的表面氧化物与氢氧化物等并改变其表面形貌,增大源极5和漏极6与第二半导体2的反应面积,从而可以实现良好的欧姆接触。
请再次参阅图2,在本发明的一更为具体的实施例中,一种通过预处理改善GaN/AlGaN MISHEMT欧姆接触的方法包括如下步骤:
(1)在外延生长设备的反应室中对第一半导体表面进行处理;
(2)在第一半导体上外延生长AlGaN/GaN外延层,即所述异质结构,其中GaN的厚度为1μm~3μm,AlGaN的厚度为14nm~30nm,其中A1元素的摩尔含量为20%~30%,从腔室取出以后利用有机溶液进行清洗并用高纯氮气进行吹洗;
(3)在异质结构上生长10~20nm Si3N4介质层,所述生长方式包括低压力化学气相沉积法或等离子体增强化学气相沉积法,从腔室取出以后利用有机溶液进行清洗并用高纯氮气进行吹洗;
(4)对清洗干净的器件进行光刻显影,光刻胶采用AZ5214,曝光时间为6.5s,显影时间为50s~60s,进行台面隔离,可以采用离子注入或等离子体刻蚀;
(5)通过光刻,利用反应离子刻蚀对源漏区域进行刻蚀,刻掉Si3N4介质层,并确定源、漏区域的介质层已完全去除;
(6)对源、漏区域进行刻蚀,所述刻蚀方式包括感应耦合等离子体刻蚀,采用慢速刻蚀条件:RF功率10W、ICP功率200W,Cl2∶BCl3=10∶25,压强为10mtorr;刻蚀80s后放入等离子体去胶机,采用200W的功率用氧等离子体轰击表面5min;
(7)将器件放入HCl∶H2O=1∶10的溶液中浸泡30s,去除表面氧化层等;
(8)将器件放入电子束沉积台沉积欧姆接触金属Ti/Al/Ni/Au(20nm/130/nm/50nm/50nm)并进行剥离清洗,之后对样品进行890℃30s退火形成欧姆接触,分别为源极和漏极;
(9)进行清洗、光刻形成第三金属栅极7,同样利用电子束沉积Ni/Au(50/250nm)进行剥离,在氮气气氛下400℃,10min退火,完成MIS-HEMT器件(如下简称实验组器件)的制作。
作为对比方案之一,本案发明人还参照前述的具体实施例,但省略了前述的步骤(6),制得了MIS-HEMT器件(如下简称对照组器件1)。
作为对比方案之二,本案发明人还参照前述的具体实施例,但改变了前述的步骤(6)的部分参数,制得了MIS-HEMT器件(如下简称对照组器件2)。
请参阅图3,对该对照组器件1、2的性能等进行测试,可以发现该对照组器件1、2的欧姆接触电阻远逊于实验组器件。
请参阅图4,经过多组试验发现,实验组器件的性能十分稳定。
此外,本案发明人还参照利用本说明书中述及的其它原料、其它工艺操作及工艺条件,实现了其它一系列良好欧姆接触的器件制作。
应当理解,上述实施例仅为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。

Claims (13)

1.一种改善Ⅲ族氮化物MIS-HEMT欧姆接触的方法,其特征在于包括:
提供主要由第二半导体和第三半导体组成的异质结构,所述第三半导体分布于第二半导体上,并具有宽于第二半导体的带隙,且所述异质结构中形成有二维电子气;
在所述第三半导体上覆设介质层,并对所述介质层进行加工以暴露与所述异质结构的源、漏区域对应的所述第三半导体;
在所述第三半导体上设置掩模,之后采用感应耦合等离子体刻蚀处理的方式对所述第三半导体进行刻蚀处理,使所述被暴露部分的第三半导体被减薄,以至少能够平衡二维电子气处电阻与势垒层电阻;
至少在所述被减薄的第三半导体表面进行氧化处理以形成氧化层,再至少通过湿法腐蚀处理除去所述氧化层以增加所述被减薄部分的第三半导体的表面粗糙度,所述被减薄部分的第三半导体的表面粗糙度为1.5~2.0nm,所述氧化处理包括以等离子清洗机清洗、以等离子体去胶机处理、以氯基等离子体处理或以UV光清洗处理中的任一种处理方式或两种以上处理方式的组合;
在所述被暴露部分的第三半导体上制作与所述异质结构连接的源极和漏极,以及在所述介质层上制作与所述异质结构连接的栅极;所述源极和漏极能够通过所述二维电子气电连接,所述栅极分布于源极与漏极之间。
2.根据权利要求1所述的方法,其特征在于包括:在所述介质层上设置掩模,之后对所述介质层进行刻蚀处理,从而暴露与所述异质结构的源漏区域对应的所述第三半导体。
3.根据权利要求2所述的方法,其特征在于:所述刻蚀处理包括反应离子刻蚀处理。
4.根据权利要求1所述的方法,其特征在于:所述掩模包括光刻胶掩模。
5.根据权利要求1所述的方法,其特征在于:所述湿法腐蚀采用的腐蚀液包括盐酸、氢氟酸、硝酸、硫酸和BOE腐蚀剂中的任意一种或两种以上的组合。
6.根据权利要求1所述的方法,其特征在于:所述第二半导体与第三半导体之间还设有插入层。
7.根据权利要求6所述的方法,其特征在于:所述插入层的材质包括AlN。
8.根据权利要求1所述的方法,其特征在于:所述第二半导体、第三半导体的材质均选自Ⅲ族氮化物。
9.根据权利要求8所述的方法,其特征在于:所述第二半导体的材质包括GaN。
10.根据权利要求8所述的方法,其特征在于:所述第三半导体的材质包括AlxGa(1-x)N或InAlN,0<x≤1。
11.根据权利要求1所述的方法,其特征在于还包括:至少选用金属有机化学气相沉积、分子束外延或磁控溅射中的任一种方式生长形成所述异质结构;和/或,至少选用等离子体增强化学气相沉积或低压力化学气相沉积方式生长形成所述介质层。
12.根据权利要求11所述的方法,其特征在于:所述介质层的材质包括Si3N4
13.由权利要求1-12中任一项所述方法制备的Ⅲ族氮化物MIS-HEMT器件。
CN201710212313.7A 2017-04-05 2017-04-05 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件 Active CN108695156B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710212313.7A CN108695156B (zh) 2017-04-05 2017-04-05 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710212313.7A CN108695156B (zh) 2017-04-05 2017-04-05 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件

Publications (2)

Publication Number Publication Date
CN108695156A CN108695156A (zh) 2018-10-23
CN108695156B true CN108695156B (zh) 2020-05-19

Family

ID=63841862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710212313.7A Active CN108695156B (zh) 2017-04-05 2017-04-05 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件

Country Status (1)

Country Link
CN (1) CN108695156B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110571273B (zh) * 2019-07-19 2024-05-17 华南理工大学 源、漏和栅极同步制备的GaN HEMT器件及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972069A (zh) * 2014-05-08 2014-08-06 西安电子科技大学 AlGaN-GaN异质结欧姆接触制作方法
WO2016130795A1 (en) * 2015-02-12 2016-08-18 Massachusetts Institute Of Technology Methods and apparatus for variable selectivity atomic layer etching

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972069A (zh) * 2014-05-08 2014-08-06 西安电子科技大学 AlGaN-GaN异质结欧姆接触制作方法
WO2016130795A1 (en) * 2015-02-12 2016-08-18 Massachusetts Institute Of Technology Methods and apparatus for variable selectivity atomic layer etching

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Improved recess-ohmics in AlGaN/GaN high-electron-mobility transistors with AlN spacer layer on silicon substrate;Subramaniam Arulkumaran et al;《Phys. Status Solidi C》;20100622;第7卷(第10期);第2412第1段-2414页最后1段,附图1 *
Subramaniam Arulkumaran et al.Improved recess-ohmics in AlGaN/GaN high-electron-mobility transistors with AlN spacer layer on silicon substrate.《Phys. Status Solidi C》.2010,第7卷(第10期), *

Also Published As

Publication number Publication date
CN108695156A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
KR101108344B1 (ko) 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN104201104A (zh) 一种氮化镓基增强型器件的制造方法
CN112289858A (zh) Ⅲ族氮化物增强型hemt器件及其制备方法
CN110459595A (zh) 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN109888013A (zh) 镁掺杂制备的增强型GaN基HEMT器件及其制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN210429824U (zh) 一种增强型AlN/AlGaN/GaN HEMT器件
CN109950324A (zh) p型阳极的Ⅲ族氮化物二极管器件及其制作方法
CN107785435A (zh) 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法
CN111584628B (zh) 增强型GaN HEMT器件及其制备方法
CN111223777A (zh) GaN基HEMT器件及其制作方法
CN105514157A (zh) 一种GaN基双异质结HEMT器件及其制作方法
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
CN116092935A (zh) 一种AlGaN/GaN HEMT器件的制作方法
CN113140630B (zh) 增强型HEMT的p型氮化物栅的制备方法及应用其制备增强型氮化物HEMT的方法
CN103681831A (zh) 高电子迁移率晶体管及其制造方法
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
CN110797390B (zh) 一种增强型GaNHEMT集成结构及其制备方法
TWI791364B (zh) 常關型氮化鎵元件的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant