CN116092935A - 一种AlGaN/GaN HEMT器件的制作方法 - Google Patents

一种AlGaN/GaN HEMT器件的制作方法 Download PDF

Info

Publication number
CN116092935A
CN116092935A CN202310046373.1A CN202310046373A CN116092935A CN 116092935 A CN116092935 A CN 116092935A CN 202310046373 A CN202310046373 A CN 202310046373A CN 116092935 A CN116092935 A CN 116092935A
Authority
CN
China
Prior art keywords
dielectric layer
gold
algan
gate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310046373.1A
Other languages
English (en)
Inventor
孙鹏
杨继业
邢军军
邓光敏
陈冲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202310046373.1A priority Critical patent/CN116092935A/zh
Publication of CN116092935A publication Critical patent/CN116092935A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种AlGaN/GaN HEMT器件的制作方法,包括提供半导体结构,该半导体结构自下而上包括衬底、缓冲层、含有二维电子气沟道的异质结结构、第一介质层以及源漏欧姆接触;在半导体结构上方淀积第二介质层,并利用光刻工艺在第二介质层上定义无金栅电极图形;利用原子层刻蚀工艺将无金栅极图形下的第一和第二介质层完全刻蚀去除,并采用湿法工艺进行表面修复处理;利用原子层沉积与化学气相沉积配合使用的方法生长栅介质层,对栅介质层表面进行湿法修复处理;淀积无金栅电极金属薄膜,然后通过剥离工艺,形成无金栅电极。本发明采用MIS栅结构的TiN/Ti/TiN无金栅工艺,并通过ALE、ALD和湿法处理的方法,降低了表面缺陷密度,有效改善了栅极漏电,提升了器件接触性能。

Description

一种AlGaN/GaN HEMT器件的制作方法
技术领域
本发明涉及半导体制造技术领域,具体涉及一种AlGaN/GaN HEMT器件的制作方法。
背景技术
GaN作为第三代半导体材料在功率器件中的应用受到了广泛的关注,其中基于AlGaN/GaN异质结结构的HEMT(High Electron Mobility Transistor,高电子迁移率晶体管)具有高频、高功率密度以及高工作温度的优点,是固态微波功率器件和功率电子器件的发展方向。
栅极的形成是影响HEMT器件性能和可靠性的关键技术之一,目前在制作HEMT的栅极时,一般采用的栅刻蚀技术通常使用干法刻蚀技术,由于干法刻蚀是一种等离子体加工工艺,这将引起有源区的离子损伤,导致半导体内缺陷的增多以及沟道迁移率和2DEG浓度的降低等;同时干法刻蚀的均匀性或稳定性难以满足栅下介质层或半导体层厚度的精确控制的要求。因此使用常用的反应离子刻蚀RIE以及电感耦合等离子体ICP等干法刻蚀进行栅槽制备,会影响器件的稳定性和可靠性。而且,如图1所示,传统的Ni/Au/Ni含金肖特基栅电极存在高温环境中性能不稳定、不能与Si工艺线兼容、采用肖特基接触导致漏电流大的问题,这将不利于长期应用,应考虑热稳定性高的难熔金属作为栅电极。无金栅电极工艺的研究和优化不仅提供了一种新型栅电极制备技术,而且能降低GaN基HEMT器件的材料成本,与CMOS工艺兼容性高,提高了生产效率。
发明内容
有鉴于此,本发明提供一种AlGaN/GaN HEMT器件的制作方法,用以优化栅电极形成工艺,进一步提升AlGaN/GaN HEMT器件性能。
本发明提供一种AlGaN/GaN HEMT器件的制作方法,包括以下步骤:
步骤一、提供半导体结构,所述半导体结构自下而上包括衬底、缓冲层、含有二维电子气沟道的异质结结构、第一介质层以及源漏欧姆接触;
步骤二、在所述半导体结构上方淀积第二介质层,并利用光刻工艺在所述第二介质层上定义无金栅极图形;
步骤三、利用原子层刻蚀工艺将所述无金栅极图形下的所述第一和第二介质层完全刻蚀去除,并采用湿法工艺进行表面修复处理;
步骤四、利用原子层沉积与化学气相沉积配合使用的方法生长栅介质层,采用湿法工艺对所述栅介质层表面进行修复处理;
步骤五、利用光刻工艺定义无金栅电极图形,淀积无金栅电极金属薄膜,然后通过剥离工艺,形成无金栅电极。
优选地,步骤一中所述衬底为硅衬底。
优选地,步骤一中所述缓冲层为GaN缓冲层。
优选地,步骤一中所述异质结结构包括GaN沟道层和AlGaN势垒层。
优选地,步骤一中所述源漏欧姆接触通过对所述第一介质层和所述异质结结构进行刻蚀,然后进行欧姆接触金属填充形成。
优选地,所述欧姆接触金属为Ti/Al/Ti/TiN叠层。
优选地,步骤二中所述第二介质层为氧化铝或氮化铝,淀积方法为溅射或原子层沉积。
优选地,步骤五中所述无金栅电极金属薄膜为TiN/Ti/TiN叠层,通过电子束蒸发或者磁控溅射的方式淀积。
本发明采用原子层刻蚀(ALE)、原子层沉积(ALD)的介质层刻蚀和沉积方法,使得介质层厚度精准可控,使器件具有更低的栅极漏电;采用湿法进行器件表面处理,对器件表面进行损伤修复,减小了界面损伤,降低了表面缺陷密度,有效改善了栅极漏电,提升了接触性能;采用MIS(Metal-Insulator-Semiconductor,金属-绝缘层-半导体)栅结构、TiN/Ti/TiN无金栅工艺,兼容于成熟的CMOS工艺,能够有效降低器件制造难度,提高生产效率,进而提高器件的竞争力。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其它目的、特征和优点将更为清楚,在附图中:
图1显示为传统的肖特基栅结构的示意图;
图2显示为传统的AlGaN/GaN HEMT器件的示意图;
图3显示为本发明实施例的的MIS栅结构的示意图;
图4显示为本发明实施例的AlGaN/GaN HEMT器件的制作方法的流程图;
图5-图8显示为本发明实施例的AlGaN/GaN HEMT器件的制作方法各步骤中的结构示意图;
图9-图10显示为本发明实施例的MIS栅结构的AlGaN/GaN HEMT器件的I-V曲线示意图;
图11-图12显示为现有技术的肖特基栅结构的AlGaN/GaN HEMT器件的I-V曲线示意图。
具体实施方式
以下基于实施例对本发明进行描述,但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中,详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质,公知的方法、过程、流程、元件和电路并没有详细叙述。
此外,本领域普通技术人员应当理解,在此提供的附图都是为了说明的目的,并且附图不一定是按比例绘制的。
除非上下文明确要求,否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义;也就是说,是“包括但不限于”的含义。
在本发明的描述中,需要理解的是,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性。此外,在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。
继第一代Ge、Si半导体材料和第二代GaAs、InP化合物半导体材料之后,GaN(氮化镓)作为第三代半导体材料,以高击穿场强、高热稳定性、高电子饱和漂移速度等出色的性能在集成器件制作领域有着广泛的应用。由于AlGaN、GaN具有很强的自发极化效应和压电极化效应,非故意掺杂的AlGaN/GaN结构即可在异质结界面形成高浓度的2DEG(Two-Dimensional Electron Gas,二维电子气),被认为是制作高功率射频器件和耐高压开关器件的最佳材料。
如图2所示,单个HEMT器件中,电极包括源(s)、漏(d)和栅极(g),源漏电极之间的信号传递或放大通过AlGaN/GaN异质结界面的二维电子气(2DEG)的导通得以实现,其开关和关闭基于栅极进行开关调控,栅电极控制着沟道2DEG运动,栅电极质量的好坏直接决定HEMT器件栅控能力,影响器件跨导和功率输出特性。因此,对栅工艺的研究具有重要意义。本发明提出了一种与Si-CMOS工艺兼容的的TiN/Al/TiN无金栅工艺,如图3所示,采用MIS(Metal-Insulator-Semiconductor,金属-绝缘层-半导体)栅结构,介质层厚度精准可控,使器件具有更低的栅极漏电。下面结合附图来进一步说明本发明的技术方案。
图4显示为本发明实施例的AlGaN/GaN HEMT器件的制作方法的流程图;图5-图8显示为本发明实施例的AlGaN/GaN HEMT器件的制作方法各步骤中的结构示意图。如图8所示,本发明实施例的AlGaN/GaN HEMT器件的制作方法包括如下步骤:
步骤一、提供半导体结构,该半导体结构自下而上包括衬底、缓冲层、含有二维电子气沟道的异质结结构、第一介质层以及源漏欧姆接触。
本发明实施例中,衬底为硅衬底,缓冲层为GaN缓冲层,异质结结构包括GaN沟道层和AlGaN势垒层。如图5所示,衬底、缓冲层、GaN沟道层、AlGaN势垒层和第一介质层(ILD-1)为依次层叠的结构,二维电子气沟道(2DEG)形成在GaN沟道层和AlGaN势垒层之间。源漏欧姆接触通过对第一介质层和异质结结构进行刻蚀,然后进行欧姆接触金属填充形成。其中,欧姆接触金属为Ti/Al/Ti/TiN叠层,第一介质层为氧化铝或氮化铝。
此外,各HEMT之间必须通过隔离技术将2DEG予以关断隔离,以防止器件之间信号的干扰。为了实现HEMT器件之间的隔离,现有技术主要采用等离子体刻蚀(RIE)或离子束注入两种方法实现。在一种可选的方式中,如图5所示,隔离区域采用局部离子注入平面隔离,注入的元素为Ar,当然也可以为F、N或者B。
步骤二、在半导体结构上方淀积第二介质层,并利用光刻工艺在第二介质层上定义无金栅极图形。
如图6所示,通过溅射或原子层沉积方法在在AlGaN势垒层上方淀积第二介质层(ILD-2)。本发明实施例中,介质层(ILD)为氧化铝或氮化铝。利用光刻技术在第二介质层上定义无金栅极图形包括光刻胶的涂敷、曝光、显影等工艺,这里不再赘述。
步骤三、利用原子层刻蚀工艺将无金栅极图形下的第一和第二介质层完全刻蚀去除,并采用湿法工艺进行表面修复处理。
本发明实施例中,采用原子层刻蚀(ALE)工艺结合湿法工艺对栅极形成区域进行处理,能够将第一和第二介质层完全刻蚀去除,并对栅电极图形中暴露出来的器件表面进行损伤修复,减小了界面损伤,有利于降低栅极漏电。
步骤四、利用原子层沉积与化学气相沉积配合使用的方法生长栅介质层,采用湿法工艺对栅介质层表面进行修复处理。
如图7所示,利用原子层沉积与化学气相沉积配合使用的方法生长栅介质层。化学气相沉积(CVD)是利用一种或多种气态或蒸汽态的前驱体物质在气相或气固界面上分解或者反应生成固态沉积物的技术。原子层沉积(ALD)可以认为是化学气相沉积反应的一种,它通过将气态前驱体交替注入反应器,借助两步具有自限制特性的表面化学反应,实现薄膜在器件表面的可控生长。本发明实施例中,利用原子层沉积与化学气相沉积配合使用的方法生长栅介质层,使得栅介质层厚度精准可控,使器件具有更低的栅极漏电,并对栅介质层表面进行湿法工艺,对栅介质层表面进行损伤修复,减小了界面损伤,降低了表面缺陷密度,有效改善了栅极漏电,提升了接触性能。
步骤五、利用光刻工艺定义无金栅电极图形,淀积无金栅电极金属薄膜,然后通过剥离工艺,形成无金栅电极。
如图8所示,形成无金栅电极(G)。本发明实施例中,无金栅电极金属薄膜包括第一金属层TiN、第二金属层Ti、第三金属层TiN,采用电子束蒸发或者磁控溅射的方法依次沉积金属层TiN/Ti/TiN。当然,也可以采用其他合适的方法。
图8显示为本发明实施例的AlGaN/GaN HEMT器件的制作方法形成的器件的示意图。如图8所示,本发明实施例的AlGaN/GaN HEMT器件包括AlGaN/GaN异质结外延层、第一和第二介质层、栅介质层、无金栅电极、无金源漏电极以及无金栅电极。其中,AlGaN/GaN异质结外延层从下往上依次包括衬底、缓冲层、GaN沟道层和AlGaN势垒层,GaN沟道层和AlGaN势垒层之间形成有二维电子气沟道。当然,还包括各HEMT器件间的隔离区域。
图9-图10显示为本发明实施例的MIS栅结构的AlGaN/GaN HEMT器件的I-V曲线示意图;图11-图12显示为现有技术的肖特基栅结构的AlGaN/GaN HEMT器件的I-V曲线示意图。二者对比,显然,通过本发明实施例方法得到的栅极结构漏电小于1E-10A,与肖特基栅结构相比漏电有极大的改善。
综上,本发明采用MIS栅结构的TiN/Ti/TiN无金栅工艺,兼容于成熟的CMOS工艺,能够有效降低器件制造难度,提高生产效率,进而提高器件的竞争力;通过ALE、ALD和湿法处理的方法,使得介质层厚度精准可控,并降低了表面的缺陷密度,有效改善了栅极漏电和金属-半导体接触性能。
以上所述仅为本发明的优选实施例,并不用于限制本发明,对于本领域技术人员而言,本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种AlGaN/GaN HEMT器件的制作方法,其特征在于,包括以下步骤:
步骤一、提供半导体结构,所述半导体结构自下而上包括衬底、缓冲层、含有二维电子气沟道的异质结结构、第一介质层以及源漏欧姆接触;
步骤二、在所述半导体结构上方淀积第二介质层,并利用光刻工艺在所述第二介质层上定义无金栅极图形;
步骤三、利用原子层刻蚀工艺将所述无金栅极图形下的所述第一和第二介质层完全刻蚀去除,并采用湿法工艺进行表面修复处理;
步骤四、利用原子层沉积与化学气相沉积配合使用的方法生长栅介质层,采用湿法工艺对所述栅介质层表面进行修复处理;
步骤五、利用光刻工艺定义无金栅电极图形,淀积无金栅电极金属薄膜,然后通过剥离工艺,形成无金栅电极。
2.根据权利要求1所述的GaN HEMT低温无金欧姆接触的制备方法,其特征在于,步骤一中所述衬底为硅衬底。
3.根据权利要求1所述的GaN HEMT低温无金欧姆接触的制备方法,其特征在于,步骤一中所述缓冲层为GaN缓冲层。
4.根据权利要求1所述的AlGaN/GaN HEMT器件的制作方法,其特征在于,步骤一中所述异质结结构包括GaN沟道层和AlGaN势垒层。
5.根据权利要求4所述的AlGaN/GaN HEMT器件的制作方法,其特征在于,步骤一中所述源漏欧姆接触通过对所述第一介质层和所述异质结结构进行刻蚀,然后进行欧姆接触金属填充形成。
6.根据权利要求5所述的AlGaN/GaN HEMT器件的制作方法,其特征在于,所述欧姆接触金属为Ti/Al/Ti/TiN叠层。
7.根据权利要求1所述的AlGaN/GaN HEMT器件的制作方法,其特征在于,步骤二中所述第二介质层为氧化铝或氮化铝,淀积方法为溅射或原子层沉积。
8.根据权利要求1所述的AlGaN/GaN HEMT器件的制作方法,其特征在于,步骤五中所述无金栅电极金属薄膜为TiN/Ti/TiN叠层,通过电子束蒸发或者磁控溅射的方式淀积。
CN202310046373.1A 2023-01-31 2023-01-31 一种AlGaN/GaN HEMT器件的制作方法 Pending CN116092935A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310046373.1A CN116092935A (zh) 2023-01-31 2023-01-31 一种AlGaN/GaN HEMT器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310046373.1A CN116092935A (zh) 2023-01-31 2023-01-31 一种AlGaN/GaN HEMT器件的制作方法

Publications (1)

Publication Number Publication Date
CN116092935A true CN116092935A (zh) 2023-05-09

Family

ID=86207835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310046373.1A Pending CN116092935A (zh) 2023-01-31 2023-01-31 一种AlGaN/GaN HEMT器件的制作方法

Country Status (1)

Country Link
CN (1) CN116092935A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117913135A (zh) * 2024-03-19 2024-04-19 润新微电子(大连)有限公司 一种耗尽型GaN器件及其制备方法、HEMT级联型器件
CN117913135B (zh) * 2024-03-19 2024-06-04 润新微电子(大连)有限公司 一种耗尽型GaN器件及其制备方法、HEMT级联型器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117913135A (zh) * 2024-03-19 2024-04-19 润新微电子(大连)有限公司 一种耗尽型GaN器件及其制备方法、HEMT级联型器件
CN117913135B (zh) * 2024-03-19 2024-06-04 润新微电子(大连)有限公司 一种耗尽型GaN器件及其制备方法、HEMT级联型器件

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
JP7178121B2 (ja) 半導体デバイスの製造方法、及びその使用
JP5203220B2 (ja) 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス
CN102651385B (zh) 化合物半导体器件及其制造方法
CN109004017B (zh) 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN116169169A (zh) 一种低栅泄漏电流的增强型GaN HEMTs及其制备方法
CN108598000B (zh) GaN基增强型MISHEMT器件的制作方法及器件
CN111599857B (zh) 二维材料器件与GaN器件异质集成结构及制备方法
CN111584628B (zh) 增强型GaN HEMT器件及其制备方法
CN111933708B (zh) 一种氮化镓mis-hemt钝化设计及其制备方法
CN113394096B (zh) Hemt器件及其自隔离方法、制作方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN111463259B (zh) 高电子迁移率场效应晶体管及其制备方法
CN116092935A (zh) 一种AlGaN/GaN HEMT器件的制作方法
CN114725214A (zh) 一种多层钝化凹槽栅mis-hemt器件及其制备方法
WO2022031937A1 (en) ENHANCEMENT-MODE GaN HFET
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
TWI762346B (zh) 一種iii族氮化物半導體元件之歐姆接觸製造方法
CN115274845B (zh) 一种凹陷式Fin-MESFET栅结构HEMT及制作方法
CN111180503B (zh) 一种半导体器件及其制备方法
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
CN117790563A (zh) 一种增强型GaN高电子迁移率晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination