CN111599857B - 二维材料器件与GaN器件异质集成结构及制备方法 - Google Patents

二维材料器件与GaN器件异质集成结构及制备方法 Download PDF

Info

Publication number
CN111599857B
CN111599857B CN202010475767.5A CN202010475767A CN111599857B CN 111599857 B CN111599857 B CN 111599857B CN 202010475767 A CN202010475767 A CN 202010475767A CN 111599857 B CN111599857 B CN 111599857B
Authority
CN
China
Prior art keywords
layer
dimensional material
gan
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010475767.5A
Other languages
English (en)
Other versions
CN111599857A (zh
Inventor
莫炯炯
王志宇
陈华
刘家瑞
郁发新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202010475767.5A priority Critical patent/CN111599857B/zh
Publication of CN111599857A publication Critical patent/CN111599857A/zh
Application granted granted Critical
Publication of CN111599857B publication Critical patent/CN111599857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种二维材料器件与GaN器件异质集成结构及制备方法，在同一蓝宝石衬底上异质集成二维材料器件与GaN器件，并通过二维材料器件控制GaN器件的开、关，提高整体异质集成结构的性能，发挥GaN器件优势；通过互连电极，实现电连接，降低寄生效应；在二维材料器件中，以二维材料层作为沟道，石墨烯层作为欧姆接触，解决二维材料器件欧姆接触不良的问题；通过T型栅极作为掩膜版并进行自对准工艺，形成第二源极及第二漏极，缩短了T型栅极与源极及漏极的距离，降低了二维材料器件的接入电阻，提高了二维材料器件的性能；本发明可充分发挥GaN器件的优势，并提高整个异质集成结构的性能。

Description

二维材料器件与GaN器件异质集成结构及制备方法
技术领域
本发明属于半导体技术领域，涉及一种二维材料器件与GaN器件异质集成结构及制备方法。
背景技术
作为第三代半导体材料的代表，氮化镓(GaN)具有如高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等许多优良的特性。因此，基于GaN的第三代半导体器件，如高电子迁移率晶体管(HEMT)、异质结场效应晶体管(HFET)等已经得到了应用，尤其在射频、微波等需要大功率和高频率的领域具有明显优势。
常规GaN HEMT器件为常开器件，要实现GaN HEMT器件正常关断的最直接的方式是采用共源共栅的Cascode级联技术，也是商业中主要采用的技术手段之一。该技术是将低压增强型Si基MOSFET器件与高压耗尽型GaN器件级联在一起形成Cascode结构。然而，该Cascode结构的总导通电阻为二者之和，但是Si基器件的导通电阻要远大于GaN器件的导通电阻，即Si基器件的导通电阻基本决定了整个组合器件的导通电阻，同时，GaN器件开关速度也取决于Si基器件，且由于Si基器件的温度限制，无法发挥GaN器件耐高温的优势，所以该技术方案无法完全体现出GaN器件在功耗以及速度方面的优势。Si基MOSFET与GaN器件通常是通过外接金丝打线进行互连，这将无疑会增加系统面积，且会引入了额外寄生，降低整个组合器件的性能，尤为严重的是低压Si基MOSFET和高压GaN HEMT器件的互连寄生电感和两类晶体管的电容失配，会导致低压Si基器件发生雪崩击穿以及器件的振幅振荡。
因此，提供一种新型的GaN器件异质集成结构及制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种二维材料器件与GaN器件异质集成结构及制备方法，用于解决现有技术中的Cascode结构，难以发挥GaN器件优势以及整个组合器件的性能较低的问题。
为实现上述目的及其他相关目的，本发明提供一种二维材料器件与GaN器件异质集成结构的制备方法，包括以下步骤：
提供衬底；
于所述衬底上形成异质外延叠层，所述异质外延叠层包括依次堆叠设置的缓冲层、GaN沟道层、势垒层及第一钝化层；
刻蚀所述异质外延叠层，显露部分所述衬底；
形成隔离侧墙，所述隔离侧墙覆盖所述异质外延叠层的侧壁；
于显露的所述衬底上形成石墨烯层；
刻蚀所述石墨烯层，形成显露所述衬底的开口；
于所述开口中形成二维材料层；
于所述石墨烯层上形成所述二维材料器件的第一源极及第一漏极；
于所述二维材料层上形成所述二维材料器件的栅氧介质层，所述栅氧介质层覆盖所述二维材料层且所述栅氧介质层的宽度大于所述二维材料层的宽度；
于所述栅氧介质层上形成所述二维材料器件的T型栅极；
以所述T型栅极作为掩膜版，进行自对准工艺，形成所述二维材料器件的第二源极及第二漏极，其中，所述第二源极覆盖所述第一源极表面，所述第二漏极覆盖所述第一漏极表面；
形成覆盖所述二维材料器件的第二钝化层；
刻蚀所述异质外延叠层，形成显露所述GaN沟道层的第一沟槽，沉积金属，形成所述GaN器件的源极及漏极；
刻蚀所述异质外延叠层，形成显露所述势垒层的第二沟槽，沉积金属，形成所述GaN器件的栅极；
形成第三钝化层，以覆盖所述第二钝化层及GaN器件；
刻蚀所述第二钝化层及第三钝化层，形成第三沟槽，沉积金属，形成电连接所述二维材料器件及GaN器件的互连电极。
可选地，形成的所述二维材料层包括MoS2二维材料层、WS2二维材料层、MoSe2二维材料层及WSe2二维材料层中的一种或组合，以通过所述二维材料层作为所述T型栅极的沟道。
可选地，形成所述二维材料层的方法包括LPCVD法、MOCVD法、MBE法及薄膜转移法中的一种，其中，当采用LPCVD法时，形成条件包括压强为15mtorr～25mtorr、温度为700℃～900℃，时长为10min～20min。
可选地，形成所述石墨烯层的方法包括MOCVD法，且在形成所述开口时，包括采用ICP法，以O2作为刻蚀气氛，并在10W～20W的功率条件下，刻蚀所述石墨烯层。
可选地，形成所述栅氧介质层的步骤包括：
采用电子束沉积法，在沉积速度为0.05A/s～0.1A/s的条件下，于所述二维材料层上形成Al金属层；
通过热炉氧化法，将所述Al金属层在氧气条件下进行氧化，形成Al2O3栅氧介质层。
可选地，刻蚀所述异质外延叠层的方法包括ICP法，其中，刻蚀所述第一钝化层的刻蚀气氛包括F基气氛，且刻蚀所述缓冲层、GaN沟道层及势垒层的刻蚀气氛包括Cl基气氛。
可选地，所述衬底包括蓝宝石衬底；形成的所述缓冲层包括AlGaN缓冲层及GaN缓冲层中的一种或组合；形成的所述势垒层包括InAlN势垒层或AlGaN势垒层；形成的所述第一钝化层包括原位SiN钝化层。
本发明还提供一种二维材料器件与GaN器件异质集成结构，所述异质集成结构包括：
衬底；
二维材料器件，所述二维材料器件位于所述衬底上，包括，
石墨烯层，所述石墨烯层与所述衬底相接触；
二维材料层，所述二维材料层贯穿所述石墨烯层；
第一源极及第一漏极，所述第一源极及第一漏极位于所述石墨烯层上；
栅氧介质层，所述栅氧介质层位于所述二维材料层上，所述栅氧介质层覆盖所述二维材料层且所述栅氧介质层的宽度大于所述二维材料层的宽度；
T型栅极，所述T型栅极位于所述栅氧介质层上；
第二源极及第二漏极，所述第二源极覆盖所述第一源极表面，所述第二漏极覆盖所述第一漏极表面；
GaN器件，所述GaN器件位于所述衬底上，包括，
异质外延叠层，所述异质外延叠层包括依次堆叠设置的缓冲层、GaN沟道层、势垒层及第一钝化层；
源极及漏极，所述源极及漏极贯穿所述第一钝化层及势垒层；
栅极，所述栅极贯穿所述第一钝化层；
隔离侧墙，所述隔离侧墙位于所述二维材料器件及GaN器件之间；
第二钝化层，所述第二钝化层覆盖所述二维材料器件；
第三钝化层，所述第三钝化层覆盖所述第二钝化层及GaN器件；
互连电极，所述互连电极位于所述第二钝化层及第三钝化层中，且所述互连电极电连接所述二维材料器件及GaN器件。
可选地，所述二维材料层包括MoS2二维材料层、WS2二维材料层、MoSe2二维材料层及WSe2二维材料层中的一种或组合，以通过所述二维材料层作为所述T型栅极的沟道。
可选地，所述衬底包括蓝宝石衬底；所述缓冲层包括AlGaN缓冲层及GaN缓冲层中的一种或组合；所述势垒层包括InAlN势垒层或AlGaN势垒层；所述第一钝化层包括原位SiN钝化层。
如上所述，本发明的二维材料器件与GaN器件异质集成结构及制备方法，采用适用于二维材料器件与GaN器件的同一蓝宝石衬底，且在同一衬底上异质集成二维材料器件与GaN器件，并通过二维材料器件控制GaN器件的开、关，提高整体异质集成结构的性能，发挥GaN器件优势；通过互连电极，实现二维材料器件及GaN器件的电连接，降低寄生效应；在二维材料器件中，以二维材料层作为沟道，石墨烯层作为欧姆接触，从而解决了二维材料器件欧姆接触不良的问题；通过T型栅极作为掩膜版并进行自对准工艺，形成第二源极及第二漏极，从而缩短了T型栅极与源极及漏极的距离，降低了二维材料器件的接入电阻，提高了二维材料器件的性能；从而本发明的异质集成结构，可充分发挥GaN器件的优势，并提高整个异质集成结构的性能。
附图说明
图1显示为实施例中制备二维材料器件与GaN器件异质集成结构的工艺流程图。
图2显示为实施例中形成异质外延叠层后的结构示意图。
图3显示为实施例中刻蚀异质外延叠层显露部分衬底后的结构示意图。
图4显示为实施例中形成隔离侧墙后的结构示意图。
图5显示为实施例中形成石墨烯层后的结构示意图。
图6显示为实施例中刻蚀石墨烯层形成开口后的结构示意图。
图7显示为实施例中于开口中形成二维材料层后的结构示意图。
图8显示为实施例中形成二维材料器件的第一源极及第一漏极后的结构示意图。
图9显示为实施例中形成二维材料器件的栅氧介质层后的结构示意图。
图10显示为实施例中形成二维材料器件的T型栅极后的结构示意图。
图11显示为实施例中形成二维材料器件的第二源极及第二漏极后的结构示意图。
图12显示为实施例中形成覆盖二维材料器件的第二钝化层后的结构示意图。
图13显示为实施例中形成GaN器件的源极及漏极后的结构示意图。
图14显示为实施例中形成GaN器件的栅极后的结构示意图。
图15显示为实施例中形成覆盖二维材料器件及GaN器件的第三钝化层后的结构示意图。
图16显示为实施例中形成电连接二维材料器件及GaN器件的互连电极后的结构示意图。
元件标号说明
100-衬底；200-异质外延叠层；210-缓冲层；220-GaN沟道层；230-势垒层；240-第一钝化层；300-隔离侧墙；410-石墨烯层；411-开口；420-二维材料层；430-第一源极；440-第一漏极；450-栅氧介质层；460-T型栅极；470-第二源极；480-第二漏极；500-第二钝化层；250-源极；260-漏极；270-栅极；600-第三钝化层；700-互连电极。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，因此图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
参阅图1，本实施例提供一种二维材料器件与GaN器件异质集成结构的制备方法，其中，在同一衬底上，异质集成二维材料器件与GaN器件，通过二维材料器件控制GaN器件的开、关，提高整体异质集成结构的性能，发挥GaN器件优势；通过互连电极，实现二维材料器件及GaN器件的电连接，降低了寄生效应；在二维材料器件中，以二维材料层作为沟道，石墨烯层作为欧姆接触，从而解决了二维材料器件欧姆接触不良的问题；通过T型栅极作为掩膜版并进行自对准工艺，形成第二源极及第二漏极，从而缩短了T型栅极与源极及漏极的距离，降低了二维材料器件的接入电阻，提高了二维材料器件的性能，从而本发明通过二维材料器件及互连电极，可充分发挥GaN器件的优势，并提高整个异质集成结构的性能。
具体的，参阅图2～图16，显示为制备二维材料器件与GaN器件异质集成结构时，各步骤所呈现的结构示意图。
首先，参阅图2，提供衬底100，由于蓝宝石衬底可同时作为二维材料及GaN材料的理想衬底，因此，本实施例中，所述衬底100优选为蓝宝石衬底，但所述衬底100的种类并非局限于此。
接着，于所述衬底100上形成异质外延叠层200，所述异质外延叠层200包括依次堆叠设置的缓冲层210、GaN沟道层220、势垒层230及第一钝化层240。
作为示例，形成的所述缓冲层210包括AlGaN缓冲层，进一步的，所述缓冲层210还可包括位于所述AlGaN缓冲层上的高阻GaN缓冲层或所述缓冲层210仅包括高阻的所述GaN缓冲层；形成的所述势垒层230包括InAlN势垒层或AlGaN势垒层；形成的所述第一钝化层240包括原位SiN钝化层。
具体的，可在所述衬底100上先形成外延AlN成核层，以作为种子层；而后再外延AlxGa1-xN叠层，以形成所述AlGaN缓冲层，且在所述AlxGa1-xN叠层中，x的取值范围包括0＜x＜1，且远离所述AlN成核层的AlxGa1-xN层的x值小于临近所述AlN成核层的AlxGa1-xN层的x值，以缓解所述衬底100与所述GaN沟道层220晶格不匹配及热膨胀系数不匹配的问题；在形成所述AlGaN缓冲层之后，还可形成高阻的所述GaN缓冲层，以形成具有良好的防漏电性能的GaN器件；且在形成高阻的所述GaN缓冲层后，还可形成背势垒层，如AlGaN背势垒层或InGaN背势垒层，以通过所述背势垒层的自极化能力，进一步的提高二维电子气浓度，从而制备具有良好的防漏电性能及较高的击穿电压的所述GaN器件。本实施例中，优选所述缓冲层210包括AlGaN缓冲层及位于所述AlGaN缓冲层上的高阻的所述GaN缓冲层，所述势垒层230采用所述InAlN势垒层，以提高二维电子气的浓度；所述第一钝化层240采用所述原位SiN钝化层，从而可在同一外延腔内一步形成，有利于抑制InAlN/SiN或AlGaN/SiN的界面缺陷。关于异质外延叠层200的结构，可根据需要进行选择，此处不作过分限制。
接着，参阅图3，刻蚀所述异质外延叠层200，显露部分所述衬底100，从而在所述衬底100上划分出所述二维材料器件与所述GaN器件的形成区域。
作为示例，刻蚀所述异质外延叠层200的方法包括ICP法，其中，刻蚀所述第一钝化层240的刻蚀气氛包括F基气氛，且刻蚀所述缓冲层210、GaN沟道层220及势垒层230的刻蚀气氛包括Cl基气氛。
具体的，可采用感应耦合等离子体刻蚀ICP法，刻蚀部分所述异质外延叠层200，其中，可先利用F基气氛刻蚀位于最上层的所述第一钝化层240，然后再利用Cl基气氛刻蚀所述缓冲层210、GaN沟道层220及势垒层230，直到露出所述衬底100。其中，优选在刻蚀所述第一钝化层240时，ICP法所采用的功率尽可能小，如1W等，以避免离子束刻蚀损伤所述势垒层230。
接着，参阅图4，形成隔离侧墙300，所述隔离侧墙300覆盖所述异质外延叠层200的侧壁。
具体的，所述隔离侧墙300可采用SiN层，但并非局限于此，本实施例中，所述隔离侧墙300采用所述SiN层，制备过程包括先沉积50nm～100nm的SiN薄膜，然后利用F基气氛，如SF6/Ar进行各向异性刻蚀，以形成所述隔离侧墙300，以通过所述隔离侧墙300隔离所述二维材料器件与所述GaN器件。
接着，参阅图5，于显露的所述衬底100上形成石墨烯层410，其中，形成所述石墨烯层410的方法包括金属有机化学气相沉积MOCVD法，以通过所述石墨烯层410作为所述二维材料器件的源极及漏极的欧姆接触材料，从而可解决所述二维材料器件欧姆接触不良的问题。
接着，参阅图6，刻蚀所述石墨烯层410，形成显露所述衬底100的开口411。其中，在形成所述开口411时，包括采用ICP法，以O2作为刻蚀气氛，并在10W～20W的功率条件下，刻蚀所述石墨烯层410，以显露所述衬底100。
接着，参阅图7，于所述开口410中形成二维材料层420。
作为示例，形成的所述二维材料层420包括MoS2二维材料层、WS2二维材料层、MoSe2二维材料层及WSe2二维材料层中的一种或组合；其中，形成所述二维材料层420的方法包括低压化学气相沉积法LPCVD法、MOCVD法、MBE法及薄膜转移法中的一种，当采用LPCVD法时，形成条件包括压强为15mtorr～25mtorr，如20mtorr、温度为700℃～900℃，如800℃，时长为10min～20min，如15min；以通过所述二维材料层420作为后续T型栅极460的沟道。
接着，参阅图8，于所述石墨烯层410上形成所述二维材料器件的第一源极430及第一漏极440。
具体的，可先进行光刻，定义出所述第一源极430及第一漏极440的区域，然后通过电子束沉积的方式沉积金属，以形成所述第一源极430及第一漏极440，其中，所述第一源极430及第一漏极440可为Pt/Au金属电极，且厚度可为10nm～20nm/60nm～100nm，但并非局限于此。
接着，参阅图9，于所述二维材料层420上形成所述二维材料器件的栅氧介质层450，所述栅氧介质层450覆盖所述二维材料层420且所述栅氧介质层450的宽度大于所述二维材料层420的宽度。
作为示例，形成所述栅氧介质层450的步骤包括：
采用电子束沉积法，在沉积速度为0.05A/s～0.1A/s的条件下，于所述二维材料层420上形成Al金属层；
通过热炉氧化法，将所述Al金属层在氧气条件下进行氧化，形成Al2O3栅氧介质层。
具体的，可先进行光刻，形成待沉积所述栅氧介质层450的沟槽，所述沟槽的宽度比所述二维材料层420的宽度大一些，然后利用电子束沉积法沉积2nm～4nm厚的所述Al金属层，从而所述Al金属层可同时覆盖所述二维材料层420及两侧的部分所述石墨烯层410。本实施例采用所述电子束沉积法，从而可以沉积厚度较薄的所述Al金属层，且沉积速度缓慢，厚度可控，其中，优选沉积速度为0.05A/s～0.1A/s，如0.1A/s、0.5A/s、0.8A/s，然后利用热炉氧化，以将所述Al金属层在氧气条件下进行氧化，以形成所述Al2O3栅氧介质层。
接着，参阅图10，于所述栅氧介质层450上形成所述二维材料器件的T型栅极460。
具体的，可采用两层具有不同光敏特性的树脂，以通过光刻，在所述树脂中形成T型沟槽，而后在所述T型沟槽中沉积金属，从而形成所述T型栅极460，所述树脂的种类此处不作限制。其中，形成的所述T型栅极460的栅帽的边缘在所述石墨烯层410上的投影位于所述栅氧介质层450与所述第一源极430之间以及位于所述栅氧介质层450与所述第一漏极440之间，参阅图11中的虚线。
接着，参阅图11，以所述T型栅极460作为掩膜版，进行自对准工艺，形成所述二维材料器件的第二源极470及第二漏极480，其中，所述第二源极470覆盖所述第一源极430表面，所述第二漏极480覆盖所述第一漏极440表面。
具体的，以所述T型栅极460的栅帽作为掩膜版，进行自对准工艺，以于所述第一源极430表面形成所述第二源极470，且于所述第一漏极440表面形成所述第二漏极480，从而通过所述第二源极470及第二漏极480，即可形成延伸至所述T型栅极460的栅帽的正下方的源极及漏极，从而可缩短栅极与源极、漏极之间的距离。其中，所述第二源极470及第二漏极480可包括厚度为10nm～20nm厚的Au金属层等。
接着，参阅图12，形成覆盖所述二维材料器件的第二钝化层500。
具体的，所述第二钝化层500可选用SiN钝化层，但并非局限于此，以通过所述SiN钝化层，用以保护制备完毕的所述二维材料器件。其中，形成所述第二钝化层500的方法包括低压化学气相沉积法LPCVD或等离子体增强化学气相沉积PECVD。
接着，刻蚀所述异质外延叠层200，形成显露所述GaN沟道层220的第一沟槽，沉积金属，形成所述GaN器件的源极250及漏极260。
具体的，可先进行光刻，定义出所述GaN器件的源极、漏极区域，然后通过感应耦合等离子体刻蚀ICP，刻蚀位于所述GaN沟道层220上面的所述第一钝化层240及所述势垒层230，形成所述第一沟槽，刻蚀完成后沉积金属，以填充所述第一沟槽，形成所述源极250及漏极260。其中，优选刻蚀过程中采用小功率无损刻蚀，以尽可能避免等离子体刻蚀所造成的材料损伤，且所述源极250及漏极260的材质可选用如Ti/Al/W或Ti/Al/Ni/W等材料，但并非局限于此，以形成欧姆接触电极。
接着，参阅图14，刻蚀所述异质外延叠200，形成显露所述势垒层230的第二沟槽，沉积金属，形成所述GaN器件的栅极270。
具体的，可先进行光刻，定义出所述GaN器件的栅极区域，然后通过感应耦合等离子体刻蚀ICP法，刻蚀所述第一钝化层240，然后沉积金属，填充所述栅极区域的所述第二沟槽，刻蚀完成后沉积金属，以形成所述栅极270。其中，优选刻蚀过程中采用小功率无损刻蚀，如1W等，以尽可能避免等离子体刻蚀所造成的材料损伤，然后沉积金属如Ti/Al/W或TiN/Ti/Al/Ti/TiN等，以形成GaN耗尽型HEMT器件。
接着，参阅图15，形成第三钝化层600，以覆盖所述第二钝化层500及GaN器件。
具体的，所述第三钝化层600包括SiN钝化层，但并非局限于此，可通过LPCVD或PECVD沉积所述第三钝化层600，以通过所述第三钝化层600对所述二维材料器件及GaN器件进行保护，并作为后续制备互连电极700的介质层。其中，在形成所述第三钝化层600之后，还可包括进行CMP平坦化处理，以形成平整表面。
接着，参阅16，刻蚀所述第二钝化层500及第三钝化层600，形成第三沟槽，沉积金属，形成电连接所述二维材料器件及GaN器件的所述互连电极700，从而通过所述互连电极700实现所述二维材料器件及GaN器件的电连接，降低寄生效应。
具体的，可先进行光刻，定义出所述互连电极700的区域，然后利用反应离子刻蚀RIE法或ICP法，刻蚀所述第二钝化层500及第三钝化层600，以形成所述第三沟槽，并沉积金属，以形成所述互连电极700。
本实施例还提供一种二维材料器件与GaN器件异质集成结构，其中，有关所述异质集成结构的制备，可参阅上述制备方法，但并非局限于此，本实施例中，采用上述制备方法形成所述异质集成结构，因此有关所述异质集成结构的具体制备方法，此处不再赘述。
本实施例中，所述异质集成结构包括位于同一衬底上的二维材料器件及GaN器件，通过二维材料器件控制GaN器件的开、关，提高整体异质集成结构的性能，发挥GaN器件优势；通过互连电极进行电连接，从而可降低寄生效应；在二维材料器件中，以二维材料层作为沟道，石墨烯层作为欧姆接触，从而解决了二维材料器件欧姆接触不良的问题；通过第二源极及第二漏极，缩短了T型栅极与源极及漏极的距离，降低了二维材料器件的接入电阻，提高了二维材料器件的性能。
具体的，参阅图16，所述异质集成结构包括衬底100、二维材料器件、GaN器件、覆盖所述二维材料器件的第二钝化层500、覆盖所述第二钝化层500及GaN器件的第三钝化层600、位于所述二维材料器件及GaN器件之间的隔离侧墙300以及电连接所述二维材料器件及GaN器件的互连电极700；其中，所述二维材料器件包括石墨烯层410、二维材料层420、第一源极430、第一漏极440、栅氧介质层450、T型栅极460、第二源极470及第二漏极480；所述GaN器件包括异质外延叠层200、源极250、漏极260及栅极270。
作为示例，所述二维材料层420包括MoS2二维材料层、WS2二维材料层、MoSe2二维材料层及WSe2二维材料层中的一种或组合，以通过所述二维材料层420作为所述T型栅极460的沟道。
作为示例，所述衬底100包括蓝宝石衬底；所述异质外延叠层200中包括缓冲层210、GaN沟道层220、势垒层230及第一钝化层240，且所述缓冲层210包括AlGaN缓冲层及GaN缓冲层中的一种或组合，所述势垒层230包括InAlN势垒层或AlGaN势垒层；所述第一钝化层240包括原位SiN钝化层。
具体的，所述缓冲层210可包括所述AlGaN缓冲层及GaN缓冲层，且所述衬底100与所述AlGaN缓冲层之间还可包括AlN成核层，且在所述GaN缓冲层上，还可包括背势垒层，如AlGaN背势垒层或InGaN背势垒层，以通过所述背势垒层的自极化能力，进一步的提高二维电子气浓度，从而制备具有良好的防漏电性能及较高的击穿电压的所述GaN器件。关于所述异质外延叠层200的结构，可根据需要进行选择，此处不作过分限制。
综上所述，本发明的二维材料器件与GaN器件异质集成结构及制备方法，采用适用于二维材料器件与GaN器件的同一蓝宝石衬底，且在同一衬底上异质集成二维材料器件与GaN器件，并通过二维材料器件控制GaN器件的开、关，提高整体异质集成结构的性能，发挥GaN器件优势；通过互连电极，实现二维材料器件及GaN器件的电连接，降低寄生效应；在二维材料器件中，以二维材料层作为沟道，石墨烯层作为欧姆接触，从而解决了二维材料器件欧姆接触不良的问题；通过T型栅极作为掩膜版并进行自对准工艺，形成第二源极及第二漏极，从而缩短了T型栅极与源极及漏极的距离，降低了二维材料器件的接入电阻，提高了二维材料器件的性能；从而本发明的异质集成结构，可充分发挥GaN器件的优势，并提高整个异质集成结构的性能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种二维材料器件与GaN器件异质集成结构的制备方法，其特征在于，包括以下步骤：
提供衬底；
于所述衬底上形成异质外延叠层，所述异质外延叠层包括依次堆叠设置的缓冲层、GaN沟道层、势垒层及第一钝化层；
刻蚀所述异质外延叠层，显露部分所述衬底；
形成隔离侧墙，所述隔离侧墙覆盖所述异质外延叠层的侧壁；
于显露的所述衬底上形成石墨烯层；
刻蚀所述石墨烯层，形成显露所述衬底的开口；
于所述开口中形成二维材料层，所述二维材料层包括MoS2二维材料层、WS2二维材料层、MoSe2二维材料层及WSe2二维材料层中的一种或组合，以通过所述二维材料层作为所述T型栅极的沟道；
于所述石墨烯层上形成所述二维材料器件的第一源极及第一漏极；
于所述二维材料层上形成所述二维材料器件的栅氧介质层，所述栅氧介质层覆盖所述二维材料层且所述栅氧介质层的宽度大于所述二维材料层的宽度；
于所述栅氧介质层上形成所述二维材料器件的T型栅极；
以所述T型栅极作为掩膜版，进行自对准工艺，形成所述二维材料器件的第二源极及第二漏极，其中，所述第二源极覆盖所述第一源极表面，所述第二漏极覆盖所述第一漏极表面；
形成覆盖所述二维材料器件的第二钝化层；
刻蚀所述异质外延叠层，形成显露所述GaN沟道层的第一沟槽，沉积金属，形成所述GaN器件的源极及漏极；
刻蚀所述异质外延叠层，形成显露所述势垒层的第二沟槽，沉积金属，形成所述GaN器件的栅极；
形成第三钝化层，以覆盖所述第二钝化层及GaN器件；
刻蚀所述第二钝化层及第三钝化层，形成第三沟槽，沉积金属，形成电连接所述二维材料器件及GaN器件的互连电极。
2.根据权利要求1所述的制备方法，其特征在于：形成所述二维材料层的方法包括LPCVD法、MOCVD法、MBE法及薄膜转移法中的一种，其中，当采用LPCVD法时，形成条件包括压强为15mtorr～25mtorr、温度为700℃～900℃，时长为10min～20min。
3.根据权利要求1所述的制备方法，其特征在于：形成所述石墨烯层的方法包括MOCVD法，且在形成所述开口时，包括采用ICP法，以O2作为刻蚀气氛，并在10W～20W的功率条件下，刻蚀所述石墨烯层。
4.根据权利要求1所述的制备方法，其特征在于，形成所述栅氧介质层的步骤包括：
采用电子束沉积法，在沉积速度为0.05A/s～0.1A/s的条件下，于所述二维材料层上形成Al金属层；
通过热炉氧化法，将所述Al金属层在氧气条件下进行氧化，形成Al2O3栅氧介质层。
5.根据权利要求1所述的制备方法，其特征在于：刻蚀所述异质外延叠层的方法包括ICP法，其中，刻蚀所述第一钝化层的刻蚀气氛包括F基气氛，且刻蚀所述缓冲层、GaN沟道层及势垒层的刻蚀气氛包括Cl基气氛。
6.根据权利要求1所述的制备方法，其特征在于：所述衬底包括蓝宝石衬底；形成的所述缓冲层包括AlGaN缓冲层及GaN缓冲层中的一种或组合；形成的所述势垒层包括InAlN势垒层或AlGaN势垒层；形成的所述第一钝化层包括原位SiN钝化层。
7.一种二维材料器件与GaN器件异质集成结构，其特征在于，所述异质集成结构包括：
衬底；
二维材料器件，所述二维材料器件位于所述衬底上，包括，
石墨烯层，所述石墨烯层与所述衬底相接触；
二维材料层，所述二维材料层贯穿所述石墨烯层，所述二维材料层包括MoS2二维材料层、WS2二维材料层、MoSe2二维材料层及WSe2二维材料层中的一种或组合，以通过所述二维材料层作为所述T型栅极的沟道；
第一源极及第一漏极，所述第一源极及第一漏极位于所述石墨烯层上；
栅氧介质层，所述栅氧介质层位于所述二维材料层上，所述栅氧介质层覆盖所述二维材料层且所述栅氧介质层的宽度大于所述二维材料层的宽度；
T型栅极，所述T型栅极位于所述栅氧介质层上；
第二源极及第二漏极，所述第二源极覆盖所述第一源极表面，所述第二漏极覆盖所述第一漏极表面；
GaN器件，所述GaN器件位于所述衬底上，包括，
异质外延叠层，所述异质外延叠层包括依次堆叠设置的缓冲层、GaN沟道层、势垒层及第一钝化层；
源极及漏极，所述源极及漏极贯穿所述第一钝化层及势垒层；
栅极，所述栅极贯穿所述第一钝化层；
隔离侧墙，所述隔离侧墙位于所述二维材料器件及GaN器件之间；
第二钝化层，所述第二钝化层覆盖所述二维材料器件；
第三钝化层，所述第三钝化层覆盖所述第二钝化层及GaN器件；
互连电极，所述互连电极位于所述第二钝化层及第三钝化层中，且所述互连电极电连接所述二维材料器件及GaN器件。
8.根据权利要求7所述的异质集成结构，其特征在于：所述衬底包括蓝宝石衬底；所述缓冲层包括AlGaN缓冲层及GaN缓冲层中的一种或组合；所述势垒层包括InAlN势垒层或AlGaN势垒层；所述第一钝化层包括原位SiN钝化层。
CN202010475767.5A 2020-05-29 2020-05-29 二维材料器件与GaN器件异质集成结构及制备方法 Active CN111599857B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010475767.5A CN111599857B (zh) 2020-05-29 2020-05-29 二维材料器件与GaN器件异质集成结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010475767.5A CN111599857B (zh) 2020-05-29 2020-05-29 二维材料器件与GaN器件异质集成结构及制备方法

Publications (2)

Publication Number Publication Date
CN111599857A CN111599857A (zh) 2020-08-28
CN111599857B true CN111599857B (zh) 2021-01-05

Family

ID=72191442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010475767.5A Active CN111599857B (zh) 2020-05-29 2020-05-29 二维材料器件与GaN器件异质集成结构及制备方法

Country Status (1)

Country Link
CN (1) CN111599857B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035783B (zh) * 2021-03-12 2022-07-22 浙江集迈科微电子有限公司 石墨烯器件与GaN器件异质集成结构及制备方法
CN115663015B (zh) * 2022-10-19 2023-12-15 上海新微半导体有限公司 一种半导体器件结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331076B2 (en) * 2014-05-02 2016-05-03 International Business Machines Corporation Group III nitride integration with CMOS technology
US10236347B2 (en) * 2016-08-08 2019-03-19 King Abdullah University Of Science And Technology Method of producing an electronic device with a graphene device and semiconductor device formed on a common semiconductor substrate
KR102051513B1 (ko) * 2017-01-23 2019-12-04 인천대학교 산학협력단 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터 및 이를 이용한 광 검출기
CN110610936B (zh) * 2019-09-11 2021-10-29 西安电子科技大学 基于键合的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法

Also Published As

Publication number Publication date
CN111599857A (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
US9685338B2 (en) Compound semiconductor device and method of manufacturing the same
US8648390B2 (en) Transistor with enhanced channel charge inducing material layer and threshold voltage control
JP5200936B2 (ja) 電界効果トランジスタおよびその製造方法
CN102651388B (zh) 化合物半导体器件及其制造方法
US9306031B2 (en) Compound semiconductor device, method of manufacturing the same, power supply device and high-frequency amplifier
US20140092638A1 (en) Compound semiconductor device and method of manufacturing the same
US20140209922A1 (en) Semiconductor device
JP5919626B2 (ja) 化合物半導体装置及びその製造方法
US20130193485A1 (en) Compound semiconductor device and method of manufacturing the same
CN103035696B (zh) 化合物半导体器件和用于制造化合物半导体器件的方法
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
US7465968B2 (en) Semiconductor device and method for fabricating the same
JP2011082217A (ja) 化合物半導体装置及びその製造方法
JP2014017423A (ja) 化合物半導体装置及びその製造方法
CN111599857B (zh) 二维材料器件与GaN器件异质集成结构及制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN111048411A (zh) 半导体装置的制造方法
CN111834439A (zh) 一种高电子迁移率晶体管、其制备方法及电子装置
CN111584628B (zh) 增强型GaN HEMT器件及其制备方法
CN111739801A (zh) 一种SOI基p-GaN增强型GaN功率开关器件的制备方法
JP2015012037A (ja) 半導体装置及びその製造方法
CN116092935A (zh) 一种AlGaN/GaN HEMT器件的制作方法
CN111739800A (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
US20240186405A1 (en) High-electron-mobility transistor structure as well as fabricating method and use thereof
CN115863401B (zh) 常闭型晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant