CN111739801A - 一种SOI基p-GaN增强型GaN功率开关器件的制备方法 - Google Patents

一种SOI基p-GaN增强型GaN功率开关器件的制备方法 Download PDF

Info

Publication number
CN111739801A
CN111739801A CN202010574731.2A CN202010574731A CN111739801A CN 111739801 A CN111739801 A CN 111739801A CN 202010574731 A CN202010574731 A CN 202010574731A CN 111739801 A CN111739801 A CN 111739801A
Authority
CN
China
Prior art keywords
layer
gan
etching
passivation layer
growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010574731.2A
Other languages
English (en)
Other versions
CN111739801B (zh
Inventor
郑理
游晋豪
程新红
俞跃辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202010574731.2A priority Critical patent/CN111739801B/zh
Publication of CN111739801A publication Critical patent/CN111739801A/zh
Application granted granted Critical
Publication of CN111739801B publication Critical patent/CN111739801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种SOI基p‑GaN增强型GaN功率开关器件的制备方法，包括：栅介质生长；栅金属生长；刻蚀以制作栅电极；生长第一层钝化层；源漏区欧姆接触；离子注入；生长第二层钝化层；打开源漏窗口；第一深槽刻蚀，第二深槽刻蚀。该方法中p‑GaN带来的器件可控性、稳定性优势和SOI带来的器件单片隔离优势有助于实现GaN单片集成半桥电路，大大减少了寄生电感和die的面积，推动了功率开关器件的集成化和小型化。

Description

一种SOI基p-GaN增强型GaN功率开关器件的制备方法
技术领域
本发明属于功率器件制备领域，特别涉及一种SOI基p-GaN增强型GaN功率开关器件的制备方法。
背景技术
随着后摩尔时代和5G时代的到来，传统的半导体材料硅已逐渐逼近其理论性能极限，科技发展需要性能更加优越的材料。第三代半导体GaN相对硅材料有着诸多优势。高禁带宽度和临界击穿电场使得GaN功率器件具有导通电阻低、开关效率高、本征泄漏电流低和耐高温高压等特性。可以预料，GaN功率半导体未来将在微波通信领域(如5G、雷达)和大功率电力电子领域(如快速充电、工业控制)得到广泛的应用。
GaN电子器件主要以GaN异质结构(如AlGaN/GaN、InAlN/GaN)HEMT(高电子迁移率晶体管)为主。由于极化效应，GaN异质结构界面会形成具有很高的迁移率和极高的载流子面密度的二维电子气(2DEG)，因此GaN HEMT非常适合于高频大功率应用。
GaN材料的体晶生长难度很大，因此目前主流GaN HEMT器件材料都采用异质外延生长GaN的方法制造。外延GaN最常用的衬底材料是蓝宝石、SiC和Si，如图1所示。虽然Si和GaN存在晶格失配和热失配大的问题，但由于Si工艺已经非常成熟，成本也较低，产业界还是以Si基外延GaN为主流。
半桥电路在电力电子领域应用非常广泛。传统衬底材料上高低端器件共享同一个衬底，受到串扰和衬偏效应的影响，因此很难实现单片集成半桥电路(如图2a所示)。GaN-on-SOI HEMT制作的功率开关半桥电路具有天然的优势。因此，GaN-on-SOI HEMT在推动功率开关器件集成化、小型化的过程中具有重要的意义。
如发表于2019年IEEE ELECTRON DEVICE LETTERS的文献“High-Voltage p-GaNHEMTs With OFF-StateBlocking Capability After Gate Breakdown”所述，现有技术中多采用硅衬底制作p-GaN增强型HEMT器件，虽然工艺较为成熟，但这种类型的器件不利于实现半桥电路高低端器件的单片隔离。
发明内容
本发明所要解决的技术问题是提供一种SOI基p-GaN增强型GaN功率开关器件的制备方法以克服现有技术中传统衬底材料上高低端器件很难实现单片集成半桥电路的缺陷。
本发明提供一种SOI基p-GaN增强型GaN功率开关器件的制备方法，包括：
(1)栅介质生长：在SOI基GaN外延层表面生长一层介质层，所述SOI基GaN外延层从下而上依次包括：Si(100)、SiO2、Si(111)、GaN、AlGaN、p-GaN；
(2)栅金属生长：在所述介质层表面生长栅金属；
(3)刻蚀以制作栅电极：利用光刻定义栅区域，刻蚀剩余的栅金属、介质层及p-GaN层，形成栅电极；
(4)第一次钝化：在器件表面生长第一层钝化层；
(5)源漏区欧姆接触：利用光刻定义源漏区域，刻蚀钝化层，生长源漏金属，然后进行退火；
(6)离子注入：利用光刻定义注入区域，随后该区域(高低端器件中间)进行离子注入，注入离子需穿透第一层钝化层，AlGaN层，终止于GaN层，用于截断二维电子气；
(7)第二次钝化：在器件表面生长第二层钝化层；
(8)打开源漏窗口：利用光刻找到源漏区域，刻蚀钝化层以露出源漏区域，生长厚金属用以引出pad；
(9)第一次深槽刻蚀：刻蚀从钝化层到SOI顶层硅的深槽，刻蚀需穿透第二层钝化层、第一层钝化层、AlGaN层、GaN层，终止于顶层硅，随后在槽中生长金属并连接高低端器件的源极和顶层硅，用于消除衬偏效应；
(10)第二次深槽刻蚀：刻蚀从钝化层到SOI的BOX(SiO2)层的深槽，刻蚀需穿透钝化层2、钝化层1、AlGaN层、GaN层、顶层硅，终止于SiO2层，并沉积钝化层用以实现高低端器件的隔离。
所述步骤(1)中介质层包括SiO2、Al2O3、HfO2、La2O3、ZrO2、Si3N4中的一种或多种叠层结构。
所述步骤(1)中介质层的生长方法包括化学气相沉积、原子层沉积、分子束外延、热或电子束蒸发、溅射中的一种。
所述步骤(2)中栅金属包括W、TiN、Al、Ni、Ti、Au、Mo、Pt中的一种或者几种。所述步骤(3)、(5)、(8)、(9)和(10)中刻蚀方法包括ICP或RIE，刻蚀气氛为SF6、CHF3、BCl3、CF4、C4F8、Cl2、He中的一种或几种。
所述步骤(4)和(7)中生长方法包括化学气相沉积、原子层沉积、分子束外延、热或电子束蒸发、溅射中的一种，优选化学气相沉积。
所述步骤(4)和(7)中钝化层包括氮化硅、氧化硅、氧化铝中的一种或几种。
所述步骤(5)中生长方式为磁控溅射。
所述步骤(5)中退火气氛为N2、Ar、氮氢混合气中的一种或几种，退火温度为500-1000℃，退火时间为10-180s。
所述步骤(6)中离子注入采用离子注入机。
所述步骤(6)中离子注入的工艺参数为：注入元素为氮、磷、氢、氦中一种或几种，注入能量为200-1000keV，注入剂量为1012-1017ion/cm2。
所述步骤(8)中厚金属为TiN。
本发明还提供一种上述方法制备得到的GaN功率开关器件。
本发明还提供一种上述方法制备得到的GaN功率开关器件的应用。
本发明选用SOI作为GaN外延衬底，制作SOI基p-GaN增强型HEMT功率开关器件。器件栅极下方的p-GaN通过电导调制作用使沟道二维电子气处于耗尽状态从而实现增强型器件。在图2(b)所示的SOI基集成开关半桥电路截面图中可以看到，利用刻蚀深槽至SOI的BOX层(如图中灰色圈所示)的方法可以完全隔离高低端的器件从而消除串扰，同时通过刻蚀深槽至SOI顶层硅(如图中黑圈所示)并溅射金属使器件源端和衬底硅连接的方法可以有效地消除器件的衬偏效应，从而实现单片集成半桥电路，大大减少了寄生电感和电路所占面积。
有益效果
本发明利用器件栅极下方的p-GaN实现增强型GaN-on-SOI HEMTs半桥器件制备，当栅极施加的电压大于p-n结内建电压时，空穴从p-GaN层注入到GaN沟道中，为保持电中性将从源极诱导等量电子流向漏极，空穴的迁移率比电子低许多，因此多数注入的空穴将停留在栅下GaN沟道中并诱导新的电子产生，这种电导调制作用使p-GaN器件饱和电流不断增大，同时因为栅极没有受到刻蚀工艺影响，器件阈值电压较稳定，器件可控性好。随后利用SOI的天然优势实现了半桥开关电路高低端器件的隔离，耐压可达650V以上。p-GaN带来的器件可控性、稳定性优势和SOI带来的器件单片隔离优势有助于实现GaN单片集成半桥电路，大大减少了寄生电感和die的面积，推动了功率开关器件的集成化和小型化。
附图说明
图1为GaN HEMT器件的结构示意图；
图2为传统功率开关器件(a)和本发明SOI基p-GaN增强型GaN功率开关器件(b)的结构示意图；
图3为本发明SOI基生长介质层后器件的结构示意图；
图4为本发明生长栅金属后器件的结构示意图；
图5为本发明形成栅电极后器件的结构示意图；
图6为本发明生长第一层钝化层(钝化层1)后器件的结构示意图；
图7为本发明形成源漏区欧姆接触后器件的结构示意图；
图8为本发明离子注入后器件的结构示意图；
图9为本发明生长第二层钝化层(钝化层2)后器件的结构示意图；
图10为本发明打开源漏窗口后器件的结构示意图；
图11为本发明第一次深槽刻蚀并生长金属后器件的结构示意图；
图12为本发明第一次深槽刻蚀并生长SiO2后器件的结构示意图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
主要试剂来源：BOE溶液：上海凌峰化学试剂有限公司；光刻胶：AZ公司。
实施例1
本实施例提供一种SOI基p-GaN增强型GaN功率开关器件的制备方法，具体步骤如下：
(1)如图3所示，利用ALD(原子层沉积)技术在SOI基GaN(含p-GaN层)外延层的表面生长一层10nmAl2O3作为栅介质，栅介质的厚度会影响栅控能力、栅漏电流和栅压耐受范围，10nm是一个较优的值。其中SOI基外延层从下而上依次包括：Si(100)、SiO2、Si(111)、GaN(包含过渡层与沟道层)、AlGaN、p-GaN；
(2)如图4所示，利用磁控溅射技术在介质层表面生长TiN(20nm)/Al(100nm)/TiN(20nm)金属叠层作为栅金属；
(3)如图5所示，在金属表面旋涂光刻胶，光刻以确定栅极区域，显影后露出剩余的待刻蚀区域，随后利用金属干法刻蚀机刻蚀金属叠层(刻蚀气氛为Cl2等)，利用BOE溶液湿法刻蚀Al2O3介质层，利用ICP刻蚀p-GaN层(刻蚀气氛Cl2/BCl3)；
(4)如图6所示，利用LPCVD技术在器件表面沉积100nmSi3N4作为第一层钝化层；
(5)如图7所示，旋涂光刻胶，光刻以确定源漏区域，显影后利用RIE技术刻蚀源漏区域的Si3N4，刻蚀气氛为SF6、C4F8等。随后利用磁控溅射法生长Ti(20nm)/Al(100nm)/Ti(20nm)/TiN(60nm)金属叠层以作为源漏金属，用lift-off方法剥离剩余金属后进行退火以形成欧姆接触，退火氛围为N2，温度为870℃，时间为30s；
(6)如图8所示，旋涂光刻胶，显影后露出高低端器件中间的待注入区域，利用离子注入机在该区域注入N离子以阻断AlGaN层和GaN层之间的二维电子气，注入离子需穿透第一层钝化层、AlGaN层，终止于GaN层，注入能量约为700KeV，剂量约为1015ion/cm2；
(7)如图9所示，利用PECVD技术在器件表面沉积150nmSiO2作为第二层钝化层；
(8)如图10所示，旋涂光刻胶并光刻找到源漏区域，显影后利用RIE刻蚀SiO2，刻蚀气氛为SF6、C4F8等，随后利用磁控溅射法生长TiN作为厚金属用以引出pad，lift-off去除多余金属；
(9)如图11所示，旋涂光刻胶并光刻定义刻蚀区域，显影后利用RIE刻蚀第一层钝化层和第二层钝化层，刻蚀气氛为SF6、C4F8等，然后利用ICP刻蚀AlGaN层和GaN层，刻蚀气氛Cl2/BCl3，刻蚀终止于顶层硅层，形成第一深槽。随后利用磁控溅射法在该深槽中生长Ti/Al，并与高低端器件的源极相连以消除衬偏效应的影响；
(10)如图12所示，旋涂光刻胶并定义刻蚀区域，显影后利用RIE刻蚀第一层钝化层和第二层钝化层，刻蚀气氛为SF6、C4F8等，然后利用ICP刻蚀AlGaN层和GaN层，刻蚀气氛Cl2、BCl3，随后利用深硅刻蚀机刻蚀顶层硅，刻蚀氛围为SF6、C4F8等，刻蚀终止于BOX(SiO2)层，形成第二深槽。随后利用LPCVD技术在该深槽中生长SiO2以填满沟槽，从而完全隔离高低端器件，实现半桥电路高低端器件单片集成，大大减少了寄生电感和die的面积。
(11)器件制备完成后，使用探针台测量器件击穿电压。在器件栅压为0V的情况下在漏端和源端加上测试电压，观察漏源电流大小并记录，发现漏源电压在650V时漏源电流仍可小于1μA/mm，说明器件击穿电压可高达650V。
实施例2
本实施例提供一种SOI基p-GaN增强型GaN功率开关器件制备方法，具体步骤如下：
(1)如图3所示，利用ALD(原子层沉积)技术在SOI基GaN(含p-GaN层)晶圆的表面生长一层10nmAl2O3作为栅介质，栅介质的厚度会影响栅控能力、栅漏电流和栅压耐受范围，10nm是一个较优的值。其中SOI基外延层从下而上依次包括：Si(100)、SiO2、Si(111)、GaN(包含过渡层与沟道层)、AlGaN、p-GaN；
(2)如图4所示，利用磁控溅射技术在介质层表面生长TiN(20nm)/Al(100nm)/TiN(20nm)金属叠层作为栅金属；
(3)如图5所示，在金属表面旋涂光刻胶，光刻以确定栅极区域，显影后露出剩余的待刻蚀区域，随后利用金属干法刻蚀机刻蚀金属叠层(刻蚀气氛为Cl2等)，利用BOE溶液湿法刻蚀Al2O3介质层，利用ICP刻蚀p-GaN层(刻蚀气氛Cl2/BCl3)；
(4)如图6所示，利用LPCVD技术在器件表面沉积100nmSi3N4作为第一层钝化层；
(5)如图7所示，旋涂光刻胶，光刻以确定源漏区域，显影后利用RIE技术刻蚀源漏区域的Si3N4，刻蚀气氛为SF6、C4F8等。随后利用磁控溅射法生长(此处与实施例1不同)Ti(20nm)/Al(100nm)/W(60nm)金属叠层以作为源漏金属，用lift-off方法剥离剩余金属后进行退火以形成欧姆接触，退火氛围为N2，温度为870℃，时间为30s；
(6)如图8所示，旋涂光刻胶，显影后露出高低端器件中间的待注入区域，利用离子注入机在该区域注入N离子以阻断AlGaN层和GaN层之间的二维电子气，注入离子需穿透第一层钝化层、AlGaN层，终止于GaN层，注入能量约为700KeV，剂量约为1015ion/cm2；
(7)如图9所示，利用PECVD技术在器件表面沉积150nmSiO2作为第二层钝化层；
(8)如图10所示，旋涂光刻胶并光刻找到源漏区域，显影后利用RIE刻蚀SiO2，刻蚀气氛为SF6、C4F8等，随后利用磁控溅射法生长TiN作为厚金属用以引出pad，lift-off去除多余金属；
(9)如图11所示，旋涂光刻胶并光刻定义刻蚀区域，显影后利用RIE刻蚀第一层钝化层和第二层钝化层，刻蚀气氛为SF6、C4F8等，然后利用ICP刻蚀AlGaN层和GaN层，刻蚀气氛Cl2/BCl3，刻蚀终止于顶层硅层，形成第一深槽。随后利用磁控溅射法在该深槽中生长Ti/Al，并与高低端器件的源极相连以消除衬偏效应的影响；
(10)如图12所示，旋涂光刻胶并定义刻蚀区域，显影后利用RIE刻蚀第一层钝化层和第二层钝化层，刻蚀气氛为SF6、C4F8等，然后利用ICP刻蚀AlGaN层和GaN层，刻蚀气氛Cl2、BCl3，随后利用深硅刻蚀机刻蚀顶层硅，刻蚀氛围为SF6、C4F8等，刻蚀终止于BOX(SiO2)层，形成第二深槽。随后利用LPCVD技术在该深槽中生长SiO2以填满沟槽，从而完全隔离高低端器件，实现半桥电路高低端器件单片集成，大大减少了寄生电感和die的面积。
(11)器件制备完成后，使用探针台测量器件击穿电压。在器件栅压为0V的情况下在漏端和源端加上测试电压，击穿电压与实施例1相同。
实施例3
本实施例提供一种SOI基p-GaN增强型GaN功率开关器件制备方法，具体步骤如下：
(1)如图3所示，利用ALD(原子层沉积)技术在SOI基GaN(含p-GaN层)晶圆的表面生长(此处与实施例1不同)一层5nmAl2O3作为栅介质，其中SOI基外延层从下而上依次包括：Si(100)、SiO2、Si(111)、GaN(包含过渡层与沟道层)、AlGaN、p-GaN；
(2)如图4所示，利用磁控溅射技术在介质层表面生长TiN(20nm)/Al(100nm)/TiN(20nm)金属叠层作为栅金属；
(3)如图5所示，在金属表面旋涂光刻胶，光刻以确定栅极区域，显影后露出剩余的待刻蚀区域，随后利用金属干法刻蚀机刻蚀金属叠层(刻蚀气氛为Cl2等)，利用BOE溶液湿法刻蚀Al2O3介质层，利用ICP刻蚀p-GaN层(刻蚀气氛Cl2/BCl3)；
(4)如图6所示，利用LPCVD技术在器件表面沉积100nmSi3N4作为第一层钝化层；
(5)如图7所示，旋涂光刻胶，光刻以确定源漏区域，显影后利用RIE技术刻蚀源漏区域的Si3N4，刻蚀气氛为SF6、C4F8等。随后利用磁控溅射法生长Ti(20nm)/Al(100nm)/Ti(20nm)/TiN(60nm)金属叠层以作为源漏金属，用lift-off方法剥离剩余金属后进行退火以形成欧姆接触，退火氛围为N2，温度为870℃，时间为30s；
(6)如图8所示，旋涂光刻胶，显影后露出高低端器件中间的待注入区域，利用离子注入机在该区域注入N离子以阻断AlGaN层和GaN层之间的二维电子气，注入离子需穿透第一层钝化层、AlGaN层，终止于GaN层，注入能量约为700KeV，剂量约为1015ion/cm2；
(7)如图9所示，利用PECVD技术在器件表面沉积150nmSiO2作为第二层钝化层；
(8)如图10所示，旋涂光刻胶并光刻找到源漏区域，显影后利用RIE刻蚀SiO2，刻蚀气氛为SF6、C4F8等，随后利用磁控溅射法生长TiN作为厚金属用以引出pad，lift-off去除多余金属；
(9)如图11所示，旋涂光刻胶并光刻定义刻蚀区域，显影后利用RIE刻蚀第一层钝化层和第二层钝化层，刻蚀气氛为SF6、C4F8等，然后利用ICP刻蚀AlGaN层和GaN层，刻蚀气氛Cl2/BCl3，刻蚀终止于顶层硅层，形成第一深槽。随后利用磁控溅射法在该深槽中生长Ti/Al，并与高低端器件的源极相连以消除衬偏效应的影响；
(10)如图12所示，旋涂光刻胶并定义刻蚀区域，显影后利用RIE刻蚀第一层钝化层和第二层钝化层，刻蚀气氛为SF6、C4F8等，然后利用ICP刻蚀AlGaN层和GaN层，刻蚀气氛Cl2、BCl3，随后利用深硅刻蚀机刻蚀顶层硅，刻蚀氛围为SF6、C4F8等，刻蚀终止于BOX(SiO2)层，形成第二深槽。随后利用LPCVD技术在该深槽中生长SiO2以填满沟槽，从而完全隔离高低端器件，实现半桥电路高低端器件单片集成，大大减少了寄生电感和die的面积。
(11)器件制备完成后，使用探针台测量器件击穿电压。在器件栅压为0V的情况下在漏端和源端加上测试电压，击穿电压与实施例1几乎相同。随后测试器件输出特性曲线，该器件相比实施例1，2饱和电流更小，栅压上限更低。
对比例1
本对比例提供一种Si基p-GaN增强型GaN功率开关器件制备方法，具体步骤如下：
(1)如图3所示，利用ALD(原子层沉积)技术在Si基GaN(含p-GaN层)外延层的表面生长一层10nmAl2O3作为栅介质。其中Si基外延层从下而上依次包括：Si(100)、GaN过渡层、GaN(沟道层)、AlGaN、p-GaN；
(2)如图4所示，利用磁控溅射技术在介质层表面生长TiN(20nm)/Al(100nm)/TiN(20nm)金属叠层作为栅金属；
(3)如图5所示，在金属表面旋涂光刻胶，光刻以确定栅极区域，显影后露出剩余的待刻蚀区域，随后利用金属干法刻蚀机刻蚀金属叠层(刻蚀气氛为Cl2等)，利用BOE溶液湿法刻蚀Al2O3介质层，利用ICP刻蚀p-GaN层(刻蚀气氛Cl2/BCl3)；
(4)如图6所示，利用LPCVD技术在器件表面沉积100nmSi3N4作为第一层钝化层；
(5)如图7所示，旋涂光刻胶，光刻以确定源漏区域，显影后利用RIE技术刻蚀源漏区域的Si3N4，刻蚀气氛为SF6、C4F8等。随后利用磁控溅射法生长Ti(20nm)/Al(100nm)/Ti(20nm)/TiN(60nm)金属叠层以作为源漏金属，用lift-off方法剥离剩余金属后进行退火以形成欧姆接触，退火氛围为N2，温度为870℃，时间为30s；
(6)如图8所示，旋涂光刻胶，显影后露出高低端器件中间的待注入区域，利用离子注入机在该区域注入N离子以阻断AlGaN层和GaN层之间的二维电子气，注入离子需穿透第一层钝化层、AlGaN层，终止于GaN层，注入能量约为700KeV，剂量约为1015ion/cm2；
(7)如图9所示，利用PECVD技术在器件表面沉积150nmSiO2作为第二层钝化层；
(8)如图10所示，旋涂光刻胶并光刻找到源漏区域，显影后利用RIE刻蚀SiO2，刻蚀气氛为SF6、C4F8等，随后利用磁控溅射法生长TiN作为厚金属用以引出pad，lift-off去除多余金属；
与SOI基p-GaN增强型GaN功率开关器件相比，Si基的器件会通过共同的Si衬底形成串扰，无法实现高低端器件的彻底隔离，也容易受到衬偏效应影响，因此无法单片集成半桥电路高低端器件，而分立式高低端器件的功率半桥电路所占面积较大，又容易受到寄生参数大的影响。

Claims (9)

1.一种SOI基p-GaN增强型GaN功率开关器件的制备方法，包括：
(1)在SOI基GaN外延层表面生长一层介质层，所述SOI基GaN外延层从下而上依次包括：Si(100)、SiO2、Si(111)、GaN、AlGaN、p-GaN；
(2)在所述介质层表面生长栅金属；
(3)利用光刻定义栅区域，刻蚀剩余的栅金属、介质层及p-GaN层，形成栅电极；
(4)在器件表面生长第一层钝化层；
(5)利用光刻定义源漏区域，刻蚀第一层钝化层，生长源漏金属，然后进行退火；
(6)利用光刻定义注入区域，随后该区域进行离子注入，注入离子需穿透第一层钝化层，AlGaN层，终止于GaN层；
(7)在器件表面生长第二层钝化层；
(8)利用光刻找到源漏区域，刻蚀钝化层以露出源漏区域，生长厚金属用以引出pad；
(9)利用光刻定义刻蚀区域，刻蚀从钝化层到SOI顶层硅的深槽，刻蚀需穿透第二层钝化层、第一层钝化层、AlGaN层、GaN层，终止于顶层硅，随后在槽中生长金属并连接高低端器件的源极和顶层硅；
(10)利用光刻定义刻蚀区域，刻蚀从钝化层到SOI的SiO2层的深槽，刻蚀需穿透第二层钝化层、第一层钝化层、AlGaN层、GaN层、顶层硅，终止于SiO2层，并沉积钝化层。
2.根据权利要求1所述方法，其特征在于，所述步骤(1)中介质层包括SiO2、Al2O3、HfO2、La2O3、ZrO2、Si3N4中的一种或多种叠层结构；介质层的生长方法包括化学气相沉积、原子层沉积、分子束外延、热或电子束蒸发、溅射中的一种。
3.根据权利要求1所述方法，其特征在于，所述步骤(2)中栅金属包括W、TiN、Al、Ni、Ti、Au、Mo、Pt中的一种或者几种。
4.根据权利要求1所述方法，其特征在于，所述步骤(3)、(5)、(8)、(9)和(10)中刻蚀方法包括ICP或RIE，刻蚀气氛为SF6、CHF3、BCl3、CF4、C4F8、Cl2、He中的一种或几种。
5.根据权利要求1所述方法，其特征在于，所述步骤(4)和(7)中生长方法包括化学气相沉积、原子层沉积、分子束外延、热或电子束蒸发、溅射中的一种；钝化层包括氮化硅、氧化硅、氧化铝中的一种或几种。
6.根据权利要求1所述方法，其特征在于，所述步骤(5)中生长方式为磁控溅射；退火气氛为N2、Ar、氮氢混合气中的一种或几种，退火温度为500-1000℃，退火时间为10-180s。
7.根据权利要求1所述方法，其特征在于，所述步骤(6)中离子注入的工艺参数为：注入元素为氮、磷、氢、氦中一种或几种，注入能量为200-1000keV，注入剂量为1012-1017ion/cm2。
8.一种如权利要求1所述方法制备得到的GaN功率开关器件。
9.一种如权利要求1所述方法制备得到的GaN功率开关器件的应用。
CN202010574731.2A 2020-06-22 2020-06-22 一种SOI基p-GaN增强型GaN功率开关器件的制备方法 Active CN111739801B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010574731.2A CN111739801B (zh) 2020-06-22 2020-06-22 一种SOI基p-GaN增强型GaN功率开关器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010574731.2A CN111739801B (zh) 2020-06-22 2020-06-22 一种SOI基p-GaN增强型GaN功率开关器件的制备方法

Publications (2)

Publication Number Publication Date
CN111739801A true CN111739801A (zh) 2020-10-02
CN111739801B CN111739801B (zh) 2021-08-10

Family

ID=72650433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010574731.2A Active CN111739801B (zh) 2020-06-22 2020-06-22 一种SOI基p-GaN增强型GaN功率开关器件的制备方法

Country Status (1)

Country Link
CN (1) CN111739801B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112018038B (zh) * 2020-10-27 2021-02-19 晶芯成(北京)科技有限公司 一种半导体器件的制备方法
CN112687740A (zh) * 2020-12-30 2021-04-20 江苏大学 一种AlGaN/GaN高电子迁移率晶体管及制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100140663A1 (en) * 2008-12-08 2010-06-10 National Semiconductor CMOS Compatable fabrication of power GaN transistors on a <100> silicon substrate
CN102709321A (zh) * 2012-04-20 2012-10-03 程凯 增强型开关器件及其制造方法
CN103021864A (zh) * 2012-12-11 2013-04-03 中国科学院上海微系统与信息技术研究所 一种soi resurf超结器件结构及其制作方法
US20160308040A1 (en) * 2015-04-14 2016-10-20 Hrl Laboratories, Llc III-Nitride Transistor With Trench Gate
CN110518068A (zh) * 2019-08-30 2019-11-29 重庆邮电大学 一种具有p-GaN栅结构的常关型InAlN/GaN HMET器件及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100140663A1 (en) * 2008-12-08 2010-06-10 National Semiconductor CMOS Compatable fabrication of power GaN transistors on a <100> silicon substrate
CN102709321A (zh) * 2012-04-20 2012-10-03 程凯 增强型开关器件及其制造方法
CN103021864A (zh) * 2012-12-11 2013-04-03 中国科学院上海微系统与信息技术研究所 一种soi resurf超结器件结构及其制作方法
US20160308040A1 (en) * 2015-04-14 2016-10-20 Hrl Laboratories, Llc III-Nitride Transistor With Trench Gate
CN110518068A (zh) * 2019-08-30 2019-11-29 重庆邮电大学 一种具有p-GaN栅结构的常关型InAlN/GaN HMET器件及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112018038B (zh) * 2020-10-27 2021-02-19 晶芯成(北京)科技有限公司 一种半导体器件的制备方法
CN112687740A (zh) * 2020-12-30 2021-04-20 江苏大学 一种AlGaN/GaN高电子迁移率晶体管及制造方法

Also Published As

Publication number Publication date
CN111739801B (zh) 2021-08-10

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN103026491B (zh) 常关断型三族氮化物金属-二维电子气隧穿结场效应晶体管
CN108305834B (zh) 一种增强型氮化镓场效应器件的制备方法
CN110459595B (zh) 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法
CN108649071B (zh) 半导体器件及其制造方法
CN109037326B (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN111463260A (zh) 垂直型高电子迁移率场效应晶体管及其制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN104952938A (zh) 一种氮化镓异质结mis栅控功率二极管及其制造方法
WO2020107754A1 (zh) 一种提高GaN增强型MOSFET阈值电压的外延层结构及器件制备
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN111739801B (zh) 一种SOI基p-GaN增强型GaN功率开关器件的制备方法
CN102194819A (zh) 一种基于MOS控制的增强型GaN异质结场效应晶体管
CN210429824U (zh) 一种增强型AlN/AlGaN/GaN HEMT器件
CN107154426A (zh) 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法
CN111599857B (zh) 二维材料器件与GaN器件异质集成结构及制备方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN102290434A (zh) 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法
CN114843337A (zh) 双栅结构氮化镓高电子迁移率晶体管及其制作方法
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
CN102339868B (zh) 带反型隔离层结构的金属半导体场效应晶体管及制作方法
CN102315261A (zh) 半导体器件及其制造方法
CN201829505U (zh) 半导体器件
CN116613065B (zh) 一种增强型氮化镓hemt器件及制造方法
CN112599586B (zh) 一种高可靠性氮化镓基功率器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant