CN102290434A - 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法 - Google Patents

Abstract

一种带栅下缓冲层结构的金属半导体场效应晶体管及制作方法，晶体管包括半绝缘衬底、缓冲层、沟道层与依次形成于沟道层之上的栅下缓冲层、源极帽层和漏极帽层以及源、漏和栅电极；栅下缓冲层在沟道层之上形成一个凸起的平台，栅电极形成于该平台之上。其制作过程是：在半绝缘衬底上依次生长P型缓冲层、N型沟道层、N型栅下缓冲层；对栅下缓冲层两端对应于源电极和漏电极位置的区域进行高浓度N型离子注入，形成源极帽层和漏极帽层；刻蚀掉栅下缓冲层位于栅源之间和栅漏之间的部分；在源极帽层、漏极帽层上制作源电极和漏电极，在栅下缓冲层上制作栅电极。本发明的晶体管能提高微波功放电路与系统的功率密度和频率响应，制作工艺简单。

Description

带栅下缓冲层结构的金属半导体场效应晶体管及制作方法

技术领域

本发明属于电子技术领域，更进一步涉及微电子技术领域中的带栅下缓冲层结构的金属半导体场效应晶体管及制作方法。本发明提供的晶体管可应用于微波功放电路和系统，提高电路和系统的功率密度和频率响应。

背景技术

随着无线通信技术的飞速发展，对大功率微波应用的需求日益迫切。近年来，金属半导体场效应晶体管在微波频段通信和雷达器件中获得了广泛的应用，电路和系统的性能得以不断的提升。目前，在高工作频率例如S波段(3GHz)和X波段(8GHz)实现大功率输出成为金属半导体场效应晶体管器件的主流方向。

当前提高器件功率密度的和工作频率的方法主要有两种：一种采取终端处理技术，改善电极边缘区域的电场分布，使器件具有更大的耐高压能力，进而提升器件的输出功率。例如，带场板结构的场效应晶体管就是在形成栅电极时通过引入栅场板来提高器件的击穿电压。第二种方法是在通过对沟道层的结构和参数进行优化来改善耗尽层在沟道层中的分布，进而减小沟道层的电阻和栅电容，提高器件的输出电流和工作频率。

M/A-COM公司申请的专利“双场板金属半导体场效应晶体管及其形成方法”(申请号200610064354.8，公开号CN 101005096A)提供了一种双场板金属半导体场效应晶体管和形成金属半导体场效应晶体管的方法。该结构引入栅极场板和漏极场板可以改善电极边缘的电场分布，从而提高了器件的击穿电压，并且能在一定程度上抑制表面陷阱对载流子的俘获作用，提高输出电流。但是，该专利申请存在的不足是：栅极场板和漏极场板会引入额外的栅漏电容，使器件的特征频率和最高震荡频率下降，影响器件的在高频段工作时的增益。

美商克立股份有限公司申请的专利“具有源极连接的场板的宽带隙场效应晶体管”(申请号200580014866.7，公开号CN 1998089A)公开了一种改进的场效应晶体管结构，该结构通过与源电极相连的场板调制了栅极边缘的电场分布，提高了器件的耐压，并且避免了引入较大的栅漏电容。该技术存在的不足是：该结构提出场板电极在版图布局上需要绕开栅电极来实现连接，增加了版图的复杂程度，进而降低了大栅宽器件的成品率；另一方面，该发明中有多个金属电极与介电材料存在电学连接关系，降低了器件的可靠性。

电子科技大学申请的专利“源漏双凹结构的金属半导体场效应晶体管”(申请号200710048733.2，公开号CN 101022129A)提出了一种应用在高频、大功率领域的金属半导体场效应晶体管结构。通过对栅源和栅漏之间的有源层进行刻蚀形成多个凹槽来实现对耗尽层的控制，并对漂移区的电场分布进行调制。该技术的不足是：在沟道层中引入了多个细线条的图形，破坏了原先沟道层平整的结构，使沟道层中的电势和电场分布变得复杂。对于近年来主流应用的场效应器件，难以进行复杂小图形的精确刻蚀，其结构与当前工艺水平的矛盾制约了该结构的实际应用。

发明内容

为了克服现有技术的不足，本发明的目的在于提供一种带栅下缓冲层结构的金属半导体场效应晶体管及制作方法，该结构与制作方法在可工艺上简单实现，能同步提高器件的功率密度和工作频率。

带栅下缓冲层结构的金属半导体场效应晶体管，包括半绝缘衬底、缓冲层、沟道层、源极帽层、漏极帽层、栅下缓冲层、源电极、漏电极和栅电极。半绝缘衬底之上形成缓冲层。缓冲层之上形成沟道层。沟道层之上形成源极帽层、漏极帽层和栅下缓冲层，栅下缓冲层位于源极帽层和漏极帽层之间，在沟道层之上形成一个凸起的平台。源极帽层之上形成源电极。漏极帽层之上形成漏电极。栅下缓冲层的平台之上形成栅电极，栅下缓冲层被夹置于沟道层与栅电极中间。栅电极的长度与栅下缓冲层的长度相等。栅下缓冲层中的杂质类型与沟道层中的杂质类型相同。栅下缓冲层的掺杂浓度低于沟道层的掺杂浓度。半绝缘衬底、缓冲层、沟道层、源极帽层、漏极帽层和栅下缓冲层的材料均为半导体材料，包括但不限于硅、锗、砷化镓、氮化镓、碳化硅。

本发明的制作方法包括如下步骤：

(1)衬底预处理

1a)依次使用丙酮、甲醇、去离子水对半绝缘衬底样片进行清洗；

1b)采用微电子工艺中的标准RCA清洗工艺去除样片表面的杂质和氧化层。

(2)生长缓冲层：采用金属氧化物化学气相淀积方法在半绝缘衬底样片正面生长同质P型的缓冲层，缓冲层厚度为0.35～0.6微米，掺杂杂质采用硼，掺杂浓度为4～6×10¹⁵cm^-3。

(3)生长沟道层：采用金属氧化物化学气相淀积方法在P型缓冲层上生长同质N型的沟道层厚度为0.25～0.35微米，掺杂杂质采用磷，掺杂浓度为1.5～3.5×10¹⁷cm^-3。

(4)生长栅下缓冲层：采用金属氧化物化学气相淀积方法在沟道层上生长同质N型的栅下缓冲层，厚度为0.1～0.2微米，掺杂杂质采用磷，掺杂浓度为1×10¹⁶cm^-3～1×10¹⁷cm^-3。

(5)形成源极、漏极帽层：采用高浓度磷离子注入的方法对栅下缓冲层两端对应于源电极和漏电极位置区域进行高浓度掺杂，形成源极帽层和漏极帽层。

(6)刻蚀栅下缓冲：采用电感耦合等离子体刻蚀的方法刻蚀掉栅下缓冲层位于栅源之间和栅漏之间的部分，在沟道层上形成一凸起的平台，该平台的长度等于栅电极的长度。

(7)制作源、漏电极

7a)采用等离子溅射的方法在源极帽层和漏极帽层上制作源电极和漏电极；

7b)在900～1200℃的氮气氛围中进行3～10分钟的退火，形成欧姆接触。

(8)制作栅电极：采用电子束蒸发的方法在栅下缓冲层上制作栅电极，栅电极是由钛/铂/金三层金属构成的多金属层结构，多层金属层的厚度为

本发明与现有技术相比具有以下优点：

第一，本发明通过在沟道层和栅电极之间引入栅下缓冲层，减小了扩展在沟道层中的耗尽层进而增大了沟道电导，克服了现有技术通过引入场板而引起其它负面效应，由此使得本发明在不引入额外的栅漏电容的情况下提高了器件的输出电流。

第二，本发明栅电极直接形成在栅下缓冲层上，不需要引入额外的电极连接，降低了肖特基结的漏电流，克服了现有技术中通过栅极场板来调制电场分布而引入了寄生电容的和通过源极场板来调制电场分布而增加了电极连接路径的缺点，由此使得本发明在不引入额外的电容并且不增加版图的复杂程度的前提下提高器件的击穿电压。

第三，本发明的沟道层为平整结构，规避了现有技术中对沟道层进行多次细线条刻蚀以改变沟道形状的复杂工艺，由此使得本发明在不增加制造工艺难度的情况下改善器件的直流和交流特性。

第四，本发明的制作方法不涉及小尺寸图形的光刻和刻蚀，在工艺实现上比较简单，也不涉及电极与介质层的电学连接，提高了器件和电路的可靠性。

附图说明

图1为本发明晶体管的结构示意图；

图2为本发明制作方法的流程图。

具体实施方式

下面结合附图对本发明做进一步详细描述。

附图1所示的本发明的晶体管结构图中，包括半绝缘衬底；缓冲层；沟道层；源极帽层；漏极帽层；栅下缓冲层；源电极；漏电极；栅电极。

缓冲层和沟道层依次形成于半绝缘衬底之上，并在沟道层之上形成源极帽层、漏极帽层和栅下缓冲层，栅下缓冲层位于源极帽层和漏极帽层之间，在沟道层之上形成了一个凸起的平台。源电极、漏电极分别形成于源极帽层、漏极帽层之上，栅电极形成于栅下缓冲层的平台之上，并且栅下缓冲层被夹置于沟道层和栅电极中间。栅电极的长度与栅下缓冲层的长度相等；栅下缓冲层中的杂质类型与沟道层中的杂质类型相同；栅下缓冲层的掺杂浓度低于沟道层的掺杂浓度；本发明的半绝缘衬底及各层材料可以是任何一种常规的半导体材料，包括但不限于硅、锗、砷化镓、氮化镓、碳化硅、金刚石。

参照图2，对本发明的制作方法通过以下三种实施例予以说明。

实施例1，包括如下步骤：

步骤1，衬底预处理。

依次采用丙酮、甲醇、去离子水对半绝缘衬底样片进行清洗，再用微电子工艺中的标准RCA清洗工艺对去除样片表面的杂质和氧化层。

步骤2，生长缓冲层。

在经过预处理的衬底样片正面通过金属氧化物半导体化学气相淀积的方法生长同质P型缓冲层，缓冲层厚度为0.35微米，掺杂杂质采用硼，掺杂浓度为4×10¹⁵cm^-3。

步骤3，生长沟道层。

在缓冲层上通过金属氧化物半导体化学气相淀积的方法生长同质N型沟道层，厚度为0.25微米，掺杂杂质采用磷，掺杂浓度为1.5×10¹⁷cm^-3。

步骤4，生长栅下缓冲层。

在缓冲层上通过金属氧化物半导体化学气相淀积的方法生长同质N型栅下缓冲层，厚度为0.1微米，掺杂杂质采用磷，掺杂浓度为1×10¹⁶cm^-3。

步骤5，形成源极、漏极帽层。

在栅下缓冲层两端用以制作源电极和漏电极的区域进行高浓度磷离子注入，形成高掺杂浓度的源极帽层和漏极帽层。注入能量为20KeV，注入剂量为2×10¹⁸cm^-2。

步骤6，刻蚀栅下缓冲层。

使用掩模技术遮挡源极帽层、漏极帽层、栅下缓冲层对应于栅电极下的部分，采用电感耦合等离子体刻蚀的方法刻蚀掉其余部分，形成栅下缓冲层平台。

步骤7，制作源、漏电极。

采用等离子溅射的方法分别在源极帽层、漏极帽层上制作源电极和漏电极，电极材料选用镍，厚度为

并在1200℃的温度下在氮气氛围中进行3分钟的退火，使电极与帽层之间形成欧姆接触。

步骤8，制作栅电极。

采用电子束蒸发的方法在栅下缓冲层上形成钛/铂/金的多层金属层的栅电极结构。栅电极包括直接与栅下缓冲层接触的肖特基接触层，肖特基接触层材料为钛，栅电极还还包括肖特基接触层之上的第一覆盖层，第一覆盖层材料为铂，栅电极还进一步包括第一覆盖层之上的第二覆盖层，第二覆盖层材料为金。钛/铂/金多层金属层的厚度为

实施例2，包括如下步骤：

步骤1，衬底预处理。

依次采用丙酮、甲醇、去离子水对半绝缘衬底样片进行清洗，再用微电子工艺中的标准RCA清洗工艺对去除样片表面的杂质和氧化层。

步骤2，生长缓冲层。

在经过预处理的衬底样片正面通过金属氧化物半导体化学气相淀积的方法生长同质P型缓冲层，缓冲层厚度为0.4微米，掺杂杂质采用硼，掺杂浓度为5×10¹⁵cm^-3。

步骤3，生长沟道层。

在缓冲层上通过金属氧化物半导体化学气相淀积的方法生长同质N型沟道层，厚度为0.3微米，掺杂杂质采用磷，掺杂浓度为2.5×10¹⁷cm^-3。

步骤4，生长栅下缓冲层。

在缓冲层上通过金属氧化物半导体化学气相淀积的方法生长同质N型栅下缓冲层，厚度为0.15微米，掺杂杂质采用磷，掺杂浓度为5×10¹⁶cm^-3。

步骤5，形成源极、漏极帽层。

在栅下缓冲层两端用以制作源电极和漏电极的区域进行高浓度磷离子注入，形成高掺杂浓度的源极帽层和漏极帽层。注入能量为20KeV，注入剂量为1.5×10¹⁸cm^-2。

步骤6，刻蚀栅下缓冲层。

使用掩模技术遮挡源极帽层、漏极帽层、栅下缓冲层对应于栅电极下的部分，采用电感耦合等离子体刻蚀的方法刻蚀掉其余部分，形成栅下缓冲层平台。

步骤7，制作源、漏电极。

采用等离子溅射的方法分别在源极帽层、漏极帽层上制作源电极和漏电极，电极材料选用镍，厚度为

并在950℃的温度下在氮气氛围中进行5分钟的退火，使电极与帽层之间形成欧姆接触。

步骤8，制作栅电极。

采用电子束蒸发的方法在栅下缓冲层上形成钛/铂/金的多层金属层的栅电极结构。栅电极包括直接与栅下缓冲层接触的肖特基接触层，肖特基接触层材料为钛，栅电极还还包括肖特基接触层之上的第一覆盖层，第一覆盖层材料为铂，栅电极还进一步包括第一覆盖层之上的第二覆盖层，第二覆盖层材料为金。钛/铂/金多层金属层的厚度为

实施例3，包括如下步骤：

步骤1，衬底预处理。

依次采用丙酮、甲醇、去离子水对半绝缘衬底样片进行清洗，再用微电子工艺中的标准RCA清洗工艺对去除样片表面的杂质和氧化层。

步骤2，生长缓冲层。

在经过预处理的衬底样片正面通过金属氧化物半导体化学气相淀积的方法生长同质P型缓冲层，缓冲层厚度为0.6微米，掺杂杂质采用硼，掺杂浓度为6×10¹⁵cm^-3。

步骤3，生长沟道层。

在缓冲层上通过金属氧化物半导体化学气相淀积的方法生长同质N型沟道层，厚度为0.35微米，掺杂杂质采用磷，掺杂浓度为3.5×10¹⁷cm^-3。

步骤4，生长栅下缓冲层。

在缓冲层上通过金属氧化物半导体化学气相淀积的方法生长同质N型栅下缓冲层，厚度为0.2微米，掺杂杂质采用磷，掺杂浓度为1×10¹⁷cm^-3。

步骤5，形成源极、漏极帽层。

在栅下缓冲层两端用以制作源电极和漏电极的区域进行高浓度磷离子注入，形成高掺杂浓度的源极帽层和漏极帽层。注入能量为20KeV，注入剂量为1×10¹⁸cm^-2。

步骤6，刻蚀栅下缓冲层。

使用掩模技术遮挡源极帽层、漏极帽层、栅下缓冲层对应于栅电极下的部分，采用电感耦合等离子体刻蚀的方法刻蚀掉其余部分，形成栅下缓冲层平台。

步骤7，制作源、漏电极。

采用等离子溅射的方法分别在源极帽层、漏极帽层上制作源电极和漏电极，电极材料选用镍，厚度为

并在900℃的温度下在氮气氛围中进行10分钟的退火，使电极与帽层之间形成欧姆接触。

步骤8，制作栅电极。

采用电子束蒸发的方法在栅下缓冲层上形成钛/铂/金的多层金属层的栅电极结构。栅电极包括直接与栅下缓冲层接触的肖特基接触层，肖特基接触层材料为钛，栅电极还还包括肖特基接触层之上的第一覆盖层，第一覆盖层材料为铂，栅电极还进一步包括第一覆盖层之上的第二覆盖层，第二覆盖层材料为金。钛/铂/金多层金属层的厚度为

本发明提供的晶体管在实际应用中，栅下缓冲层承担一部分栅电极所产生的耗尽层，进而减小扩展在沟道层中的耗尽层，增大沟道层的有效厚度，而沟道层的电阻与其厚度成反比关系，因此，栅下缓冲层的应用减小了沟道电层的电阻，提高了器件的输出电流；另一方面，栅下缓冲层的掺杂浓度低于沟道层的掺杂浓度，在掺杂浓度较低栅下缓冲层之上制作栅电极比直接在掺杂浓度较高的沟道层之上制作栅电极所形成的肖特基结的漏电流要小很多，因此，本发明的结构提高了器件的击穿电压；此外，由于栅下缓冲层的掺杂浓度低于沟道层的掺杂浓度，因此扩展在栅下缓冲层中的耗尽层与扩展在沟道层中的耗尽层的总厚度大于无栅下缓冲层时单一扩展在沟道层中的耗尽层的厚度，而电容的大小与耗尽层厚度成反比关系，因此，栅下缓冲层的应用通过增大栅电极下面总的耗尽层厚度减小了栅电容，而器件的特征频率与最高震荡频率均与栅电容成反比，因此，本发明提供的结构改善了器件的频率特性。

Claims (8)

1.带栅下缓冲层结构的金属半导体场效应晶体管，包括半绝缘衬底、缓冲层、沟道层、源极帽层、漏极帽层、栅下缓冲层、源电极、漏电极和栅电极，其特征在于，所述半绝缘衬底之上形成缓冲层；缓冲层之上形成沟道层；沟道层之上形成源极帽层、漏极帽层和栅下缓冲层，栅下缓冲层位于源极帽层和漏极帽层之间，在沟道层之上形成一个凸起的平台；源极帽层之上形成源电极；漏极帽层之上形成漏电极；栅下缓冲层的平台之上形成栅电极，栅下缓冲层被夹置于沟道层与栅电极中间。

2.根据权利要求1所述的带栅下缓冲层结构的金属半导体场效应晶体管，其特征在于，所述栅电极的长度与栅下缓冲层的长度相等。

3.根据权利要求1所述的带栅下缓冲层结构的金属半导体场效应晶体管，其特征在于，所述栅下缓冲层中的杂质类型与沟道层中的杂质类型相同。

4.根据权利要求1所述的带栅下缓冲层结构的金属半导体场效应晶体管，其特征在于，所述栅下缓冲层的掺杂浓度低于沟道层的掺杂浓度。

5.根据权利要求1所述的带栅下缓冲层结构的金属半导体场效应晶体管，其特征在于，所述半绝缘衬底、缓冲层、沟道层、源极帽层、漏极帽层和栅下缓冲层的材料均为半导体材料。

6.带栅下缓冲层结构的金属半导体场效应晶体管制作方法，包括如下步骤：

(1)衬底预处理

1a)依次使用丙酮、甲醇、去离子水对半绝缘衬底样片进行清洗；

1b)采用微电子工艺中的标准RCA清洗工艺去除样片表面的杂质和氧化层；

(2)生长缓冲层：采用金属氧化物化学气相淀积方法在半绝缘衬底样片正面生长同质P型的缓冲层，缓冲层厚度为0.35～0.6微米，掺杂杂质采用硼，掺杂浓度为4～6×10¹⁵cm^-3；

(3)生长沟道层：采用金属氧化物化学气相淀积方法在P型缓冲层上生长同质N型的沟道层厚度为0.25～0.35微米，掺杂杂质采用磷，掺杂浓度为1.5～3.5×10¹⁷cm^-3；

(4)生长栅下缓冲层：采用金属氧化物化学气相淀积方法在沟道层上生长同质N型的栅下缓冲层，厚度为0.1～0.2微米，掺杂杂质采用磷，掺杂浓度为1×10¹⁶cm^-3～1×10¹⁷cm^-3。；

(5)形成源极、漏极帽层：采用高浓度磷离子注入的方法对栅下缓冲层两端对应于源电极和漏电极位置区域进行高浓度掺杂，形成源极帽层和漏极帽层；

(6)刻蚀栅下缓冲：采用电感耦合等离子体刻蚀的方法刻蚀掉栅下缓冲层位于栅源之间和栅漏之间的部分，在沟道层上形成一凸起的平台，该平台的长度等于栅电极的长度；

(7)制作源、漏电极

7a)采用等离子溅射的方法在源极帽层和漏极帽层上制作源电极和漏电极，

7b)在900～1200℃的氮气氛围中进行3～10分钟的退火，形成欧姆接触；

(8)制作栅电极：采用电子束蒸发的方法在栅下缓冲层上制作栅电极，所述的栅电极是由钛/铂/金三层金属构成的多金属层结构，多层金属层的厚度为

7.根据权利要求6所述的带栅下缓冲层结构的金属半导体场效应晶体管制作方法，其中步骤(4)所述的栅下缓冲层，其掺杂杂质采用的是与沟道层相同的杂质，掺杂浓度低于沟道层的掺杂浓度，其厚度小于沟道层的厚度；

8.根据权利要求6所述的带栅下缓冲层结构的金属半导体场效应晶体管制作方法，其中步骤(5)所述的离子注入的能量为20KeV。

Images