CN117253917A - 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法 - Google Patents

一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法 Download PDF

Info

Publication number
CN117253917A
CN117253917A CN202311394489.0A CN202311394489A CN117253917A CN 117253917 A CN117253917 A CN 117253917A CN 202311394489 A CN202311394489 A CN 202311394489A CN 117253917 A CN117253917 A CN 117253917A
Authority
CN
China
Prior art keywords
layer
algan layer
gan
type algan
shielded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311394489.0A
Other languages
English (en)
Inventor
王冲
周璇
马晓华
李昂
刘凯
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202311394489.0A priority Critical patent/CN117253917A/zh
Publication of CN117253917A publication Critical patent/CN117253917A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法，涉及半导体技术领域，上述通过表面陷阱屏蔽的GaN MIS HEMT包括：衬底层、位于衬底层一侧的Buffer层、GaN层和AlGaN层、位于AlGaN层远离衬底层一侧的源极、漏极以及位于源极与漏极之间的P型AlGaN层；位于P型AlGaN层和AlGaN层远离衬底层一侧的介质层；位于介质层和栅极远离衬底层一侧的钝化层；其中，在源极指向漏极的方向上，P型AlGaN层的长度大于所述栅极的长度；位于源极、漏极和栅极顶面的互联金属。由于栅极与漏极之间的P型AlGaN层可以屏蔽介质层与AlGaN层之间的陷阱对电子的俘获作用，从而改善电流崩塌效应。

Description

一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法
技术领域
本发明属于半导体技术领域，具体涉及一种通过表面陷阱屏蔽的GaN MIS HEMT。
背景技术
随着半导体技术走向成熟，以GaN、SiC和半导体金刚石为代表的第三代半导体材料兴起，逐渐成为半导体行业的研究热点。与Si器件相比，GaN器件的击穿电场、电子迁移率更高以及开关速度更快，更加适合应用于高频、大功率、高压的电力电子系统。
虽然GaN功率器件性能卓越，然而其在实际应用中也存在一系列的可靠性问题和挑战，其中以电流崩塌效应最为显著、影响最大，该效应在器件参数上具体表现为使得动态导通电阻产生额外的损耗，从而降低系统的整体效率，制约了GaN器件的进一步应用及发展。因此，在实际应用中，动态导通电阻的存在不仅使得GaN器件的通态损耗无法准确预测和计算，还会对整个系统的可靠性和工作寿命产生影响。
因此，如何改善电流崩塌效应是本领域技术人员亟待解决的问题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种通过表面陷阱屏蔽的GaN MIS HEMT。本发明要解决的技术问题通过以下技术方案实现：
第一方面，本发明实施例提供一种通过表面陷阱屏蔽的GaN MIS HEMT，包括：
衬底层；
位于所述衬底层一侧的Buffer层；
位于所述Buffer层远离衬底层一侧的GaN层；
位于所述GaN层远离衬底层一侧的AlGaN层；
位于所述AlGaN层远离衬底层一侧的源极、漏极以及位于所述源极与所述漏极之间的P型AlGaN层；
位于所述P型AlGaN层和所述AlGaN层远离衬底层一侧的介质层；
位于所述介质层和所述栅极远离衬底层一侧的钝化层；其中，在源极指向漏极的方向上，所述P型AlGaN层的长度大于所述栅极的长度；
位于所述源极、所述漏极和所述栅极顶面的互联金属。
在本发明的一个实施例中，沿垂直衬底层所在平面的方向，所述AlGaN层的厚度为15～25nm，Al组分为20％～35％。
在本发明的一个实施例中，所述P型AlGaN层具有掺杂浓度梯度且掺杂浓度沿第一方向逐渐增大，所述第一方向为衬底层指向钝化层的方向。
在本发明的一个实施例中，所述P型AlGaN层的掺杂浓度为1e16cm-3～1e19cm-3。
在本发明的一个实施例中，所述P型AlGaN层的Al组分高于所述AlGaN层的Al组分。
在本发明的一个实施例中，所述P型AlGaN层的Al组分沿所述第一方向逐渐增大。
在本发明的一个实施例中，所述P型AlGaN层中的Al组分为20％～50％。
第二方面，本发明还提供一种通过表面陷阱屏蔽的GaN MIS HEMT的制备方法，包括：
提供一衬底层；
利用金属有机化学气相沉积工艺，在所述衬底层表面依次生长Buffer层、GaN层和AlGaN层；
利用化学气相沉积工艺，在所述AlGaN层表面生长具有掺杂浓度梯度和Al组分渐变的P型AlGaN层，并刻蚀掉P型AlGaN层的预设区域；
在所述AlGaN层上的源极区域和漏极区域制作欧姆接触，形成源极和漏极；
在所述AlGaN层与所述GaN层形成的异质结层上制作有源区台面隔离；
利用金属有机化学气相沉积工艺，在所述P型AlGaN层表面生长介质层，并在所述介质层表面淀积形成栅极；其中，在源极指向漏极的方向上，所述P型AlGaN层的长度大于所述栅极的长度；
在所述介质层及所述栅极表面淀积形成钝化层；
对所述源极、所述栅极和所述漏极刻蚀互联开孔，并进行互联金属蒸发，制作得到所述通过表面陷阱屏蔽的GaN MIS HEMT。
在本发明的一个实施例中，沿垂直于衬底层所在平面的方向，所述Buffer层的厚度为1～3μm，所述GaN层的厚度为300nm，所述AlGaN层的厚度为15～25nm。
在本发明的一个实施例中，所述衬底层为蓝宝石、Si或SiC。
与现有技术相比，本发明的有益效果在于：
本发明提供一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法，由于在GaNMIS HEMT中，源、漏极相对设置于AlGaN层的表面，P型AlGaN层位于源、漏极之间，介质层覆盖于P型AlGaN层与AlGaN层表面，而栅极位于介质层上方，因此栅极与漏极之间的P型AlGaN层可以屏蔽介质层与AlGaN层之间的陷阱对电子的俘获作用，从而改善电流崩塌效应。
上述GaN MIS HEMT还包括具有渐变Al组分的P型AlGaN层，P型AlGaN层靠近AlGaN层一侧的Al组分较低、靠近介质层方向的Al组分逐渐升高，其禁带宽度变大，能够减弱介质层与AlGaN层之间的陷阱对电子的俘获作用，也有利于改善器件的电流崩塌效应。此外，P型AlGaN层还具有掺杂浓度梯度，其掺杂浓度在靠近AlGaN层一侧较低以减少2DEG的耗尽，在远离AlGaN层一侧较高，可以有更高的空穴浓度以屏蔽介质层与AlGaN层之间的陷阱对电子的俘获作用，进一步改善了器件的电流崩塌效应。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的通过表面陷阱屏蔽的GaN MIS HEMT的结构示意图；
图2是本发明实施例提供的通过表面陷阱屏蔽的GaN MIS HEMT的制备方法的一种流程图；
图3a～3m是本发明实施例提供的制备通过表面陷阱屏蔽的GaN MIS HEMT的过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
电流崩塌效应是指器件在承受高压偏置后切换到导通状态，实际导通电压高于理想导通电压的现象，即在不同条件下，导通电阻呈现出一定规律的动态变化。电子电力应用中，开关器件往往需要在高频条件下工作，GaN器件的动态电阻如果在导通时间内不足以恢复到理想值，动态导通电阻就会产生额外的损耗，从而降低系统的整体效率，制约了GaN器件的进一步应用及发展。
有鉴于此，本发明提供一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法。
图1是本发明实施例提供的通过表面陷阱屏蔽的GaN MIS HEMT的结构示意图。如图1所示，本发明实施例提供一种通过表面陷阱屏蔽的GaN MIS HEMT，包括：
衬底层；
位于衬底层一侧的Buffer层；
位于Buffer层远离衬底层一侧的GaN层；
位于GaN层远离衬底层一侧的AlGaN层；
位于AlGaN层远离衬底层一侧的源极、漏极以及位于源极与漏极之间的P型AlGaN层；
位于P型AlGaN层和AlGaN层远离衬底层一侧的介质层；
位于介质层和栅极远离衬底层一侧的钝化层；其中，在源极指向漏极的方向上，P型AlGaN层的长度大于栅极的长度；
位于源极、漏极和栅极顶面的互联金属。
具体而言，本发明实施例提供的GaN MIS HEMT包括：衬底层、Buffer层、GaN层、AlGaN层、位于AlGaN层上方的源极、漏极和P型AlGaN层、位于P型AlGaN层与AlGaN层上方的介质层、位于介质层上方的栅极和钝化层以及位于栅极、源极、漏极顶面的互联金属，可选地，源极与漏极相对设置于AlGaN层上方，P型AlGaN层位于源、漏极之间。需要说明的是，在图1中，十、一分别表示空穴和电子，二者会形成电子-空穴对，因此栅极与漏极之间的P型AlGaN层可以屏蔽介质层与AlGaN层之间的陷阱对电子的俘获作用，从而优化器件的动态导通电阻，改善电流崩塌效应。
此外，一般功率器件的源、漏极间距为几微米至几十微米，并且在标准的P型GaNHEMT中，栅极和P型GaN层在水平方向的长度应该是相等的，而本实施例中设置P型AlGaN层的长度略小于源、漏极的间距、大于栅极的长度，如此有利于形成更多的电子-空穴对，进一步削弱了电流崩塌效应对器件的不利影响。
再者，本发明利用表面陷阱屏蔽的GaN基高电子迁移率晶体管基于P型AlGaN层的耗尽作用，使得相同阈值下可采用更厚的栅介质，不仅可以减少栅极漏电，还能实现更高耐压的耗尽型器件。
可选地，沿垂直衬底层所在平面的方向，AlGaN层的厚度为15～25nm，Al组分为20％～35％，通过在AlGaN层上生长3～10nm的P型AlGaN层，不会使沟道中二维电子气(Two-dimensional electron gas，2DEG)完全耗尽，保证了器件的正常工作。
本实施例中，P型AlGaN层具有掺杂浓度梯度且掺杂浓度沿第一方向逐渐增大，第一方向为衬底层指向钝化层的方向。
具体而言，对于具有浓度梯度的P型AlGaN层，其在靠近AlGaN层一侧的掺杂浓度较低，可以减少2DEG的耗尽，而在远离AlGaN层一侧的掺杂浓度较高，可以获得更高的空穴浓度，以屏蔽介质层与AlGaN层之间的陷阱对电子的俘获作用，从而进一步改善电流崩塌效应。
示例性地地，P型AlGaN层的掺杂浓度为1e16 cm-3～1e19cm-3。
可选地，P型AlGaN层的Al组分高于AlGaN层的Al组分。
进一步地，P型AlGaN层的Al组分沿第一方向逐渐增大。
需要说明的是，本实施例中P型AlGaN层靠近AlGaN层一侧的Al组分与AlGaN层的Al组分相当，而靠近介质层方向的Al组分则逐渐增加，使得P型AlGaN层的禁带宽度变大，可以减弱介质层与AlGaN层之间的陷阱对电子的俘获作用；同时，本实施例设置了绝缘的介质层，构成绝缘栅结构，如此引入高势垒的绝缘介质层后，能够有效提高器件的表面势垒高度，减少栅极漏电，也可以增大栅极的击穿电压，使器件的工作范围增加。可选地，P型AlGaN层中的Al组分为20％～50％。
图2是本发明实施例提供的通过表面陷阱屏蔽的GaN MIS HEMT的制备方法的一种流程图，图3a～3m是本发明实施例提供的制备通过表面陷阱屏蔽的GaN MIS HEMT的过程示意图。请参加那图2以及图3a～3m，本发明实施例还提供一种通过表面陷阱屏蔽的GaN MISHEMT的制备方法，包括：
S1、提供一衬底层；
S2、利用金属有机化学气相沉积工艺，在衬底层表面依次生长Buffer层、GaN层和AlGaN层；
S3、利用化学气相沉积工艺，在AlGaN层表面生长具有掺杂浓度梯度和Al组分渐变的P型AlGaN层，并刻蚀掉P型AlGaN层的预设区域；
S4、在AlGaN层上的源极区域和漏极区域制作欧姆接触，形成源极和漏极；
S5、在AlGaN层与GaN层形成的异质结层上制作有源区台面隔离；
S6、利用金属有机化学气相沉积工艺，在P型AlGaN层表面生长介质层，并在介质层表面淀积形成栅极；其中，在源极指向漏极的方向上，P型AlGaN层的长度大于栅极的长度；
S7、在介质层及栅极表面淀积形成钝化层；
S8、对源极、栅极和漏极刻蚀互联开孔，并进行互联金属蒸发，制作得到通过表面陷阱屏蔽的GaN MIS HEMT。
本实施例中，沿垂直于衬底层所在平面的方向，Buffer层的厚度为1～3μm，GaN层的厚度为300nm，AlGaN层的厚度为15～25nm；另外，上述衬底层可选择性使用蓝宝石、Si或SiC。
通过各实施例可知，本发明的有益效果在于：
本发明提供一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法，由于在GaNMIS HEMT中，源、漏极相对设置于AlGaN层的表面，P型AlGaN层位于源、漏极之间，介质层覆盖于P型AlGaN层与AlGaN层表面，而栅极位于介质层上方，因此栅极与漏极之间的P型AlGaN层可以屏蔽介质层与AlGaN层之间的陷阱对电子的俘获作用，从而改善电流崩塌效应。
上述GaN MIS HEMT还包括具有渐变Al组分的P型AlGaN层，P型AlGaN层靠近AlGaN层一侧的Al组分较低、靠近介质层方向的Al组分逐渐升高，其禁带宽度变大，能够减弱介质层与AlGaN层之间的陷阱对电子的俘获作用，也有利于改善器件的电流崩塌效应。此外，P型AlGaN层还具有掺杂浓度梯度，其掺杂浓度在靠近AlGaN层一侧较低以减少2DEG的耗尽，在远离AlGaN层一侧较高，可以有更高的空穴浓度以屏蔽介质层与AlGaN层之间的陷阱对电子的俘获作用，进一步改善了器件的电流崩塌效应。
在本发明的描述中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种通过表面陷阱屏蔽的GaN MIS HEMT，其特征在于，包括：
衬底层；
位于所述衬底层一侧的Buffer层；
位于所述Buffer层远离衬底层一侧的GaN层；
位于所述GaN层远离衬底层一侧的AlGaN层；
位于所述AlGaN层远离衬底层一侧的源极、漏极以及位于所述源极与所述漏极之间的P型AlGaN层；
位于所述P型AlGaN层和所述AlGaN层远离衬底层一侧的介质层；
位于所述介质层和所述栅极远离衬底层一侧的钝化层；其中，在源极指向漏极的方向上，所述P型AlGaN层的长度大于所述栅极的长度；
位于所述源极、所述漏极和所述栅极顶面的互联金属。
2.根据权利要求1所述的通过表面陷阱屏蔽的GaN MIS HEMT，其特征在于，沿垂直衬底层所在平面的方向，所述AlGaN层的厚度为15～25nm，Al组分为20％～35％。
3.根据权利要求1所述的通过表面陷阱屏蔽的GaN MIS HEMT，其特征在于，所述P型AlGaN层具有掺杂浓度梯度且掺杂浓度沿第一方向逐渐增大，所述第一方向为衬底层指向钝化层的方向。
4.根据权利要求3所述的通过表面陷阱屏蔽的GaN MIS HEMT，其特征在于，所述P型AlGaN层的掺杂浓度为1e16 cm-3～1e19cm-3。
5.根据权利要求4所述的通过表面陷阱屏蔽的GaN MIS HEMT，其特征在于，所述P型AlGaN层的Al组分高于所述AlGaN层的Al组分。
6.根据权利要求5所述的通过表面陷阱屏蔽的GaN MIS HEMT，其特征在于，所述P型AlGaN层的Al组分沿所述第一方向逐渐增大。
7.根据权利要求6所述的通过表面陷阱屏蔽的GaN MIS HEMT，其特征在于，所述P型AlGaN层中的Al组分为20％～50％。
8.一种通过表面陷阱屏蔽的GaN MIS HEMT的制备方法，其特征在于，包括：
提供一衬底层；
利用金属有机化学气相沉积工艺，在所述衬底层表面依次生长Buffer层、GaN层和AlGaN层；
利用化学气相沉积工艺，在所述AlGaN层表面生长具有掺杂浓度梯度和Al组分渐变的P型AlGaN层，并刻蚀掉P型AlGaN层的预设区域；
在所述AlGaN层上的源极区域和漏极区域制作欧姆接触，形成源极和漏极；
在所述AlGaN层与所述GaN层形成的异质结层上制作有源区台面隔离；
利用金属有机化学气相沉积工艺，在所述P型AlGaN层表面生长介质层，并在所述介质层表面淀积形成栅极；其中，在源极指向漏极的方向上，所述P型AlGaN层的长度大于所述栅极的长度；
在所述介质层及所述栅极表面淀积形成钝化层；
对所述源极、所述栅极和所述漏极刻蚀互联开孔，并进行互联金属蒸发，制作得到所述通过表面陷阱屏蔽的GaN MIS HEMT。
9.根据权利要求8所述的通过表面陷阱屏蔽的GaN MIS HEMT的制备方法，其特征在于，沿垂直于衬底层所在平面的方向，所述Buffer层的厚度为1～3μm，所述GaN层的厚度为300nm，所述AlGaN层的厚度为15～25nm。
10.根据权利要求8所述的通过表面陷阱屏蔽的GaN MIS HEMT的制备方法，其特征在于，所述衬底层为蓝宝石、Si或SiC。
CN202311394489.0A 2023-10-25 2023-10-25 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法 Pending CN117253917A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311394489.0A CN117253917A (zh) 2023-10-25 2023-10-25 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311394489.0A CN117253917A (zh) 2023-10-25 2023-10-25 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法

Publications (1)

Publication Number Publication Date
CN117253917A true CN117253917A (zh) 2023-12-19

Family

ID=89126442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311394489.0A Pending CN117253917A (zh) 2023-10-25 2023-10-25 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法

Country Status (1)

Country Link
CN (1) CN117253917A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117690963A (zh) * 2024-02-02 2024-03-12 深圳天狼芯半导体有限公司 一种GaN-HEMT器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117690963A (zh) * 2024-02-02 2024-03-12 深圳天狼芯半导体有限公司 一种GaN-HEMT器件及其制备方法

Similar Documents

Publication Publication Date Title
US20200111876A1 (en) Algan/gan heterojunction hemt device compatible with si-cmos process and manufacturing method therefor
JP6373509B2 (ja) 半導体デバイス、及び半導体デバイスの製造方法
US10622456B2 (en) Semiconductor device and method for manufacturing the same
CN109560120B (zh) 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
CN117253917A (zh) 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN113178480B (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN111682064B (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
CN112820648A (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
CN107706232A (zh) 一种原位MIS栅结构常关型GaN基晶体管及制备方法
CN111933709A (zh) 一种具有高可靠性的氮化物器件及其制备方法
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
CN114551586B (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
CN103762234B (zh) 基于超结漏场板的AlGaN/GaN MISHEMT高压器件及其制作方法
CN112201689A (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
CN106601792A (zh) 一种氮化镓高电子迁移率晶体管及其制备方法
TWI732813B (zh) 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法
CN109817711B (zh) 具有AlGaN/GaN异质结的氮化镓横向晶体管及其制作方法
CN113707709B (zh) 具有积累层外延栅极MIS结构AlGaN/GaN高电子迁移率晶体管及其制作方法
KR102125386B1 (ko) 전력 반도체 소자 및 그 제조방법
CN110875384A (zh) 半导体器件及其制造方法
CN110676166A (zh) P-GaN帽层的FinFET增强型器件及制作方法
CN103745993B (zh) 基于超结的AlGaN/GaN MISHEMT高压器件及其制作方法
CN213184300U (zh) 一种具有高可靠性的氮化物器件
CN113707708B (zh) 结型积累层增强型AlGaN/GaN高电子迁移率晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination