CN111509042A - 一种MIS结构GaN高电子迁移率晶体管及其制备方法 - Google Patents

一种MIS结构GaN高电子迁移率晶体管及其制备方法 Download PDF

Info

Publication number
CN111509042A
CN111509042A CN202010362631.3A CN202010362631A CN111509042A CN 111509042 A CN111509042 A CN 111509042A CN 202010362631 A CN202010362631 A CN 202010362631A CN 111509042 A CN111509042 A CN 111509042A
Authority
CN
China
Prior art keywords
layer
gan
mis
mobility transistor
electron mobility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010362631.3A
Other languages
English (en)
Inventor
王登贵
周建军
孔岑
孔月婵
陈堂胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN202010362631.3A priority Critical patent/CN111509042A/zh
Publication of CN111509042A publication Critical patent/CN111509042A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Abstract

本发明公开了一种MIS结构GaN高电子迁移率晶体管及其制备方法,属于半导体器件领域。其结构包含衬底、缓冲层、沟道层、势垒层、p‑GaN层、低维h‑BN层、栅极、源极、漏极以及钝化介质层。本发明通过引入低维h‑BN构建金属‑绝缘层‑半导体(MIS)栅控结构,不仅能够利用h‑BN优异的表面特性降低栅极金属与p‑GaN帽层间的缺陷态和极化电荷,形成高质量MIS栅控界面,提升器件的栅极工作稳定性,而且可借助于h‑BN的高击穿场强特性提升栅极击穿能力,拓宽器件的栅电压工作范围。

Description

一种MIS结构GaN高电子迁移率晶体管及其制备方法
技术领域
本发明涉及一种MIS结构GaN高电子迁移率晶体管及其制备方法,属于半导体器件技术领域。
背景技术
近年来,GaN作为第三代半导体的核心材料,因具有禁带宽度大、击穿电场强度高、饱和电子漂移速度快等优异的性能,在无线通信、电力系统、光电探测等应用领域得到快速发展。
AlGaN/GaN异质结是制备高性能开关功率转换器的优选结构。异质结界面处因自发极化和压电极化效应所产生的高浓度、高迁移率的二维电子气,使得AlGaN/GaN高电子迁移率晶体管(HEMT)器件具有低导通电阻、高跨导、高饱和电流以及高截止频率等优良特性。普通AlGaN/GaN器件的栅极多为肖特基接触,存在较大的泄漏电流,进而会带来诸如热电子注入、逆压电效应等问题,严重影响了开关功率转换器件的工作可靠性。金属-绝缘层-半导体(MIS)栅控结构是在栅极金属和半导体异质结间加入栅介质层,该结构与传统器件相比,理论上可以有效降低器件的泄漏电流,提高器件的击穿电压。然而,目前MIS结构中Al2O3、Si3N4、SiO2、HfO2等多晶氧化物或氮化物栅介质的引入,导致MIS界面系统中存在较高的界面态密度、极化电荷以及缺陷态,进而造成AlGaN/GaN HEMT器件具有严重的工作稳定性问题。因此,降低MIS栅控结构的界面态密度,开发一种能够实现低导通电阻、高阈值电压稳定性、高栅压工作范围的金属-绝缘层-半导体高电子迁移率晶体管(MISHEMT)器件对于实际应用具有重要意义。
发明内容
鉴于上述技术问题,本发明提出一种MIS结构GaN高电子迁移率晶体管及其制备方法,具有低导通电阻、高阈值电压稳定性、高栅压工作范围的特点。
本发明为解决其技术问题采用如下技术方案:
一种MIS结构GaN高电子迁移率晶体管,包括衬底、缓冲层、沟道层、势垒层、p-GaN层、低维h-BN层、栅极、源极、漏极和钝化介质层;所述GaN高电子迁移率晶体管的结构自下而上依次包括衬底、缓冲层、沟道层和势垒层,所述势垒层的上方自左向右依次平行设有源极、基于h-BN的MIS栅控结构以及漏极,所述基于h-BN的MIS栅控结构自下而上依次包含p-GaN层、低维h-BN层与栅电极,所述钝化介质层覆盖于势垒层、源极、MIS栅控结构和漏极的上方且在栅极、源极和漏极对应的位置处开设有窗口。
所述衬底为SiC、Si、蓝宝石、金刚石和GaN自支撑衬底中的任一种。
所述缓冲层为GaN、AlN、AlGaN材料中的一种或多种组成的单层或多层结构。
所述沟道层为GaN、AlGaN、AlN材料中的一种。
所述势垒层为AlGaN、AlInN、AlN、AlInGaN中的一种。
所述栅极的金属为W、Ni、Pt、TiN、Ni-Au合金、Pt-Al合金中的一种。
所述源极和漏极的金属为Ti-Al合金、Ti-Al-Ti-TiN合金、Ti-Al-Ti-Au合金、Ti-Al-Ni-Au合金、Ti-Al-Mo-Au合金中的一种。
所述钝化介质层为SiO2、Si3N4、Al2O3介质中的一种或几种。
一种MIS结构GaN高电子迁移率晶体管的制备方法,包括如下具体步骤:
1)在衬底的上方利用包括金属有机物化学气相沉积、分子束外延和氢化物气相外延的生长方法依次生长缓冲层、沟道层、势垒层和p-GaN层;
2)在所述p-GaN层的上方转移低维h-BN层,随后通过蒸发或溅射方式沉积栅极金属;
3)在所述栅极金属的上方利用光学光刻或电子束直写方式定义MIS栅控结构的掩模,随后通过干法刻蚀和湿法刻蚀方法形成包含p-GaN层、低维h-BN层和栅极的MIS栅控结构;
4)在所述势垒层的上方利用光学光刻或电子束直写方式定义源极和漏极的掩模,通过蒸发或溅射方式沉积欧姆金属,剥离工艺形成源极和漏极,并通过退火工艺形成欧姆接触;
5)在所述势垒层的上方利用光学光刻或电子束直写方式制作有源区掩模,随后采用刻蚀或离子注入方式进行隔离,形成有源区;
6)在所述势垒层、MIS栅控结构、源极和漏极的上方利用包括低压化学气相沉积、等离子增强化学气相沉积和原子层沉积的方法制备钝化介质层;
7)在所述栅极、源极和漏极的上方利用光学光刻或电子束直写方式定义互联开孔区掩模,通过干法刻蚀和湿法刻蚀方法刻蚀钝化层形成互联开孔。
步骤2)中所述低维h-BN层的转移方法为干法转移技术或湿法转移技术。
本发明的有益效果如下:
(1)低维h-BN具有原子级平整且极少有悬挂键和陷阱电荷存在的优异表面,可作为良好的栅介质层。本发明通过引入低维h-BN层构建MIS栅控结构,与传统SiO2、Si3N4等栅介质材料相比,h-BN优异的表面特性可有效降低栅极金属与p-GaN帽层之间的缺陷态和极化电荷,形成高质量MIS栅控界面,提升AlGaN/GaN HEMT器件的栅极工作稳定性。
(2)低维h-BN击穿场强的实验测量值为12MV·cm-1,远优于SiO2(~8MV·cm-1)、Si3N4(~4MV·cm-1)、Al2O3(~7MV·cm-1)以及HfO2(~3MV·cm-1)等栅介质的测量值,因此本发明中基于h-BN构建的MIS栅控结构可利用h-BN的高击穿场强特性提升栅极击穿能力,拓宽器件的栅电压工作范围,增加栅极驱动设计的容忍性。
附图说明
图1为本发明提出的一种MIS结构GaN高电子迁移率晶体管的结构示意图。
图2(a)为本发明提出的一种MIS结构GaN高电子迁移率晶体管的外延生长步骤;图2(b)为本发明提出的一种MIS结构GaN高电子迁移率晶体管的h-BN转移步骤;图2(c)为本发明提出的一种MIS结构GaN高电子迁移率晶体管的MIS栅控结构制备步骤;图2(d)为本发明提出的一种MIS结构GaN高电子迁移率晶体管的源极核漏极制备步骤;图2(e)为本发明提出的一种MIS结构GaN高电子迁移率晶体管的钝化介质层制备步骤。
其中:1、衬底;2、缓冲层;3、沟道层;4、势垒层;5、p-GaN层;6、低维h-BN层;7、栅极;8、源极;9、漏极;10、钝化介质层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下面结合附图和实施例对本发明的技术方案作进一步的说明。
图1所示是本发明所述的一种MIS结构GaN高电子迁移率晶体管的结构示意图,包括衬底1、缓冲层2、沟道层3、势垒层4、p-GaN层5、低维h-BN层6、栅极7、源极8、漏极9和钝化介质层10;所述GaN高电子迁移率晶体管的结构自下而上依次包括衬底1、缓冲层2、沟道层3和势垒层4,所述势垒层4的上方自左向右依次平行设有源极8、基于h-BN的MIS栅控结构以及漏极9,所述基于h-BN的MIS栅控结构自下而上依次包含p-GaN层5、低维h-BN层6与栅电极7,所述钝化介质层10覆盖于势垒层4、源极8、MIS栅控结构和漏极9的上方且在栅极7、源极8和漏极9对应的位置处开设有以便与外界进行电接触的窗口。
参照图2,本发明提出的一种MIS结构GaN高电子迁移率晶体管的制备方法,包括如下具体步骤:
1)在衬底1的上方利用外延生长方法依次生长缓冲层2、沟道层3、势垒层4和p-GaN层5见图2(a);其中,所述衬底1为SiC、Si、蓝宝石、金刚石和GaN自支撑衬底中的任一种;所述缓冲层2为GaN、AlN、AlGaN材料中的一种或多种组成的单层或多层结构;所述沟道层3为GaN、AlGaN、AlN材料中的一种;所述势垒层4为AlGaN、AlInN、AlN、AlInGaN中的一种。外延生长方法包括金属有机物化学气相沉积、分子束外延和氢化物气相外延。
2)在所述p-GaN层5的上方转移低维h-BN层6,随后通过蒸发或溅射方式沉积栅极7金属,如图2(b)中所示;其中,所述低维h-BN层6的转移方法为干法转移技术或湿法转移技术;所述栅极7金属为W、Ni、Pt、TiN、Ni-Au合金、Pt-Al合金中的一种。
3)在所述栅极7金属的上方定义MIS栅控结构的掩模,随后通过刻蚀方法形成包含p-GaN层5、低维h-BN层6和栅极7的MIS栅控结构见图2(c);其中,所述掩模的制作方式为光学光刻或电子束直写方式;所述刻蚀方法包括干法刻蚀和湿法刻蚀。
4)在所述势垒层4的上方定义源极8和漏极9的掩模,通过蒸发或溅射方式沉积欧姆金属,剥离工艺形成源极8和漏极9,并通过退火工艺形成欧姆接触,如图2(d);其中,所述源极8和漏极9的金属为Ti-Al合金、Ti-Al-Ti-TiN合金、Ti-Al-Ti-Au合金、Ti-Al-Ni-Au合金、Ti-Al-Mo-Au合金中的一种。
5)在所述势垒层4的上方制作有源区掩模,随后采用刻蚀或离子注入方式进行隔离,形成有源区。
6)在所述势垒层4、MIS栅控结构、源极8和漏极9的上方沉积钝化介质层10;其中,所述钝化介质层10为SiO2、Si3N4、Al2O3介质中的一种或几种;所述钝化介质层10的生长方法包括低压化学气相沉积、等离子体增强化学气相沉积和原子层沉积。
7)在所述栅极7、源极8和漏极9的上方定义互联开孔区掩模,通过刻蚀方法刻蚀钝化层10形成互联开孔,如图2(e)所示,进而完成MIS结构GaN高电子迁移率晶体管的制备。
至此,已经结合附图对本实施例进行了详细描述。依据以上描述,本领域技术人员应当对本发明“一种MIS结构GaN高电子迁移率晶体管及其制备方法”有了清楚的认识。本发明通过引入低维h-BN层构建MIS栅控结构,不仅能够利用h-BN优异的界面特性降低常规SiO2、Al2O3、HfO2等介质引入的缺陷态和极化电荷,形成高质量MIS栅控界面,改善器件的工作稳定性,而且可借助于h-BN的高击穿场强特性进一步提升器件的栅电压工作范围。
需要说明的是,在附图或说明书正文中,未绘示或描述的实现方式,均为所属技术领域中普通技术人员所知的形式,并未进行详细说明。此外,上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式,本领域普通技术人员可对其进行简单地更改或替换,例如:
(1)p-GaN层可以用p-AlGaN层替代;
(2)将h-BN引入至凹槽结构或F离子注入结构AlGaN/GaN HEMT器件中可以实现同样效果;
(3)低维h-BN层可以用h-BN与传统SiO2、Si3N4、Al2O3以及HfO2等栅介质的组合层结构替代。
还需要说明的是,本发明可提供包含特定值的参数的示范,但这些参数无需确切等于相应的值,而是可在可接受的误差容限或设计约束内近似于相应值。实施例中提到的方向用语,例如“上”、“下”、“前”、“后”、“左”、“右”等,仅是参考附图的方向,并非用来限制本发明的保护范围。此外,除非特别描述或必须依序发生的步骤,上述步骤的顺序并无限制于以上所列,且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑,彼此混合搭配使用或与其他实施例混合搭配使用,即不同实施例中的技术特征可以自由组合形成更多的实施例。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种MIS结构GaN高电子迁移率晶体管,其特征在于:包括衬底(1)、缓冲层(2)、沟道层(3)、势垒层(4)、p-GaN层(5)、低维h-BN层(6)、栅极(7)、源极(8)、漏极(9)和钝化介质层(10);所述GaN高电子迁移率晶体管的结构自下而上依次包括衬底(1)、缓冲层(2)、沟道层(3)和势垒层(4),所述势垒层(4)的上方自左向右依次平行设有源极(8)、基于h-BN的MIS栅控结构以及漏极(9),所述基于h-BN的MIS栅控结构自下而上依次包含p-GaN层(5)、低维h-BN层(6)与栅电极(7),所述钝化介质层(10)覆盖于势垒层(4)、源极(8)、MIS栅控结构和漏极(9)的上方且在栅极(7)、源极(8)和漏极(9)对应的位置处开设有窗口。
2.根据权利要求1所述的一种MIS结构GaN高电子迁移率晶体管,其特征在于:所述衬底(1)为SiC、Si、蓝宝石、金刚石和GaN自支撑衬底中的任一种。
3.根据权利要求1所述的一种MIS结构GaN高电子迁移率晶体管,其特征在于:所述缓冲层(2)为GaN、AlN、AlGaN材料中的一种或多种组成的单层或多层结构。
4.根据权利要求1所述的一种MIS结构GaN高电子迁移率晶体管,其特征在于:所述沟道层(3)为GaN、AlGaN、AlN材料中的一种。
5.根据权利要求1所述的一种MIS结构GaN高电子迁移率晶体管,其特征在于:所述势垒层(4)为AlGaN、AlInN、AlN、AlInGaN中的一种。
6.根据权利要求1所述的一种MIS结构GaN高电子迁移率晶体管,其特征在于:所述栅极(7)的金属为W、Ni、Pt、TiN、Ni-Au合金、Pt-Al合金中的一种。
7.根据权利要求1所述的一种MIS结构GaN高电子迁移率晶体管,其特征在于:所述源极(8)和漏极(9)的金属为Ti-Al合金、Ti-Al-Ti-TiN合金、Ti-Al-Ti-Au合金、Ti-Al-Ni-Au合金、Ti-Al-Mo-Au合金中的一种。
8.根据权利要求1所述的一种MIS结构GaN高电子迁移率晶体管,其特征在于:所述钝化介质层(10)为SiO2、Si3N4、Al2O3介质中的一种或几种。
9.一种MIS结构GaN高电子迁移率晶体管的制备方法,其特征在于:包括如下具体步骤:
1)在衬底(1)的上方利用包括金属有机物化学气相沉积、分子束外延和氢化物气相外延的生长方法依次生长缓冲层(2)、沟道层(3)、势垒层(4)和p-GaN层(5);
2)在所述p-GaN层(5)的上方转移低维h-BN层(6),随后通过蒸发或溅射方式沉积栅极(7)金属;
3)在所述栅极(7)金属的上方利用光学光刻或电子束直写方式定义MIS栅控结构的掩模,随后通过干法刻蚀和湿法刻蚀方法形成包含p-GaN层(5)、低维h-BN层(6)和栅极(7)的MIS栅控结构;
4)在所述势垒层(4)的上方利用光学光刻或电子束直写方式定义源极(8)和漏极(9)的掩模,通过蒸发或溅射方式沉积欧姆金属,剥离工艺形成源极(8)和漏极(9),并通过退火工艺形成欧姆接触;
5)在所述势垒层(4)的上方利用光学光刻或电子束直写方式制作有源区掩模,随后采用刻蚀或离子注入方式进行隔离,形成有源区;
6)在所述势垒层(4)、MIS栅控结构、源极(8)和漏极(9)的上方利用包括低压化学气相沉积、等离子增强化学气相沉积和原子层沉积的方法制备钝化介质层(10);
7)在所述栅极(7)、源极(8)和漏极(9)的上方利用光学光刻或电子束直写方式定义互联开孔区掩模,通过干法刻蚀和湿法刻蚀方法刻蚀钝化层(10)形成互联开孔。
10.根据权利要求9所述的一种MIS结构GaN高电子迁移率晶体管的制备方法,其特征在于:步骤2)中所述低维h-BN层(6)的转移方法为干法转移技术或湿法转移技术。
CN202010362631.3A 2020-04-30 2020-04-30 一种MIS结构GaN高电子迁移率晶体管及其制备方法 Withdrawn CN111509042A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010362631.3A CN111509042A (zh) 2020-04-30 2020-04-30 一种MIS结构GaN高电子迁移率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010362631.3A CN111509042A (zh) 2020-04-30 2020-04-30 一种MIS结构GaN高电子迁移率晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN111509042A true CN111509042A (zh) 2020-08-07

Family

ID=71869691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010362631.3A Withdrawn CN111509042A (zh) 2020-04-30 2020-04-30 一种MIS结构GaN高电子迁移率晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN111509042A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112271137A (zh) * 2020-11-02 2021-01-26 中国工程物理研究院电子工程研究所 一种基于高电子迁移率晶体管的钝化方法
CN113658856A (zh) * 2021-08-06 2021-11-16 西安电子科技大学广州研究院 一种P-GaN栅增强型HEMT器件及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112271137A (zh) * 2020-11-02 2021-01-26 中国工程物理研究院电子工程研究所 一种基于高电子迁移率晶体管的钝化方法
CN112271137B (zh) * 2020-11-02 2024-04-09 中国工程物理研究院电子工程研究所 一种基于高电子迁移率晶体管的钝化方法
CN113658856A (zh) * 2021-08-06 2021-11-16 西安电子科技大学广州研究院 一种P-GaN栅增强型HEMT器件及其制备方法
CN113658856B (zh) * 2021-08-06 2024-04-19 西安电子科技大学 一种P-GaN栅增强型HEMT器件及其制备方法

Similar Documents

Publication Publication Date Title
JP6999197B2 (ja) 複合バリア層構造に基づくiii族窒化物エンハンスメント型hemt及びその製造方法
US20080237605A1 (en) Semiconductor device and manufacturing method of the same
CN111900203B (zh) 一种GaN基高空穴迁移率晶体管及其制备方法
CN109004017B (zh) 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
US9343563B2 (en) Selectively area regrown III-nitride high electron mobility transistor
CN109037326B (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
WO2022116915A1 (zh) 一种半导体器件及其应用与制造方法
WO2020107754A1 (zh) 一种提高GaN增强型MOSFET阈值电压的外延层结构及器件制备
CN115084232B (zh) 异质结横向双扩散场效应晶体管、制作方法、芯片及电路
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
CN113178480B (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN112820648B (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
CN111682064B (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
CN111384171A (zh) 高沟道迁移率垂直型umosfet器件及其制备方法
CN111223777A (zh) GaN基HEMT器件及其制作方法
CN205564759U (zh) 一种新型增强型iii-v异质结场效应晶体管
CN116504805A (zh) 具有垂直AlGaN/GaN结构的高电子迁移率晶体管及其制备方法
CN105826369A (zh) 一种新型增强型iii-v异质结场效应晶体管
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN114725214A (zh) 一种多层钝化凹槽栅mis-hemt器件及其制备方法
CN111415998A (zh) 一种GaN基肖特基二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200807

WW01 Invention patent application withdrawn after publication