CN111415998A - 一种GaN基肖特基二极管及其制备方法 - Google Patents

一种GaN基肖特基二极管及其制备方法 Download PDF

Info

Publication number
CN111415998A
CN111415998A CN202010349946.4A CN202010349946A CN111415998A CN 111415998 A CN111415998 A CN 111415998A CN 202010349946 A CN202010349946 A CN 202010349946A CN 111415998 A CN111415998 A CN 111415998A
Authority
CN
China
Prior art keywords
gan
metal
layer
anode
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010349946.4A
Other languages
English (en)
Inventor
王登贵
周建军
陈韬
孔岑
孔月婵
陈堂胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN202010349946.4A priority Critical patent/CN111415998A/zh
Publication of CN111415998A publication Critical patent/CN111415998A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204Diodes
    • H01L29/66212Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种GaN基肖特基二极管及其制备方法,属于半导体器件技术领域。GaN基肖特基二极管包括衬底、缓冲层、沟道层、势垒层、p‑GaN帽层、绝缘介质、电极以及钝化层。所述电极中阴极是在势垒层上沉积低功函数金属并退火而形成的欧姆接触,所述电极中阳极指金属‑绝缘层‑半导体(MIS)栅控结构中的高功函数金属与后沉积的低功函数金属共同组成的混合阳极结构。本发明基于高功函数金属/绝缘介质/p‑GaN的MIS栅控结构与高功函数金属/低功函数金属的混合阳极结构,不仅能够有效减小并调控器件的正向开启电压,降低导通电阻,而且可进一步改善器件的反向漏电,提高反向击穿电压。

Description

一种GaN基肖特基二极管及其制备方法
技术领域
本发明涉及一种GaN基肖特基二极管及其制备方法,属于半导体器件技术领域。
背景技术
第三代半导体GaN材料具有宽带隙、高击穿场强、高饱和电子漂移速度以及高浓度异质结二维电子气等优异的特性,是制备高功率、高击穿电压以及高频率电力电子器件的优选结构,在无线通信、电力系统、探测等领域具有重要的应用前景。
近年来,基于GaN异质结的二极管器件取得较大进步,可被广泛应用于整流电路、逆变桥、开关型稳压电路等结构中。如何降低二极管的正向开启电压,同时不影响其反向漏电流,是高功率开关应用研究的关键所在。常用于减小二极管开启电压的手段是通过选用低功函数金属来降低肖特基接触势垒来实现。然而,在有效降低二极管开启电压的同时,因肖特基势垒的下降,反向状态下二极管对电流的截止作用变差,反向漏电增加。
针对GaN异质结基二极管降低开启电压和提高反向击穿电压,国内外研究人员已经提出多种改善方案。日本古川电工公司的Yoshida等提出一种高低功函数金属层混合电极的二极管结构,并有效降低了器件的开启电压。香港科技大学Chen等设计出一种横向场效应整流器,阳极采用肖特基金属与欧姆金属的混合结构,并同时在肖特基金属下方进行氟离子注入,实现开启电压的降低与反向击穿电压的保持。中山大学Liu等则是将高低功函数金属层与凹槽结构相结合,实现开启电压的降低与反向击穿电压的相对提升。然而,氟离子注入技术会在势垒层中引入氟离子,进而导致器件具有严重的工作可靠性问题;相应势垒层减薄的凹槽技术不仅存在刻蚀深度以及刻蚀均匀性要求高的问题,同时会引入低界面态介质制备的问题,工艺技术相对复杂。因此,开发一种具有低正向开启电压,高反向击穿电压的GaN异质结基二极管对于实际应用具有重要意义。
发明内容
鉴于上述技术问题,本发明提出一种GaN基肖特基二极管及其制备方法,具有低开启电压、低导通电阻与高反向击穿电压的特点。
本发明为解决其技术问题采用如下技术方案:
一种GaN基肖特基二极管,包括衬底1、缓冲层2、沟道层3、势垒层4、p-GaN帽层5、绝缘介质6、第一阳极金属7、第二阳极金属8、阴极金属9和钝化层10;所述肖特基二极管的结构自下而上依次包括衬底1、缓冲层2、沟道层3、势垒层4、p-GaN帽层5,所述势垒层4的上方具有基于p-GaN的MIS栅控结构、混合阳极结构和阴极结构,所述基于p-GaN的MIS栅控结构包含p-GaN帽层5、绝缘介质6与第一阳极金属7,所述混合阳极结构包含第一阳极金属7和第二阳极金属8,第一阳极金属7为高功函数金属,位于绝缘介质6上部,与p-GaN帽层5三者间形成MIS栅控结构,第二阳极金属8为低功函数金属,一部分覆盖于第一阳极金属7上形成场板结构,另一部分覆盖于势垒层4上形成欧姆接触,所述阴极金属9是在势垒层4上沉积金属退火而形成的欧姆接触,所述钝化层10覆盖于势垒层4的表面上且在电极对应的位置处开设有窗口。
所述衬底1为SiC、Si、蓝宝石、金刚石和GaN自支撑衬底中的任一种;所述缓冲层2为AlN、AlGaN、GaN材料中的一种或多种组成的单层或多层结构;所述沟道层(3)为GaN、AlN、AlGaN中的一种;所述势垒层4为AlGaN、AlInN、AlN、AlInGaN中的一种。
所述绝缘介质6为HfO2、ZrO2、Si3N4、SiO2、Al2O3、AlON的一种或多种组合,总厚度为1~100nm。
所述低功函数金属为Ti、Al、Ti-Au合金中的一种;所述高功函数金属为W、Ni、Pt、TiN中的一种。
所述阴极金属9为Ti-Al合金、Ti-Al-Ti-Au合金、Ti-Al-Ni-Au合金、Ti-Al-Mo-Au合金中的一种。
所述钝化层10为SiO2、Si3N4、Al2O3介质中的一种或几种。
一种GaN基肖特基二极管的制备方法,包括如下具体步骤:
1)在衬底1的上方利用外延生长方法依次生长缓冲层2、沟道层3、势垒层4和p-GaN外延层;
2)在所述p-GaN外延层的上方定义p-GaN帽层5的掩模,随后通过刻蚀方法形成p-GaN帽层5;
3)在所述势垒层4和p-GaN帽层5的上方生长绝缘介质6;
4)在所述绝缘介质6的上方定义第一阳极金属7的掩模,通过蒸发或溅射方式沉积高功函数金属,剥离工艺形成第一阳极金属7,进而形成第一阳极金属7、绝缘介质6与p-GaN帽层5的MIS栅控结构;
5)在所述绝缘介质6的上方定义第二阳极金属8与阴极金属9的开孔掩模,通过刻蚀方法刻蚀绝缘介质6形成开孔;
6)在所述势垒层4的上方定义第二阳极金属8的掩模,通过蒸发或溅射方式沉积低功函数金属,剥离工艺形成第二阳极金属8,进而形成第一阳极金属7和第二阳极金属8的混合阳极结构;
7)在所述势垒层4的上方定义阴极金属9的掩模,通过蒸发或溅射方式沉积阴极金属9,剥离工艺形成阴极金属9,并通过退火工艺形成欧姆接触;
8)在所述势垒层4的上方制作有源区掩模,随后采用刻蚀或离子注入方式进行隔离,形成有源区;
9)在所述势垒层4、第二阳极金属8和阴极金属9的上方沉积钝化层10;
10)在所述第二阳极金属8与阴极金属9的上方定义互联开孔区掩模,通过干法刻蚀和湿法刻蚀方法刻蚀钝化层10形成互联开孔。
步骤1)中所述外延生长方法包括金属有机物化学气相沉积、分子束外延和氢化物气相外延。
所述步骤2)中所述掩模的制作方式为光学光刻或电子束直写方式。
步骤3)中所述绝缘介质的生长方法包括低压化学气相沉积、等离子体增强化学气相沉积和原子层沉积。
本发明的有益效果如下:
(1)正向偏压下,第一阳极金属、绝缘介质与p-GaN形成的MIS(金属-绝缘层-半导体)栅控结构可实现对沟道层中的二维电子气的开启,通过调节p-GaN的掺杂浓度可以实现正向开启电压的降低与调控;同时,器件中二维电子气沟道开启后,混合阳极结构可实现电流通过低功函数金属电极注入到沟道层,降低导通电阻。
(2)反向偏压下,第一阳极金属、绝缘介质与p-GaN形成的MIS栅控结构可有效降低二极管的反向漏电流;同时,第二阳极金属形成的场板结构可以改善p-GaN区域处的电场分布,显著提升器件的反向击穿电压特性。
(3)利用p-GaN结构实现对沟道层中二维电子气的开启与关断,相比于已报道的氟离子注入技术与凹槽技术更具工艺可控性,有效降低对势垒层的晶格损伤或界面态引入,改善器件工作可靠性。
附图说明
图1为本发明提出的一种GaN基肖特基二极管的结构示意图。
图2(a)为本发明提出的一种GaN基肖特基二极管的外延生长步骤;图2(b)为本发明提出的一种GaN基肖特基二极管的p-GaN栅帽制备步骤;图2(c)为本发明提出的一种GaN基肖特基二极管的MIS栅控制备步骤;图2(d)为本发明提出的一种GaN基肖特基二极管的混合阳极制备步骤;图2(e)为本发明提出的一种GaN基肖特基二极管的阴极制备步骤;图2(f)为本发明提出的一种GaN基肖特基二极管的钝化层制备步骤。
其中:1、衬底;2、缓冲层;3、沟道层;4、势垒层;5、p-GaN帽层;6、绝缘介质;7、第一阳极金属;8、第二阳极金属;9、阴极金属;10、钝化层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下面结合附图和实施例对本发明的技术方案作进一步的说明。
图1所示是本发明所述的一种GaN基肖特基二极管的结构示意图,包括衬底1、缓冲层2、沟道层3、势垒层4、p-GaN帽层5、绝缘介质6、第一阳极金属7、第二阳极金属8、阴极金属9和钝化层10;所述二极管的结构自下而上依次包括衬底1、缓冲层2、沟道层3、势垒层4、p-GaN帽层5,所述势垒层4的上方具有基于p-GaN的MIS栅控结构、混合阳极结构和阴极结构,所述基于p-GaN的MIS栅控结构包含p-GaN帽层5、绝缘介质6和第一阳极金属7,第一阳极金属7为高功函数金属,位于绝缘介质6上部,三者间形成MIS栅控结构,所述混合阳极结构包含第一阳极金属7和第二阳极金属8,第二阳极金属8为低功函数金属,一部分覆盖于第一阳极金属7上形成场板结构,另一部分覆盖于势垒层4上形成欧姆接触,所述阴极金属9是在势垒层4上沉积金属并退火形成的欧姆接触,所述钝化层10覆盖于势垒层4的表面上且在电极对应的位置处开设有以便与外界进行电接触的窗口。
参照图2,本发明提出的一种GaN基肖特基二极管的制备方法,包括如下具体步骤:
1)在衬底1的上方利用外延生长方法依次生长缓冲层2、沟道层3、势垒层4和p-GaN外延5,如图2(a);其中,所述衬底1为SiC、Si、蓝宝石、金刚石和GaN自支撑衬底中的任一种;所述缓冲层2为AlN、AlGaN、GaN材料中的一种或多种组成的单层或多层结构;所述沟道层3为GaN、AlN、AlGaN中的一种;所述势垒层4为AlGaN、AlInN、AlN、AlInGaN中的一种。外延生长方法包括MOCVD(金属有机物化学气相沉积)、MBE(分子束外延)和HVPE(氢化物气相外延)。
2)在所述p-GaN外延层的上方定义p-GaN帽层5的掩模,随后通过刻蚀方法形成图2(b)中所示的p-GaN帽层5,所述刻蚀方法包括干法刻蚀和湿法刻蚀。
3)在所述势垒层4和p-GaN帽层5的上方生长绝缘介质6,并定义第一阳极金属7的掩模,通过蒸发或溅射方式沉积高功函数金属,剥离工艺形成第一阳极金属7,进而形成如图2(c)中所示的第一阳极金属7、绝缘介质6与p-GaN帽层5的MIS栅控结构;其中,所述绝缘介质的生长方法包括LPCVD(低压化学气相沉积)、PECVD(等离子增强化学气相沉积)和ALD(原子层外延);所述高功函数金属为W、Ni、Pt、TiN中的一种;所述绝缘介质为HfO2、ZrO2、Si3N4、SiO2、Al2O3、AlON的一种或多种组合,总厚度为1~100nm。
4)在所述绝缘介质6的上方定义第二阳极金属8与阴极金属9的开孔掩模,通过刻蚀方法刻蚀绝缘介质形成开孔。
5)在所述势垒层4的上方定义第二阳极金属8的掩模,通过蒸发或溅射方式沉积低功函数金属,剥离工艺形成第二阳极金属8,如图2(d);所述低功函数金属为Ti、Al、Ti-Au合金中的一种。
6)在所述势垒层4的上方定义阴极金属9的掩模,通过蒸发或溅射方式沉积阴极金属9,剥离工艺形成阴极金属9,并通过退火工艺形成欧姆接触,如图2(e);所述阴极金属9为Ti-Al合金、Ti-Al-Ti-Au合金、Ti-Al-Ni-Au合金、Ti-Al-Mo-Au合金中的一种。
7)在所述势垒层4的上方制作有源区掩模,随后采用刻蚀或离子注入方式进行隔离,形成有源区;
8)在所述势垒层4、第二阳极金属8和阴极金属9的上方沉积钝化层10,并在所述第二阳极金属8与阴极金属9的上方定义互联开孔区掩模,通过刻蚀方法刻蚀钝化层10形成互联开孔,如图2(f),进而完成二极管器件的制备;所述钝化层10为SiO2、Si3N4、Al2O3介质中的一种或几种。
至此,已经结合附图对本实施例进行了详细描述。依据以上描述,本领域技术人员应当对本发明“一种GaN基肖特基二极管及其制备方法”有了清楚的认识。本发明结合基于p-GaN的MIS栅控结构与混合阳极结构,不仅可以降低二极管的正向开启电压与导通电阻,而且可有效降低器件反向漏电、提高反向击穿电压,制备过程简单,可控性强。
需要说明的是,在附图或说明书正文中,未绘示或描述的实现方式,均为所属技术领域中普通技术人员所知的形式,并未进行详细说明。此外,上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式,本领域普通技术人员可对其进行简单地更改或替换,例如:
(1)p-GaN帽层可以用p-AlGaN帽层替代;
(2)第二阳极金属与阴极金属可以用同一欧姆金属或合金同时溅射或蒸发制备替代。
还需要说明的是,本发明可提供包含特定值的参数的示范,但这些参数无需确切等于相应的值,而是可在可接受的误差容限或设计约束内近似于相应值。实施例中提到的方向用语,例如“上”、“下”、“前”、“后”、“左”、“右”等,仅是参考附图的方向,并非用来限制本发明的保护范围。此外,除非特别描述或必须依序发生的步骤,上述步骤的顺序并无限制于以上所列,且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑,彼此混合搭配使用或与其他实施例混合搭配使用,即不同实施例中的技术特征可以自由组合形成更多的实施例。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种GaN基肖特基二极管,其特征在于:包括衬底(1)、缓冲层(2)、沟道层(3)、势垒层(4)、p-GaN帽层(5)、绝缘介质(6)、第一阳极金属(7)、第二阳极金属(8)、阴极金属(9)和钝化层(10);所述肖特基二极管的结构自下而上依次包括衬底(1)、缓冲层(2)、沟道层(3)、势垒层(4)、p-GaN帽层(5),所述势垒层(4)的上方具有基于p-GaN的MIS栅控结构、混合阳极结构和阴极结构,所述基于p-GaN的MIS栅控结构包含p-GaN帽层(5)、绝缘介质(6)与第一阳极金属(7),所述混合阳极结构包含第一阳极金属(7)和第二阳极金属(8),第一阳极金属(7)为高功函数金属,位于绝缘介质(6)上部,与p-GaN帽层(5)三者间形成MIS栅控结构,第二阳极金属(8)为低功函数金属,一部分覆盖于第一阳极金属(7)上形成场板结构,另一部分覆盖于势垒层(4)上形成欧姆接触,所述阴极金属(9)是在势垒层(4)上沉积金属退火而形成的欧姆接触,所述钝化层(10)覆盖于势垒层(4)的表面上且在电极对应的位置处开设有窗口。
2.根据权利要求1所述的一种GaN基肖特基二极管,其特征在于:所述衬底(1)为SiC、Si、蓝宝石、金刚石和GaN自支撑衬底中的任一种;所述缓冲层(2)为AlN、AlGaN、GaN材料中的一种或多种组成的单层或多层结构;所述沟道层(3)为GaN、AlN、AlGaN中的一种;所述势垒层(4)为AlGaN、AlInN、AlN、AlInGaN中的一种。
3.根据权利要求1所述的一种GaN基肖特基二极管,其特征在于:所述绝缘介质(6)为HfO2、ZrO2、Si3N4、SiO2、Al2O3、AlON的一种或多种组合,总厚度为1~100nm。
4.根据权利要求1所述的一种GaN基肖特基二极管,其特征在于:所述低功函数金属为Ti、Al、Ti-Au合金中的一种;所述高功函数金属为W、Ni、Pt、TiN中的一种。
5.根据权利要求1所述的一种GaN基肖特基二极管,其特征在于:所述阴极金属(9)为Ti-Al合金、Ti-Al-Ti-Au合金、Ti-Al-Ni-Au合金、Ti-Al-Mo-Au合金中的一种。
6.根据权利要求1所述的一种GaN基肖特基二极管,其特征在于:所述钝化层(10)为SiO2、Si3N4、Al2O3介质中的一种或几种。
7.一种GaN基肖特基二极管的制备方法,其特征在于:包括如下具体步骤:
1)在衬底(1)的上方利用外延生长方法依次生长缓冲层(2)、沟道层(3)、势垒层(4)和p-GaN外延层;
2)在所述p-GaN外延层的上方定义p-GaN帽层(5)的掩模,随后通过刻蚀方法形成p-GaN帽层(5);
3)在所述势垒层(4)和p-GaN帽层(5)的上方生长绝缘介质(6);
4)在所述绝缘介质(6)的上方定义第一阳极金属(7)的掩模,通过蒸发或溅射方式沉积高功函数金属,剥离工艺形成第一阳极金属(7),进而形成第一阳极金属(7)、绝缘介质(6)与p-GaN帽层(5)的MIS栅控结构;
5)在所述绝缘介质(6)的上方定义第二阳极金属(8)与阴极金属(9)的开孔掩模,通过刻蚀方法刻蚀绝缘介质(6)形成开孔;
6)在所述势垒层(4)的上方定义第二阳极金属(8)的掩模,通过蒸发或溅射方式沉积低功函数金属,剥离工艺形成第二阳极金属(8),进而形成第一阳极金属(7)和第二阳极金属(8)的混合阳极结构;
7)在所述势垒层(4)的上方定义阴极金属(9)的掩模,通过蒸发或溅射方式沉积阴极金属(9),剥离工艺形成阴极金属(9),并通过退火工艺形成欧姆接触;
8)在所述势垒层(4)的上方制作有源区掩模,随后采用刻蚀或离子注入方式进行隔离,形成有源区;
9)在所述势垒层(4)、第二阳极金属(8)和阴极金属(9)的上方沉积钝化层(10);
10)在所述第二阳极金属(8)与阴极金属(9)的上方定义互联开孔区掩模,通过干法刻蚀和湿法刻蚀方法刻蚀钝化层(10)形成互联开孔。
8.根据权利要求7所述的一种GaN基肖特基二极管的制备方法,其特征在于:步骤1)中所述外延生长方法包括金属有机物化学气相沉积、分子束外延和氢化物气相外延。
9.根据权利要求7所述的一种GaN基肖特基二极管的制备方法,其特征在于:所述步骤2)中所述掩模的制作方式为光学光刻或电子束直写方式。
10.根据权利要求7所述的一种GaN基肖特基二极管的制备方法,其特征在于:步骤3)中所述绝缘介质的生长方法包括低压化学气相沉积、等离子体增强化学气相沉积和原子层沉积。
CN202010349946.4A 2020-04-28 2020-04-28 一种GaN基肖特基二极管及其制备方法 Withdrawn CN111415998A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010349946.4A CN111415998A (zh) 2020-04-28 2020-04-28 一种GaN基肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010349946.4A CN111415998A (zh) 2020-04-28 2020-04-28 一种GaN基肖特基二极管及其制备方法

Publications (1)

Publication Number Publication Date
CN111415998A true CN111415998A (zh) 2020-07-14

Family

ID=71493815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010349946.4A Withdrawn CN111415998A (zh) 2020-04-28 2020-04-28 一种GaN基肖特基二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN111415998A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410137A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种高可靠SiC肖特基二极管及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410137A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种高可靠SiC肖特基二极管及其制作方法
CN113410137B (zh) * 2021-06-15 2023-06-20 西安微电子技术研究所 一种高可靠SiC肖特基二极管及其制作方法

Similar Documents

Publication Publication Date Title
JP6999197B2 (ja) 複合バリア層構造に基づくiii族窒化物エンハンスメント型hemt及びその製造方法
US11888052B2 (en) Semiconductor device and manufacturing method thereof employing an etching transition layer
CN104362181B (zh) 一种GaN异质结二极管器件及其制备方法
CN109004017B (zh) 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN102097483B (zh) GaN基异质结构增强型绝缘栅场效应晶体管及制备方法
CN111900203B (zh) 一种GaN基高空穴迁移率晶体管及其制备方法
KR102011761B1 (ko) 이중 금속의 부분 리세스된 전극을 갖는 GaN계 쇼트키 다이오드
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN107393890B (zh) 一种石墨烯掩埋散热层和纵向沟道GaN MISFET元胞结构及制备方法
CN106158923A (zh) 基于多二维沟道的增强型GaN FinFET
CN113113469B (zh) 一种高耐压双栅极横向hemt器件及其制备方法
JP2011003808A (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
CN102856374B (zh) 一种GaN增强型MIS-HFET器件及其制备方法
JP2016501443A (ja) 一部が凹んだアノードを有するGaN系ショットキーダイオード
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN116169169A (zh) 一种低栅泄漏电流的增强型GaN HEMTs及其制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN113178480B (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
CN210897283U (zh) 一种半导体器件
JP2007165590A (ja) 窒化物半導体装置
CN111415998A (zh) 一种GaN基肖特基二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200714

WW01 Invention patent application withdrawn after publication