CN113658856B - 一种P-GaN栅增强型HEMT器件及其制备方法 - Google Patents

一种P-GaN栅增强型HEMT器件及其制备方法 Download PDF

Info

Publication number
CN113658856B
CN113658856B CN202110904242.3A CN202110904242A CN113658856B CN 113658856 B CN113658856 B CN 113658856B CN 202110904242 A CN202110904242 A CN 202110904242A CN 113658856 B CN113658856 B CN 113658856B
Authority
CN
China
Prior art keywords
layer
gan
resistance
tin metal
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110904242.3A
Other languages
English (en)
Other versions
CN113658856A (zh
Inventor
李祥东
韩占飞
刘苏杭
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Guangzhou Institute of Technology of Xidian University
Original Assignee
Xidian University
Guangzhou Institute of Technology of Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University, Guangzhou Institute of Technology of Xidian University filed Critical Xidian University
Priority to CN202110904242.3A priority Critical patent/CN113658856B/zh
Publication of CN113658856A publication Critical patent/CN113658856A/zh
Application granted granted Critical
Publication of CN113658856B publication Critical patent/CN113658856B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种P‑GaN栅增强型HEMT器件及其制备方法，制备方法包括：在衬底层上依次生长缓冲层、沟道层、势垒层和P‑GaN层；在P‑GaN上半层注入氢原子，形成高阻GaN层；在高阻GaN层的上形成TiN金属层；在TiN金属层的上形成栅极区域，刻蚀掉栅极区域外的TiN金属层、高阻GaN层和P‑GaN层直至势垒层的上表面；在TiN金属层和势垒层的上及P‑GaN层和高阻GaN层两侧形成钝化层；在钝化层的上表面的两端形成N离子注入区；刻蚀掉栅极区域的钝化层直至TiN金属层的上表面，在TiN金属层的上沉积栅金属形成栅极；分别刻蚀掉漏极区域的钝化层、势垒层和部分沟道层，并分别在沟道层上形成漏极、源极。本发明制备得到了可用的MISP‑GaN栅结构，在有效提高器件击穿电压的同时抑制阈值电压漂移。

Description

一种P-GaN栅增强型HEMT器件及其制备方法
技术领域
本发明属于半导体器件技术领域，具体涉及一种P-GaN栅增强型HEMT器件及其制备方法。
背景技术
GaN高电子迁移率晶体管(High Electron Mobility Transistor，简称HEMT)具有宽带隙、高击穿场强、高电子迁移率、高能量转换效率等优点，在高频大功率的电子电力应用中潜力巨大。
常规的AlGaN/GaN高电子迁移率晶体管是常开型器件，然而在实际的应用场景中，考虑到实际成本和故障保护等因素，往往需要增强型HEMT器件。经过几十年的发展，目前制备增强型HEMT器件的方法主要有沟槽栅、氟离子注入和P-GaN栅等，其中P-GaN栅增强型HEMT器件的已经实现商业化并展露出广阔的发展前景。
但是，在目前的实际应用中，采用P-GaN栅的器件栅极正向击穿电压较低，这限制了器件的栅极驱动电压摆幅，直接造成导通损耗较高。此外，在GaN上无法实现较高质量的介质沉积，因此无法制备可用的MIS P-GaN栅结构。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种P-GaN栅增强型HEMT器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明一实施例提供了一种P-GaN栅增强型HEMT器件的制备方法，包括：
步骤1：在衬底层上依次生长缓冲层、沟道层、势垒层和Mg掺杂的P-GaN层；
步骤2：在所述P-GaN层的上半层注入氢原子，形成高阻GaN层；其中，氢原子注入深度小于P-GaN层的厚度；
步骤3：在所述高阻GaN层的上表面沉积TiN金属，形成TiN金属层；
步骤4：在所述TiN金属层的上表面形成栅极区域，刻蚀掉栅极区域外的所述TiN金属层、所述高阻GaN层和所述P-GaN层直至所述势垒层的上表面；
步骤5：在所述TiN金属层和所述势垒层的上表面及所述P-GaN层和所述高阻GaN层两侧沉积介质材料，形成钝化层；
步骤6：在所述钝化层的上表面的两端分别注入N离子，形成N离子注入区；其中，所述N离子注入区的注入深度包括所述钝化层、所述势垒层和所述沟道层；
步骤7：在所述高阻GaN层上的钝化层的上表面形成所述栅极区域，刻蚀掉所述栅极区域的所述钝化层直至所述TiN金属层的上表面，在所述TiN金属层的上表面沉积栅金属形成栅极；
步骤8：分别在邻接所述N离子注入区的钝化层的上表面形成漏极区域和源极区域，刻蚀掉所述漏极区域的所述钝化层、所述势垒层和部分所述沟道层，在所述沟道层上沉积漏金属形成漏极，刻蚀掉所述源极区域的所述钝化层、所述势垒层和部分所述沟道层，在所述沟道层上沉积源金属形成源极。
在本发明的一个实施例中，所述步骤1在衬底层上依次生长缓冲层、沟道层、势垒层和Mg掺杂的P-GaN层，包括：
利用MOCVD技术在所述衬底层上依次生长厚度为800nm～6000nm的高阻GaN缓冲层、厚度为50nm～500nm的非掺杂GaN沟道层、厚度为10nm～40nm的AlxGa1-xN势垒层和厚度为50nm～500nm、Mg掺杂浓度为1018cm-3～1020cm-3的P-GaN层；其中，x＝0.1～0.5。
在本发明的一个实施例中，所述步骤1在衬底层上依次生长缓冲层、沟道层、势垒层和Mg掺杂的P-GaN层，包括：
利用MOCVD技术在所述衬底层上依次生长厚度为800nm～6000nm的高阻AlGaN缓冲层、厚度为50nm～500nm的非掺杂GaN沟道层、厚度为10nm～40nm的AlxGa1-xN势垒层和厚度为50nm～500nm、Mg掺杂浓度为1018cm-3～1020cm-3的P-GaN层；其中，x＝0.1～0.5。
在本发明的一个实施例中，所述步骤2在所述P-GaN层的上半层注入氢原子，形成高阻GaN层，包括：
利用离子注入工艺或等离子体处理工艺在所述P-GaN层的上半层注入氢原子，氢原子注入深度为5nm～100nm、注入浓度为1018cm-3～1020cm-3，形成厚度为5nm～100nm的高阻GaN层。
在本发明的一个实施例中，所述步骤3在所述高阻GaN层的上表面沉积TiN金属，形成TiN金属层，包括：
利用PVD工艺在所述高阻GaN层的上表面溅射沉积TiN金属，形成厚度为5nm～300nm的所述TiN金属层。
在本发明的一个实施例中，所述步骤5在所述TiN金属层和所述势垒层的上表面及所述P-GaN层和所述高阻GaN层两侧沉积介质材料，形成钝化层，包括：
利用PEALD或ALD或ECVD或LPCVD工艺在所述TiN金属层和所述势垒层的上表面及所述P-GaN层和所述高阻GaN层两侧沉积介质材料，形成厚度为50nm～400nm的所述钝化层。
在本发明的一个实施例中，所述介质材料包括SiO2或SiN或AlON或Al2O3。
本发明另一实施例提供了一种P-GaN栅增强型HEMT器件，包括：
衬底层，依次位于所述衬底层上的缓冲层、沟道层、势垒层；
Mg掺杂的P-GaN层，位于部分所述势垒层上；
高阻GaN层，位于所述P-GaN层内；其中，所述高阻GaN层是通过对所述P-GaN层的上半层进行氢原子注入形成的，所述高阻GaN层的厚度小于所述P-GaN层的厚度；
TiN金属层，位于所述高阻GaN层上；
钝化层，位于所述TiN金属层和所述势垒层上及所述P-GaN层和所述高阻GaN层两侧；
N离子注入区，位于器件两端；其中，所述N离子注入区的注入深度包括所述钝化层、所述势垒层和所述沟道层；
栅极，贯穿所述钝化层且位于所述TiN金属层上；
漏极、源极，分别贯穿邻接所述N离子注入区的所述钝化层、所述势垒层和部分所述沟道层且位于所述沟道层上；
其中，所述P-GaN栅增强型HEMT器件由权利要求1～7任一项所述的P-GaN栅增强型HEMT器件的制备方法制备形成。
在本发明的一个实施例中，所述P-GaN层的厚度为50nm～500nm、Mg掺杂浓度为1018cm-3～1020cm-3。
在本发明的一个实施例中，通过氢原子注入形成的所述高阻GaN层的厚度为5nm～100nm；其中，氢原子注入深度为5nm～100nm、注入浓度为1018cm-3～1020cm-3。
本发明的有益效果：
本发明提出的P-GaN栅增强型HEMT器件的制备方法，通过在Mg掺杂的P-GaN层的上半层中注入氢原子，氢原子与掺杂元素Mg形成Mg-H络合物，从而消耗空穴，在P-GaN层的上半层中形成高阻GaN层，得到栅极漏电流小、击穿电压高、阈值电压稳定的增强型HEMT器件；
此外，本发明采用氢原子注入的方式制备得到可用的MIS P-GaN栅结构，制备的器件损伤小，提升了P-GaN栅增强型HEMT器件在高频大功率工作条件下的能量转换效率和可靠性。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种P-GaN栅增强型HEMT器件的制备方法的流程示意图；
图2a～图2h是本发明实施例提供的一种P-GaN栅增强型HEMT器件的制备结构示意图；
图3是本发明实施例提供的一种P-GaN栅增强型HEMT器件的结构示意图。
附图标记说明：
1-衬底层；2-缓冲层；3-沟道层；4-势垒层；5-P-GaN层；6-高阻GaN层；7-TiN金属层；8-钝化层；9-栅极；10-源极；11-漏极。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
为了提高P-GaN栅增强型HEMT器件的击穿电压，本发明实施例提出了一种P-GaN栅增强型HEMT器件的制备方法，请参见图1，图1是本发明实施例提供的一种P-GaN栅增强型HEMT器件的制备方法的流程示意图，该制备方法包括以下步骤：
步骤1、在衬底层1上依次生长缓冲层2、沟道层3、势垒层4和Mg掺杂的P-GaN层5。
具体而言，请参见图2a，本发明实施例一种可选方案，利用金属有机化合物化学气相淀积(Metal-organic Chemical Vapor Deposition，简称MOCVD)技术在衬底层1上依次生长厚度为800nm～6000nm的高阻GaN缓冲层2、厚度为50nm～500nm的非掺杂GaN沟道层3、厚度为10nm～40nm的AlxGa1-xN势垒层4和厚度为50nm～500nm、Mg掺杂浓度为1018cm-3～1020cm-3的P-GaN层5；其中，x＝0.1～0.5。
本发明实施例另一种可选方案，利用MOCVD技术在衬底层1上依次生长厚度为800nm～6000nm的高阻AlGaN缓冲层2、厚度为50nm～500nm的非掺杂GaN沟道层3、厚度为10nm～40nm的AlxGa1-xN势垒层4和厚度为50nm～500nm、Mg掺杂浓度为1018cm-3～1020cm-3的P-GaN层5；其中，x＝0.1～0.5。
步骤2、在P-GaN层5的上半层注入氢原子，形成高阻GaN层6；其中，氢原子注入深度小于P-GaN层5的厚度。
具体而言，为了提高栅极击穿电压，必需在栅金属和P-GaN层中间插入一层具有低缺陷密度的高阻绝缘层，通常是在栅金属和P-GaN层之间生长一层高阻绝缘层，比如：若在P-GaN层上生长SiO2作为高阻绝缘层，生长的高阻绝缘层SiO2质量较低，会导致栅极存在严重的阈值电压漂移问题；若在P-GaN层上直接生长高阻GaN层作为高阻绝缘层，在生长高阻GaN层的过程中，由于Mg源具有记忆效应，且在材料中易扩散，在切断Mg源之后，炉子内残留的Mg会继续掺杂到高阻GaN层，并且，p-GaN层的Mg也容易扩散到高阻GaN层，导致无法生长出高质量的高阻GaN层。因此，本实施例提出采用氢原子注入方式，在不引入新材料下，制备高阻GaN层，在氢原子注入时，需要控制氢原子注入深度小于P-GaN层5的厚度，以得到高质量的高阻GaN层，具体请参见图2b，本发明实施例利用离子注入工艺或等离子体处理工艺在P-GaN层5的上半层注入氢原子，氢原子注入深度为5nm～100nm、注入浓度为018cm-3～1020cm-3，形成厚度为5nm～100nm的高阻GaN层6，即高阻GaN层6为注入氢原子的P-GaN层5，未注入氢原子的P-GaN层为图2b所示的P-GaN层5，图2b中的P-GaN层5和高阻GaN层6的总厚度为图2a中未进行氢原子注入的P-GaN层5的厚度。
本发明实施例通过氢原子注入后，形成高阻GaN层6，阻断了栅极9电流漏电路径，可以大大减少栅极9的漏电流，且高阻GaN层6可以承受更高的电场，在有效提高器件栅极9的击穿电压的同时抑制阈值电压漂移；且本发明实施例由于利用同一材料制备高阻层，减少了不同材料之间的应力问题以及异质结的界面缺陷。
步骤3、在高阻GaN层6的上表面沉积TiN金属，形成TiN金属层7。
具体而言，请参见图2c，本发明实施例利用物理气相沉积(Physical VaporDeposition，简称PVD)工艺在高阻GaN层6的上表面溅射沉积TiN金属，形成厚度为5nm～300nm的TiN金属层7。
步骤4、在TiN金属层7的上表面形成栅极9区域，刻蚀掉栅极9区域外的TiN金属层7、高阻GaN层6和P-GaN层5直至势垒层4的上表面。
具体而言，请参见图2d，本发明实施例利用光刻显影技术，用光刻胶作为掩膜层在TiN金属层7的上表面形成栅极9区域，刻蚀掉栅极9区域外的TiN金属层7、高阻GaN层6和P-GaN层5直至势垒层4的上表面。
步骤5、在TiN金属层7和势垒层4的上表面及P-GaN层5和高阻GaN层6两侧沉积介质材料，形成钝化层8。
具体而言，请参见图2e，本发明实施例利用等离子体增强原子层沉积(PlasmaEnhanced Atomic Layer Deposition，简称PEALD)或原子层沉积(Atomic LayerDeposition，简称ALD)或增强化学气相沉积(Enhance Chemical Vapour Deposition，简称ECVD)或低压力化学气相沉积(Low Pressure Chemical Vapor Deposition，简称LPCVD)工艺在TiN金属层7和势垒层4的上表面及P-GaN层5和高阻GaN层6两侧沉积介质材料，形成厚度为50nm～400nm的钝化层8。其中，介质材料包括SiO2或SiN或AlON或Al2O3，但不局限于这些材料。
步骤6、在钝化层8的上表面的两端分别注入N离子，形成N离子注入区；其中，N离子注入区的注入深度包括钝化层8、势垒层4和沟道层3。
具体而言，请参见图2f，本发明实施例利用等离子体注入工艺在钝化层8的上表面的两端分别注入N离子，形成N离子注入区，控制注入深度至沟道层3实现平面器件隔离。
步骤7、在高阻GaN层6上的钝化层8的上表面形成栅极9区域，刻蚀掉栅极9区域的钝化层8直至TiN金属层7的上表面，在TiN金属层7的上表面沉积栅金属形成栅极9。
具体而言，请参见图2g，本发明实施例利用光刻显影技术，用光刻胶作为掩膜层在高阻GaN层6上的钝化层8的上表面形成栅极9区域，刻蚀掉该栅极9区域处的钝化层8直至TiN金属层7的上表面，并在TiN金属层7的上表面沉积栅金属形成栅极9，实现栅极9的欧姆接触。
步骤8、分别在邻接N离子注入区的钝化层8的上表面形成漏极11区域和源极10区域，刻蚀掉漏极11区域的钝化层8、势垒层4和部分沟道层3，在沟道层3上沉积漏金属形成漏极11，刻蚀掉源极10区域的钝化层8、势垒层4和部分沟道层3，在沟道层3上沉积源金属形成源极10。
具体而言，请参见图2h，本发明实施例用光刻显影技术，用光刻胶作为掩膜层，分别在邻接N离子注入区的钝化层8的上表面形成漏极11区域和源极10区域，刻蚀掉该漏极11区域处的钝化层8、势垒层4和部分沟道层3，在沟道层3上沉积漏金属形成漏极11，实现漏极11的欧姆接触，同时，刻蚀掉源极10区域处的钝化层8、势垒层4和部分沟道层3，在沟道层3上沉积源金属形成源极10，实现源极10的欧姆接触。最后对整个器件进行退火处理。
需要说明的是，本发明实施例并未进行工艺参数的具体说明，制备过程中采用的各工艺为现有技术，具体工艺参数根据实际情况设计，此处不做限制说明。
综上所述，本发明实施例提出的P-GaN栅增强型HEMT器件的制备方法，通过在Mg掺杂的P-GaN层5的上半层中注入氢原子，氢原子与掺杂元素Mg形成Mg-H络合物，从而消耗空穴，在P-GaN层5的上半层中形成高阻GaN层6，得到栅极9漏电流小、击穿电压高、阈值电压稳定的增强型HEMT器件；
此外，本发明实施例采用氢原子注入的方式制备得到可用的MIS P-GaN栅结构，制备的器件损伤小，提升了P-GaN栅增强型HEMT器件在高频大功率工作条件下的能量转换效率和可靠性。
基于同一发明构思，请再参见图3，本发明实施例还提出了一种P-GaN栅增强型HEMT器件，包括：
衬底层1，依次位于衬底层1上的缓冲层2、沟道层3、势垒层4；
Mg掺杂的P-GaN层5，位于部分势垒层4上；优选地，P-GaN层5的厚度为50nm～500nm、Mg掺杂浓度为1018cm-3～1020cm-3。
高阻GaN层6，位于P-GaN层5内；其中，高阻GaN层6是通过对P-GaN层5的上半层进行氢原子注入形成的，高阻GaN层6的厚度小于P-GaN层5的厚度；优选地，通过氢原子注入形成的高阻GaN层6的厚度为5nm～100nm；其中，氢原子注入深度为5nm～100nm、注入浓度为1018cm-3～1020cm-3。
TiN金属层7，位于高阻GaN层6上；
钝化层8，位于TiN金属层7和势垒层4上及P-GaN层5和高阻GaN层6两侧；
N离子注入区，位于器件两端；其中，N离子注入区的注入深度包括钝化层8、势垒层4和沟道层3；
栅极9，贯穿钝化层8且位于TiN金属层7上；
漏极11、源极10，分别贯穿邻接N离子注入区的钝化层8、势垒层4和部分沟道层3且位于沟道层3上；
其中，P-GaN栅增强型HEMT器件根据上述P-GaN栅增强型HEMT器件的制备方法制备形成。
对于器件实施例而言，由于其基本相似于制备方法实施例，所以描述的比较简单，相关之处参见制备方法实施例的部分说明即可。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种P-GaN栅增强型HEMT器件的制备方法，其特征在于，包括：
步骤1：在衬底层上依次生长缓冲层、沟道层、势垒层和Mg掺杂的P-GaN层；
步骤2：在所述P-GaN层的上半层注入氢原子，形成高阻GaN层；其中，氢原子注入深度小于P-GaN层的厚度；
步骤3：在所述高阻GaN层的上表面沉积TiN金属，形成TiN金属层；
步骤4：在所述TiN金属层的上表面形成栅极区域，刻蚀掉栅极区域外的所述TiN金属层、所述高阻GaN层和所述P-GaN层直至所述势垒层的上表面；
步骤5：在所述TiN金属层和所述势垒层的上表面及所述P-GaN层和所述高阻GaN层两侧沉积介质材料，形成钝化层；
步骤6：在所述钝化层的上表面的两端分别注入N离子，形成N离子注入区；其中，所述N离子注入区的注入深度为所述钝化层的上表面到所述缓冲层的上表面之间的距离；
步骤7：在所述高阻GaN层上的钝化层的上表面形成所述栅极区域，刻蚀掉所述栅极区域的所述钝化层直至所述TiN金属层的上表面，在所述TiN金属层的上表面沉积栅金属形成栅极；
步骤8：分别在邻接所述N离子注入区的钝化层的上表面形成漏极区域和源极区域，刻蚀掉所述漏极区域的所述钝化层、所述势垒层和部分所述沟道层，在所述沟道层上沉积漏金属形成漏极，刻蚀掉所述源极区域的所述钝化层、所述势垒层和部分所述沟道层，在所述沟道层上沉积源金属形成源极。
2.根据权利要求1所述的P-GaN栅增强型HEMT器件的制备方法，其特征在于，所述步骤1在衬底层上依次生长缓冲层、沟道层、势垒层和Mg掺杂的P-GaN层，包括：
利用MOCVD技术在所述衬底层上依次生长厚度为800nm～6000nm的高阻GaN缓冲层、厚度为50nm～500nm的非掺杂GaN沟道层、厚度为10nm～40nm的AlxGa1-xN势垒层和厚度为50nm～500nm、Mg掺杂浓度为1018cm-3～1020cm-3的P-GaN层；其中，x＝0.1～0.5。
3.根据权利要求1所述的P-GaN栅增强型HEMT器件的制备方法，其特征在于，所述步骤1在衬底层上依次生长缓冲层、沟道层、势垒层和Mg掺杂的P-GaN层，包括：
利用MOCVD技术在所述衬底层上依次生长厚度为800nm～6000nm的高阻AlGaN缓冲层、厚度为50nm～500nm的非掺杂GaN沟道层、厚度为10nm～40nm的AlxGa1-xN势垒层和厚度为50nm～500nm、Mg掺杂浓度为1018cm-3～1020cm-3的P-GaN层；其中，x＝0.1～0.5。
4.根据权利要求1所述的P-GaN栅增强型HEMT器件的制备方法，其特征在于，所述步骤2在所述P-GaN层的上半层注入氢原子，形成高阻GaN层，包括：
利用离子注入工艺或等离子体处理工艺在所述P-GaN层的上半层注入氢原子，氢原子注入深度为5nm～100nm、注入浓度为1018cm-3～1020cm-3，形成厚度为5nm～100nm的高阻GaN层。
5.根据权利要求1所述的P-GaN栅增强型HEMT器件的制备方法，其特征在于，所述步骤3在所述高阻GaN层的上表面沉积TiN金属，形成TiN金属层，包括：
利用PVD工艺在所述高阻GaN层的上表面溅射沉积TiN金属，形成厚度为5nm～300nm的所述TiN金属层。
6.根据权利要求1所述的P-GaN栅增强型HEMT器件的制备方法，其特征在于，所述步骤5在所述TiN金属层和所述势垒层的上表面及所述P-GaN层和所述高阻GaN层两侧沉积介质材料，形成钝化层，包括：
利用PEALD或ALD或ECVD或LPCVD工艺在所述TiN金属层和所述势垒层的上表面及所述P-GaN层和所述高阻GaN层两侧沉积介质材料，形成厚度为50nm～400nm的所述钝化层。
7.根据权利要求1所述的P-GaN栅增强型HEMT器件的制备方法，其特征在于，所述介质材料包括SiO2或SiN或AlON或Al2O3。
8.一种P-GaN栅增强型HEMT器件，其特征在于，包括：
衬底层，依次位于所述衬底层上的缓冲层、沟道层、势垒层；
Mg掺杂的P-GaN层，位于部分所述势垒层上；
高阻GaN层，位于所述P-GaN层内；其中，所述高阻GaN层是通过对所述P-GaN层的上半层进行氢原子注入形成的，所述高阻GaN层的厚度小于所述P-GaN层的厚度；
TiN金属层，位于所述高阻GaN层上；
钝化层，位于所述TiN金属层和所述势垒层上及所述P-GaN层和所述高阻GaN层两侧；
N离子注入区，位于器件两端；其中，所述N离子注入区的注入深度为所述钝化层的上表面到所述缓冲层的上表面之间的距离；
栅极，贯穿所述钝化层且位于所述TiN金属层上；
漏极、源极，分别贯穿邻接所述N离子注入区的所述钝化层、所述势垒层和部分所述沟道层且位于所述沟道层上；
其中，所述P-GaN栅增强型HEMT器件由权利要求1～7任一项所述的P-GaN栅增强型HEMT器件的制备方法制备形成。
9.根据权利要求8所述的P-GaN栅增强型HEMT器件，其特征在于，所述P-GaN层的厚度为50nm～500nm、Mg掺杂浓度为1018cm-3～1020cm-3。
10.根据权利要求8所述的P-GaN栅增强型HEMT器件，其特征在于，通过氢原子注入形成的所述高阻GaN层的厚度为5nm～100nm；其中，氢原子注入深度为5nm～100nm、注入浓度为1018cm-3～1020cm-3。
CN202110904242.3A 2021-08-06 2021-08-06 一种P-GaN栅增强型HEMT器件及其制备方法 Active CN113658856B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110904242.3A CN113658856B (zh) 2021-08-06 2021-08-06 一种P-GaN栅增强型HEMT器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110904242.3A CN113658856B (zh) 2021-08-06 2021-08-06 一种P-GaN栅增强型HEMT器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113658856A CN113658856A (zh) 2021-11-16
CN113658856B true CN113658856B (zh) 2024-04-19

Family

ID=78479113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110904242.3A Active CN113658856B (zh) 2021-08-06 2021-08-06 一种P-GaN栅增强型HEMT器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113658856B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270310A (ja) * 2007-04-17 2008-11-06 Toyota Central R&D Labs Inc Ｉｉｉ族窒化物系化合物半導体縦型トランジスタ及びその製造方法
CN109742142A (zh) * 2018-12-07 2019-05-10 北京大学深圳研究生院 一种GaN基HEMT器件及其制备方法
CN110518068A (zh) * 2019-08-30 2019-11-29 重庆邮电大学 一种具有p-GaN栅结构的常关型InAlN/GaN HMET器件及其制备方法
CN111509042A (zh) * 2020-04-30 2020-08-07 中国电子科技集团公司第五十五研究所 一种MIS结构GaN高电子迁移率晶体管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270310A (ja) * 2007-04-17 2008-11-06 Toyota Central R&D Labs Inc Ｉｉｉ族窒化物系化合物半導体縦型トランジスタ及びその製造方法
CN109742142A (zh) * 2018-12-07 2019-05-10 北京大学深圳研究生院 一种GaN基HEMT器件及其制备方法
CN110518068A (zh) * 2019-08-30 2019-11-29 重庆邮电大学 一种具有p-GaN栅结构的常关型InAlN/GaN HMET器件及其制备方法
CN111509042A (zh) * 2020-04-30 2020-08-07 中国电子科技集团公司第五十五研究所 一种MIS结构GaN高电子迁移率晶体管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Effect of Hydrogen on Defects of AlGaN/GaN HEMTs Characterized by Low-Frequency Noise;Y. Q. Chen; Y. C. Zhang; Y. Liu; X. Y. Liao; Y. F. En; W. X. Fang; Y. Huang;IEEE Transactions on Electron Devices;第65卷(第4期);1321-1326 *

Also Published As

Publication number Publication date
CN113658856A (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
JP6999197B2 (ja) 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法
CN102386223B (zh) GaN高阈值电压增强型MOSHFET器件及制备方法
CN102368501B (zh) 一种GaN基增强型MOSHFET器件的制备方法
CN107393890B (zh) 一种石墨烯掩埋散热层和纵向沟道GaN MISFET元胞结构及制备方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN106158923A (zh) 基于多二维沟道的增强型GaN FinFET
CN111900203B (zh) 一种GaN基高空穴迁移率晶体管及其制备方法
JP2011233612A (ja) 半導体装置及びその製造方法
CN220065702U (zh) 一种增强型hemt器件
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
JP2013149732A (ja) へテロ接合電界効果型トランジスタおよびその製造方法
US20240063311A1 (en) Gan-based trench metal oxide schottky barrier diode and preparation method therefor
WO2020181548A1 (zh) GaN基超结型垂直功率晶体管及其制作方法
CN111223777A (zh) GaN基HEMT器件及其制作方法
CN103715256B (zh) 基于氟离子注入的增强型器件及其制造方法
CN117096177A (zh) 一种凹栅增强型氧化镓晶体管及其制备方法
CN113658856B (zh) 一种P-GaN栅增强型HEMT器件及其制备方法
CN115692184A (zh) 基于选择性湿法腐蚀工艺的P-AlGaN栅增强型晶体管及制备方法
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
CN116504805A (zh) 具有垂直AlGaN/GaN结构的高电子迁移率晶体管及其制备方法
TWI829085B (zh) 的碳化矽金屬氧化物半導體場效電晶體
CN116053312A (zh) 一种p型栅增强型氧化镓基CAVET器件及其制备方法
JP2015008244A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220915

Address after: 710071 Xi'an Electronic and Science University, 2 Taibai South Road, Shaanxi, Xi'an

Applicant after: XIDIAN University

Applicant after: Guangzhou Research Institute of Xi'an University of Electronic Science and technology

Address before: 510555 building B5, B6, B7, Haisi center, Zhongxin knowledge city, Huangpu District, Guangzhou City, Guangdong Province

Applicant before: Guangzhou Research Institute of Xi'an University of Electronic Science and technology

GR01 Patent grant
GR01 Patent grant