CN102651388B - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN102651388B
CN102651388B CN201110456942.7A CN201110456942A CN102651388B CN 102651388 B CN102651388 B CN 102651388B CN 201110456942 A CN201110456942 A CN 201110456942A CN 102651388 B CN102651388 B CN 102651388B
Authority
CN
China
Prior art keywords
compound semiconductor
electrode
semiconductor layer
semiconductor structure
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110456942.7A
Other languages
English (en)
Other versions
CN102651388A (zh
Inventor
今田忠纮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102651388A publication Critical patent/CN102651388A/zh
Application granted granted Critical
Publication of CN102651388B publication Critical patent/CN102651388B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

实现了一种高可靠性高电压耐受性化合物半导体器件，其能够改善器件运行速度、具有高雪崩耐受性、抗浪涌、在应用于例如逆变电路时不需要连接任何外部二极管并且在即使产生空穴时也实现稳定的运行，以及减轻电场在栅电极上的集中并由此实现电压耐受性的进一步提高。栅电极形成为利用电极材料通过栅极绝缘膜填充在堆叠化合物半导体结构中形成的电极凹陷，并且在堆叠化合物半导体结构中形成的场板凹陷填充有p型半导体，由此形成与堆叠化合物半导体结构接触的p型半导体层。

Description

化合物半导体器件及其制造方法
技术领域
本文描述的实施方案涉及化合物半导体器件和制造化合物半导体器件的方法。
背景技术
正在研究通过利用氮化物半导体的特性如高饱和电子速度、宽带隙等将氮化物半导体应用于高电压耐受性高输出半导体器件。例如作为氮化物半导体的GaN的带隙为3.4eV，其大于Si的带隙(1.1eV)和GaAs的带隙(1.4eV)，由此具有高击穿电场强度。因此，GaN具有用作从其可获得高电压操作和高输出的用于电源的半导体器件的材料的巨大前景。
场效应晶体管、特别是高电子迁移率晶体管(HEMT)作为利用氮化物半导体的半导体器件，已经有很多报道。例如，利用GaN作为电子传输层和AlGaN作为电子供给层的AlGaN/GaN HEMT是作为GaN基HEMT(GaN-HEMT)的关注焦点。在AlGaN/GaN HEMT中，由于GaN和AlGaN之间的晶格常数差异，所以在AlGaN中产生应变。结果，由于因应变引起的AlGaN的自发极化和压电极化，所以获得高浓度二维电子气(2DEG)。因此，期望HEMT用作用于电动车辆等的高效开关元件或高电压耐受性功率器件。
[专利文件1]日本专利公开号2010-153493
[专利文件2]日本专利公开号2009-49288
[专利文件3]日本专利公开号2008-71988
然而，GaN-HEMT具有通常缺乏雪崩耐受性且明显易受浪涌影响的缺点。此外，与Si基半导体器件不同，GaN-HEMT不具有体二极管。结果，为了将GaN-HEMT应用于例如逆变电路(全桥逆变电路)，需要外接二极管作为所谓的飞轮二极管(FWD)。
在GaN-HEMT中，栅电极与源电极之间的寄生电容Cgs和栅电极与漏电极之间的寄生电容Cgd可由于2DEG的浓度高而增加。因此，为了降低寄生电容Cgs和Cgd，在一些情况下在栅极绝缘膜上形成利用金属材料的场板，以与漏电极侧上的栅电极相邻。然而，在该情况下，由于耗尽层难以在场板下方延伸，所以寄生电容Cgs和Cgd大。因此，存在对大电容可能降低器件运行速度的担心。当提供场板时，通过介于场板和化合物半导体层之间的绝缘膜(例如，栅极绝缘膜)来确保电压耐受性。这导致另一问题，即电场集中在绝缘膜上，因此无法改善电压耐受性。由碰撞电离等产生的电子空穴永久性存在于器件中也被认为是个问题。
发明内容
本发明所述的实施方案是在考虑上述问题的情况下做出的。因此，实施方案的一个目的是提供高可靠性的高电压耐受性化合物半导体器件，所述器件能够改善器件运行速度、具有高雪崩耐受性、抗浪涌、在应用于例如逆变电路时不需要连接任何外部二极管并且即使在产生空穴时也实现安全和稳定的运行，以及减轻电场在栅电极上的集中并由此实现电压耐受性的进一步提高；以及制造高可靠性的高电压耐受性化合物半导体器件的方法。
化合物半导体器件的一个方面包括：堆叠化合物半导体结构；在所述堆叠化合物半导体结构上形成的栅电极；和在所述堆叠化合物半导体结构上形成并且具有与所述堆叠化合物半导体结构所具有的导电类型相反的导电类型的半导体层。
用于制造化合物半导体器件的方法的一个方面包括：在堆叠化合物半导体结构上形成栅电极；和在所述堆叠化合物半导体结构上形成具有与所述堆叠化合物半导体结构所具有的导电类型相反的导电类型的半导体层。
附图说明
图1A至图1C是示出按步骤顺序的根据第一实施方案的AlGaN/GaNHEMT制造方法的截面示意图；
图2A至图2C是示出图1A至图1C的步骤之后按步骤顺序的根据第一实施方案的AlGaN/GaN HEMT制造方法的截面示意图；
图3A和图3B是示出图2A至图2C的步骤之后按步骤顺序的根据第一实施方案的AlGaN/GaN HEMT制造方法的截面示意图；
图4A和图4B是示出图3A和图3B的步骤之后按步骤顺序的根据第一实施方案的AlGaN/GaN HEMT制造方法的截面示意图；
图5是示出根据第一实施方案的AlGaN/GaN HEMT的另一实施例的截面示意图；
图6是示出根据第一实施方案的AlGaN/GaN HEMT的等效电路图的图；
图7是示出漏极-源极电压Vds与输出电容Coss之间的关系的特性图；
图8是示出漏极-源极电压Vds与漏极-源极电流Ids之间的关系的特性图；
图9A至图9C是示出根据第一实施方案的变化实施例1的AlGaN/GaN HEMT制造方法的主要步骤的截面示意图；
图10是示出根据第一实施方案的另一应用实施例的AlGaN/GaNHEMT的截面示意图；
图11A至图11C是示出根据第一实施方案的变化实施例2的AlGaN/GaN HEMT制造方法的主要步骤的截面示意图；
图12A至12C是示出在图11A至图11C步骤之后根据第一实施方案的变化实施例2的AlGaN/GaN HEMT制造方法的主要步骤的截面示意图；
图13A至13C是示出根据第二实施方案的AlGaN/GaN HEMT制造方法的主要步骤的截面示意图；
图14A和图14B是示出在图13A至图13C步骤之后根据第二实施方案的AlGaN/GaN HEMT制造方法的主要步骤的截面示意图；
图15A至15C是示出根据第二实施方案的一个变化实施例的AlGaN/GaN HEMT制造方法的主要步骤的截面示意图；
图16A和图16B是示出在图15A至图15C步骤之后根据第二实施方案的所述变化实施例的AlGaN/GaN HEMT制造方法的主要步骤的截面示意图；
图17是示出根据第一和第二实施方案及其变化实施例的MIS型AlGaN/GaN HEMT的HEMT芯片的示意性结构的平面图；
图18是示出利用根据第一和第二实施方案及其变化实施例的HEMT芯片的分立封装的示意性结构的平面图；
图19是示出根据第三实施方案的PFC电路的连接线路图；
图20是示出根据第四实施方案的电源装置的示意性结构的连接线路图；和
图21是示出根据第五实施方案的高频放大器的示意性结构的连接线路图。
具体实施方式
在下文，将参考附图详细描述实施方案。在下述实施方案中，将与用于制造化合物半导体器件的方法一起描述各化合物半导体器件的结构。
注意，为了便于说明，在下文引用的附图中，一些组件并非与其相对正确的尺寸和厚度相一致地示出的。
(第一实施方案)
本实施方案公开作为化合物半导体器件的AlGaN/GaN HEMT。
图1A至4B是示出按步骤顺序的根据第一实施方案的AlGaN/GaNHEMT制造方法的截面示意图。
首先，如图1A所示，在例如作为生长衬底的Si衬底1上形成堆叠化合物半导体结构2。作为生长衬底，可以使用蓝宝石衬底、GaAs衬底、SiC衬底、GaN衬底等替代Si衬底。此外，衬底的导电性质可以为任意类型，为半绝缘性或导电性的。
堆叠化合物半导体结构2包括缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和盖层2e。
在完整的AlGaN/GaN HEMT中，在运行AlGaN/GaN HEMT时在电子传输层2b与电子供给层2d的界面(确切地为中间层2c)附近产生二维电子气(2DEG)。这种2DEG是基于电子传输层2b的化合物半导体(此处为GaN)和电子供给层2d的化合物半导体(此处为AlGaN)之间的晶格常数差异产生的。
具体地，通过例如金属有机气相外延生长(MOVPE)法在Si衬底1上生长下述各个化合物半导体。可以使用分子束外延生长(MBE)等替代MOVPE法。
在Si衬底1上，按下述顺序，AlN生长至约0.1μm的厚度，i(有意不掺杂)-GaN生长至约3μm的厚度，i-AlGaN生长至约5nm的厚度，n-AlGaN生长至约30nm的厚度，并且n-GaN生长至约10nm的厚度。结果，形成缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和盖层2e。
对于AlN、GaN、AlGaN和GaN的生长条件，使用由三甲基铝气体、三甲基镓气体和氨气构成的混合气体作为原料气体。根据待生长的化合物半导体层来确定是否供给作为Al源的三甲基铝气体和/或作为Ga源的三甲基镓气体，并且设定气体的流量。作为共用原料的氨气的流量设定为约100ccm至10LM。此外，生长压力设定为约50托至300托，并且生长温度设定为约1000℃至1200℃。
当生长GaN和AlGaN作为n型半导体时，以预定流量向原料气体添加例如包含Si的SiH4气体作为n型杂质，使得GaN和AlGaN掺杂Si。Si的掺杂浓度设定为约1×1018/cm3至1×1020/cm3，例如约5×1018/cm3。
随后，如图1B所示，形成元件隔离结构3。在图2A和后续的图中，将不示出元件隔离结构3。
具体地，例如，将氩(Ar)注入堆叠化合物半导体结构2的元件隔离区域中。结果，在Si衬底1和堆叠化合物半导体结构2的表面层部分中形成元件隔离结构3。因此，通过元件隔离结构3在堆叠化合物半导体结构2上限定有源区域。
注意，元件隔离可以利用已知方法如STI(浅沟槽隔离)法来进行，以替代上述注入法。此时，使用例如基于氯的蚀刻气体来干蚀刻堆叠化合物半导体结构2。
随后，如图1C所示，形成源电极4和漏电极5。
具体地，首先，在堆叠化合物半导体结构2表面上待形成源电极和漏电极的位置(预定在其中形成电极的位置)中形成电极凹陷2A和2B。
在堆叠化合物半导体结构2的表面上涂覆抗蚀剂。通过光刻处理抗蚀剂，使得在抗蚀剂中形成用于暴露堆叠化合物半导体结构2表面部分(与预定在其中形成电极的位置对应)的开口。结果，形成具有上述开口的抗蚀剂掩模。
利用该抗蚀剂掩模，通过干蚀刻移除在预定在其中形成电极的位置中的盖层2e的部分，直至暴露出电子供给层2d的表面。结果，在预定在其中形成电极的位置中形成用于暴露电子供给层2d的表面的电极凹陷2A和2B。对于蚀刻条件，使用惰性气体例如Ar和基于氯的气体例如Cl2作为蚀刻气体，并且例如Cl2设定为具有30sccm的流量，压力设定为2Pa，并且RF输入功率设定为20W。注意，电极凹陷2A和2B可以通过从中间蚀刻盖层2e或通过蚀刻穿过盖层2e至电子供给层2d或更远处来形成。
通过灰化处理等移除抗蚀剂掩模。
形成用于形成源电极和漏电极的抗蚀剂掩模。此处，使用例如适用于蒸发法和剥离法的檐结构的双层抗蚀剂。该抗蚀剂涂覆在堆叠化合物半导体结构2上以形成暴露电极凹陷2A和2B的开口。结果，形成具有上述开口的抗蚀剂掩模。
利用该抗蚀剂掩模，通过例如蒸发法在抗蚀剂掩模上沉积Ta和Al作为电极材料，包括用于暴露电极凹陷2A和2B的开口的内部。Ta的厚度设定为约20nm和Al的厚度设定为约200nm。通过剥离法移除抗蚀剂掩模和其上沉积的Ta和Al。此后，在400℃至1000℃(例如，约600℃)的温度下和在例如氮气氛中加热处理Si衬底，由此使剩余的Ta和Al与电子供给层2d欧姆接触。热处理可以不需要，只要可获得Ta和Al与电子供给层2d的欧姆接触即可。结果，形成源电极4和漏电极5，其中电极凹陷2A和2B填充有电极材料的一部分。
随后，如图2A所示，在堆叠化合物半导体结构2中形成用于栅电极的电极凹陷2C。
具体地，首先，在堆叠化合物半导体结构2的表面上涂覆抗蚀剂。通过光刻处理抗蚀剂，使得在抗蚀剂中形成用于暴露堆叠化合物半导体结构2的与其中待形成栅电极的位置对应的表面部分(与预定在其中形成电极的位置对应)的开口。结果，形成具有上述开口的抗蚀剂掩模。
利用该抗蚀剂掩模，通过干蚀刻移除在预定在其中形成电极的位置中的电子供给层2d和盖层2e的部分。结果，形成穿过盖层2e直至电子供给层2d的一部分的电极凹陷2C。对于蚀刻条件，使用惰性气体例如Ar和基于氯的气体例如Cl2作为蚀刻气体，并且例如，Cl2设定为具有30sccm的流量，压力设定为2Pa和RF输入功率设定为20W。注意，电极凹陷2C可以通过从中间蚀刻盖层2e或通过蚀刻穿过盖层2e至电子供给层2d的较深部分来形成。
通过灰化处理等移除抗蚀剂掩模。
随后，如图2B所示，形成栅极绝缘膜6。
具体地，在堆叠化合物半导体结构2上沉积例如Al2O3作为绝缘材料，以覆盖电极凹陷2C的内壁表面。例如，通过原子层沉积法(ALD法)沉积Al2O3至约2nm至200nm的膜厚度，在此处为约10nm。结果，形成栅极绝缘膜6。
注意，Al2O3可以通过例如等离子体CVD法或溅射法替代ALD法来沉积。可以使用并沉积Al的氮化物或氮氧化物来替代沉积Al2O3。除了Al的氮化物或氮氧化物之外，可以使用Si、Hf、Zr、Ti、Ta或W的氧化物、氮化物或氮氧化物。或者，可以根据需要选择这些氧化物、氮化物或氮氧化物来将选定材料沉积为多层，由此形成栅极绝缘膜。
本实施方案公开了所谓的MIS型AlGaN/GaN HEMT，其中在栅电极和堆叠化合物半导体结构2之间提供栅极绝缘膜6。然而，本实施方案不限于这种HEMT。或者，可以形成所谓的肖特基型AlGaN/GaN HEMT，其中形成栅电极，而不形成栅极绝缘膜6，以与堆叠化合物半导体结构直接接触(肖特基接触)。
随后，如图2C所示，在堆叠化合物半导体结构2中形成用于场板的场板凹陷2D。
具体地，首先，在栅极绝缘膜6上涂覆抗蚀剂。通过光刻处理抗蚀剂，使得在抗蚀剂中形成用于暴露栅极绝缘膜6的与其中待形成场板的位置对应的表面部分(与预定在其中形成电极的位置对应)的开口。结果，形成具有上述开口的抗蚀剂掩模。注意，预定在其中形成电极的该位置限定为栅电极的电极凹陷2C和漏电极5之间的预定位置。
利用该抗蚀剂掩模，通过干蚀刻移除预定在其中形成电极的位置中的盖层2e和栅极绝缘膜6的部分。结果，形成穿过至盖层2e的一部分的场板凹陷2D。场板凹陷2D形成为使其纵向与电极凹陷2C的纵向平行。对于蚀刻条件，使用碱性水溶液如KOH水溶液或TMAH水溶液作为用于蚀刻栅极绝缘膜6的蚀刻剂，并且例如使用特定浓度(KOH水溶液)。对于盖层2e的蚀刻，使用惰性气体例如Ar和基于氯的气体例如Cl2作为蚀刻气体，并且，例如，Cl2设定为具有30sccm的流量，压力设定为2Pa，并且RF输入功率设定为20W。
通过灰化处理等移除抗蚀剂掩模。
通过蚀刻盖层2e至暴露出电子供给层2d的表面，或者通过蚀刻穿过盖层2e至电子供给层2d的较深部分，可形成场板凹陷2D。注意，在本实施方案中，以举例的方式显示了其中当参照堆叠化合物半导体结构2的表面(盖层2e的表面)观察时场板的场板凹陷2D形成至深度小于栅电极的电极凹陷2C深度的情形。然而，本实施方案不限于这种情形。
随后，如图3A所示，形成栅电极7。
具体地，首先，形成用于形成栅电极的抗蚀剂掩模。此处，例如使用适用于蒸发法和剥离法的檐结构的双层抗蚀剂。将该抗蚀剂涂覆在栅极绝缘膜6以形成用于暴露与电极凹陷2C对应的栅极绝缘膜6部分的开口。结果，形成具有上述开口的抗蚀剂掩模。
利用该抗蚀剂掩模，通过例如蒸发法在抗蚀剂掩模上沉积例如Ni和Au作为电极材料，包括用于暴露与电极凹陷2C对应的栅极绝缘膜6部分的开口的内部。Ni的厚度设定为约30nm，并且Au的厚度设定为约400nm。通过剥离法移除抗蚀剂掩模和其上沉积的Ni和Au。结果，形成栅电极7，其中电极凹陷2C的内部通过栅极绝缘膜6填充有电极材料部分。
随后，如图3B所示，形成场板8。
具体地，通过例如溅射法在所制造的HEMT的整个表面(包括场板凹陷2D的内部)上沉积导电氧化物(当形成时，其表现出p型半导体性质)，作为导电类型与堆叠化合物半导体结构2的导电类型相反的半导体，即作为p型半导体。作为这种导电氧化物，使用选自NiO、FeO2、CoO2、MnO、CuO、ZnO、In2O3、SnO2、Y2O3、SrTiO3、SrPbO3和TiO2中的一种或多种材料。此处，使用NiO并沉积至例如约50nm的厚度。
替代沉积这种导电氧化物，可以通过例如CVD法沉积p型Si。在该情况下，Si利用p型杂质(例如硼(B))掺杂并随后沉积，或者在沉积Si之后将p型杂质离子注入到Si中。
通过光刻和干蚀刻处理沉积的NiO，以保留其中待形成场板的位置(预定在其中形成电极的位置)，包括场板凹陷2D的内部。结果，形成p型半导体层8a，其中场板凹陷2D的内部填充有NiO的一部分。
接下来，在p型半导体层8a上形成连接电极8b。
首先，形成用于形成连接电极的抗蚀剂掩模。在所制造的HEMT的整个表面上涂覆抗蚀剂以形成用于暴露p型半导体层8a的开口。结果，形成具有上述开口的抗蚀剂掩模。
利用该抗蚀剂掩模，通过例如蒸发法在抗蚀剂掩模上沉积例如Ni和Au作为电极材料，包括用于暴露p型半导体层8a的上表面的开口的内部。Ni的厚度设定为约30nm，并且Au的厚度设定为约400nm。通过剥离法移除抗蚀剂掩模和其上沉积的Ni和Au。结果，在p型半导体层8a上形成与其欧姆接触的连接电极8b。连接电极8b的电极材料可以为任意的导电材料，只要导电材料允许与p型半导体形成欧姆接触即可。因此，可以使用Ti、Pd或Ta或其合金来替代Ni和Au。在一些情况下，可应用不允许欧姆接触的导电材料，只要导电材料允许连接电极8b与p型半导体电连接即可。
结果，形成包括p型半导体层8a和连接电极8b的场板8。在场板8中，其p型半导体层8a在场板凹陷2D的内侧表面的一部分中及其底面中与堆叠化合物半导体结构2的盖层2e直接接触。
场板8可以形成为沿不面向相邻栅电极7的方向、即朝向漏电极5偏置的形状。具体地，如图5所示，场板8在漏电极5侧上的部分延长地形成在栅极绝缘膜6上。在AlGaN/GaN HEMT中，在一些情况下，可以向漏电极施加高于向源电极和栅电极所施加的电压。即使在这些情况下，采用这种结构也能够使场板8减轻因施加大电压产生的电场。
随后，如图4A所示，形成层间绝缘膜9。
具体地，通过CVD法等在Si衬底1的整个表面上沉积绝缘材料例如SiN，以覆盖源电极4、漏电极5、栅电极7和场板8。结果，形成层间绝缘膜9。
随后，如图4B所示，形成互连层11。
具体地，首先，通过光刻和干蚀刻处理层间绝缘膜9和栅极绝缘膜6。结果，形成用于暴露源电极4和场板8的各自表面部分的开口9a和9b。
通过蒸发法等在层间绝缘膜9上沉积导电材料例如Au以填充开口9a和9b的内部。
通过光刻和干蚀刻处理沉积的Au。结果，在层间绝缘膜9上形成互连层11，通过所述互连层11，开口9a和9b的内部填充有导电材料并且源电极4和场板8相互电连接。
在本实施方案中，以举例的方式显示了其中源电极4和场板8的连接电极8b相互电连接的情形。或者，互连层可以形成在栅电极7和场板8之间以使栅电极7和场板8相互电连接。
此后，在使根据本实施方案的AlGaN/GaN HEMT经历包括形成上层保护膜的步骤在内的步骤之后，形成根据本实施方案的AlGaN/GaNHEMT。
在根据本实施方案的AlGaN/GaN HEMT中，形成栅电极7以通过栅极绝缘膜6填充电极凹陷2C。通过采用这种MIS型凹陷栅结构作为前提，使HEMT需要的高电压耐受性常闭运行成为可能。
在本实施方案中，用于填充场板凹陷2D的场板8提供为与其漏电极5侧上的栅电极7相邻。场板8在其下部具有半导体层，所述半导体层的导电类型与堆叠化合物半导体结构2所具有的导电类型相反，即p型半导体层8a。该p型半导体层8a因为与堆叠化合物半导体结构2的n型半导体(电子供给层2d的n-AlGaN和盖层2e的n-GaN)的关系而变得耗尽。因此，耗尽层在p型半导体层8a下方延伸和铺展。结果，向栅电极7的边缘部分施加的电场因采用具有凹陷结构的场板而得以充分减轻。此外，电压耐受性因耗尽层的延伸而得以明显改善。另外，寄生电容Cds和Cgd因为由p型半导体层8a导致的耗尽层的延伸而大幅降低。由此，实现器件运行速度的提高。
另外，在本实施方案中，通过采用其中堆叠化合物半导体结构2和p型半导体层8a相互接触的场板8，在p型半导体层8a的NiO和盖层2e的n-GaN之间形成pn结。结果，赋予保护性二极管的功能，其中场板8的连接电极8b用作阳极并且漏电极5用作阴极。图6示出这种AlGaN/GaN HEMT的等效电路图。HEMT的栅电极、源电极和漏电极分别表示为G、S和D，并且HEMT的保护性二极管表示为PD。即使在AlGaN/GaN HEMT中出现浪涌电压，也可防止AlGaN/GaN HEMT被PD的整流作用击穿。如上所述，本实施方案确保足够的雪崩耐受性并有助于器件运行稳定化。
此处，将给出考察根据本实施方案的AlGaN/GaN HEMT的特性的实验的描述。作为本实施方案的一个对比例，将以举例的方式显示具有通过栅极绝缘膜在堆叠化合物半导体结构上形成的由金属制成的场板的AlGaN/GaN HEMT。
在实验1中，考察了漏极-源极电压Vds和输出电容Coss之间的关系。图7示出实验结果。由该结果，与对比例相比，证实在本实施方案中输出电容Coss显著降低。
在实验2中，考察了漏极-源极电压Vds和漏极-源极电流Ids之间的关系。图8示出实验结果。由该结果，与对比例相比，证实在本实施方案中关闭漏电流降低并且电压耐受特性提高。
如前所述，根据本实施方案，实施了一种高可靠性高电压耐受性AlGaN/GaN HEMT，其能够改善器件运行速度、具有高雪崩耐受性、抗浪涌、在应用于例如逆变电路时不需要连接任何外部二极管并且在即使产生空穴时也实现稳定的运行，以及减轻在栅电极7上的电场集中并由此实现电压耐受性的进一步提高。
-变化实施例-
在下文，将描述根据第一实施方案的AlGaN/GaN HEMT的变化实施例。
(变化实施例1)
本实施例公开了与第一实施方案的情形相同的AlGaN/GaN HEMT。然而，变化实施例与第一实施方案的不同之处在于堆叠化合物半导体结构的盖层。注意，与第一实施方案相同的组件等用相同的附图标记和字母表示，并且将不在此处进一步详细描述。
图9是示出根据第一实施方案的变化实施例1的AlGaN/GaN HEMT制造方法的主要步骤的截面示意图。
首先，如图9A所示，在例如作为生长衬底的Si衬底1上形成堆叠化合物半导体结构21。
堆叠化合物半导体结构21包括缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和盖层2e。
盖层22制成为具有堆叠结构，其包括：由带隙窄于盖层22下方的层的化合物半导体(在此处为电子供给层2d的n-AlGaN)的化合物半导体制成的层、以及由带隙宽于下方层的化合物半导体的化合物半导体制成的层。此处，n-GaN是前一层的一个实例，AlN是后一层的一个实例。三个化合物半导体层，即n-GaN 22a、AlN 22b和n-GaN 22c依次堆叠以形成盖层22。
注意，除了上述结构之外，这种堆叠结构的盖层可以形成为例如其中n-GaN和AlN依次堆叠的双层结构，或者四层或更多层的堆叠结构。
在与第一实施方案相同的生长条件下，通过MOVPE法顺序生长和形成缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和盖层22。盖层22形成为使n-GaN 22a的膜厚为约2nm至3nm，AlN 22b的膜厚为约2nm至3nm，并且n-GaN 22c的膜厚为约5nm。
随后，实施与在第一实施方案中的图1B至2B相同的步骤。
此时，源电极4和漏电极5形成在堆叠化合物半导体结构21的电极凹陷21A和21B中，并且栅极绝缘膜6形成在堆叠化合物半导体结构21上，以覆盖电极凹陷21C的内壁表面。
随后，如图9B所示，在堆叠化合物半导体结构21中形成场板凹陷21D。
具体地，首先，在栅极绝缘膜6上涂覆抗蚀剂。通过光刻处理抗蚀剂，使得在抗蚀剂中形成用于暴露栅极绝缘膜6的与其中待形成场板的位置对应的表面部分(与预定在其中形成电极的位置对应)的开口。结果，形成具有上述开口的抗蚀剂掩模。注意，预定在其中形成电极的位置限定为栅电极的电极凹陷21C和漏电极5之间的预定位置。
利用该抗蚀剂掩模，通过蚀刻移除预定在其中形成电极的位置中栅极绝缘膜6和盖层22的部分。在本实施例中，在其中AlN的蚀刻速率低于GaN的条件下通过利用GaN和AlN之间的蚀刻速率差来进行蚀刻。即，利用盖层22的多个层中的AlN 22b作为蚀刻停止来干蚀刻n-GaN 22a。结果，形成电极凹陷21D，其中暴露出盖层2e的AlN 22b。注意，在实践中，AlN 22b的表面层的一部分也可能被蚀刻。因此，电极凹陷21D示出为已经穿过至AlN 22b的一部分。
对于蚀刻条件，使用碱性水溶液如KOH水溶液或TMAH水溶液作为用于蚀刻栅极绝缘膜6的蚀刻剂，并且例如使用特定浓度(KOH水溶液)。对于盖层2e的n-GaN 22a的蚀刻，使用惰性气体例如Ar和基于氯的气体例如Cl2作为蚀刻气体，并且，例如Cl2设定为具有30sccm的流量，压力设定为2Pa，和RF输入功率设定为20W。
通过灰化处理等移除抗蚀剂掩模。
注意，电极凹陷21D可以通过蚀刻盖层22直至电子供给层2d的表面变得暴露来形成，或者通过蚀刻穿过盖层22至电子供给层2d的较深部分来形成。
随后，通过实施与第一实施方案中的图3A相同的步骤来形成栅电极7。同样，通过实施与图3B相同的步骤来形成场板8。此外，实施与图4A和4B相同的步骤，使得源电极4和场板8的连接电极8b通过互连层11相互电连接。图9C示出该阶段的HEMT看起来如何。
此后，根据本实施例的AlGaN/GaN HEMT在经受包括形成上层保护膜的步骤在内的步骤之后形成。
如前所述，根据本实施例，实现了一种高可靠性高电压耐受性AlGaN/GaN HEMT，其能够改善器件运行速度、具有高雪崩耐受性、抗浪涌、在应用于例如逆变电路时不需要连接任何外部二极管并且在即使产生空穴时也实现稳定的运行，以及减轻在栅电极7上的电场集中并由此实现电压耐受性的进一步提高。
注意，作为第一实施方案的另一应用实施例，在堆叠化合物半导体结构2中可以不形成盖层2e。图10以举例方式示出这种AlGaN/GaNHEMT。注意，在图10中，未示出元件隔离结构3。
栅电极7的电极凹陷2E和场板8的场板凹陷2F两者均通过用干蚀刻从中间挖出凹陷穿过电子供给层2d来形成。
在该应用实施例中，也实现了一种高可靠性高电压耐受性AlGaN/GaN HEMT，其能够改善器件运行速度、具有高雪崩耐受性、抗浪涌、在应用于例如逆变电路时不需要连接任何外部二极管并且在即使产生空穴时也实现稳定的运行，以及减轻在栅电极7上的电场集中并由此实现电压耐受性的进一步提高。
(变化实施例2)
本实施例公开了与第一实施方案的情形中相同的AlGaN/GaNHEMT。然而，变化实施例与第一实施方案的不同之处在于场板的p型半导体层。注意，与第一实施方案相同的组件等用相同的附图标记和字母表示，并且将不在此处进一步详细描述。
图11和12示出根据第一实施方案的变化实施例2的AlGaN/GaNHEMT制造方法的主要步骤的截面示意图。
首先，如图11A所示，在例如Si衬底1上形成堆叠化合物半导体结构2和p型半导体膜23，所述p型半导体膜23是其导电类型与堆叠化合物半导体结构2所具有的导电类型相反的半导体。
堆叠化合物半导体结构2包括缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和盖层2e。
在Si衬底1上，通过使用例如MOVPE法，按下述顺序，AlN生长至约0.1μm的厚度，i-GaN生长至约3μm的厚度，i-AlGaN生长至约5nm的厚度，n-AlGaN生长至约30nm的厚度，n-GaN生长至约10nm的厚度，并且p-GaN生长至约10nm的厚度。结果，形成缓冲层2a、电子传输层2b、中间层2c、电子供给层2d、盖层2e和p型半导体膜23。
对于AlN、GaN、AlGaN和GaN的生长条件，使用由三甲基铝气体、三甲基镓气体和氨气构成的混合气体作为原料气体。根据待生长的化合物半导体层来确定是否供给作为Al源的三甲基铝气体和/或作为Ga源的三甲基镓气体，并且适合地设定气体的流量。作为共用原料的氨气的流量设定为约100ccm至10LM。此外，生长压力设定为约50托至300托，并且生长温度设定为约1000℃至1200℃。
当生长GaN和AlGaN作为n型半导体时，以预定流量向原料添加例如包含硅的SiH4气体作为n型杂质，使得GaN和AlGaN掺杂Si。Si的掺杂浓度设定为约1×1018/cm3至1×1020/cm3，例如，约5×1018/cm3。
当生长GaN作为p型半导体时，即当生长p型半导体膜23的p-GaN时，以预定流量向原料气体添加例如包含Mg的二-(环戊二烯基)镁气体作为p型杂质，由此使GaN掺杂Mg。Mg的掺杂浓度设定为约1×1016/cm3至1×1020/cm3，例如，约1×1018/cm3。作为p型杂质，可以使用Ca或Sr来替代Mg。此外，可以将p型杂质离子注入生长的i-GaN中来替代掺杂p型杂质。
在本实施例中，形成p-GaN作为p型半导体膜23。或者，可以形成其它p型氮化物半导体例如p型AlGaN、AlN、InN、InAlN、InAlGaN等来替代GaN。当生长InN、InAlN或InAlGaN时，使用三甲基铟气体作为In的原料气体。
随后，如图11B所示，形成p型半导体层24a。
具体地，通过光刻和干蚀刻处理p型半导体膜23，以只保留堆叠化合物半导体结构2上待形成场板的位置(预定在其中形成电极的位置)。结果，在预定在其中形成电极的位置中形成p型半导体层24a。
随后，实施与第一实施方案中的图1B至2A相同的步骤。此时，形成元件隔离结构3，在电极凹陷2A和2B中形成源电极4和漏电极5，并且在其中预定形成栅电极的位置中形成电极凹陷2C。
随后，如图11C所示，形成栅极绝缘膜25。
具体地，在堆叠化合物半导体结构2上沉积例如Al2O3作为绝缘材料，以覆盖电极凹陷2C的内壁表面和p型半导体层24a的表面部分。例如，通过原子层沉积法(ALD法)沉积Al2O3至约2nm至200nm的膜厚，在此处为约10nm。结果，形成栅极绝缘膜25。
注意，可以通过例如等离子体CVD法或溅射法替代ALD法来沉积Al2O3。可以使用并沉积Al的氮化物或氮氧化物来替代沉积Al2O3。除了Al的氮化物或氮氧化物之外，可以使用Si、Hf、Zr、Ti、Ta或W的氧化物、氮化物或氮氧化物。或者，可以根据需要选择这些氧化物、氮化物或氮氧化物来将选定材料沉积为多层，由此形成栅极绝缘膜。
本实施方案公开了所谓的MIS型AlGaN/GaN HEMT，其中在栅电极和堆叠化合物半导体结构2之间提供栅极绝缘膜25。然而，本实施方案不限于这种HEMT。或者，可以形成所谓的肖特基型AlGaN/GaNHEMT，其中形成栅电极，而不形成栅极绝缘膜25，以与堆叠化合物半导体结构直接接触(肖特基接触)。
随后，如图12A所示，形成栅电极26。
具体地，首先形成用于形成栅电极的抗蚀剂掩模。此处，使用适用于例如蒸发法和剥离法的檐结构的双层抗蚀剂。该抗蚀剂涂覆在栅极绝缘膜25上以形成用于暴露栅极绝缘膜25的一部分(对应于电极凹陷2C)的开口。结果，形成具有上述开口的抗蚀剂掩模。
利用该抗蚀剂掩模，通过例如蒸发法在抗蚀剂掩模上沉积例如Ni和Au作为电极材料，包括用于暴露栅极绝缘膜25的一部分(对应于电极凹陷2C)的开口内部。Ni的厚度设定为约30nm，Au的厚度设定为约400nm。通过剥离法移除抗蚀剂掩模和其上沉积的Ni和Au。结果，形成栅电极26，其中电极凹陷2C的内部通过栅极绝缘膜25填充有电极材料的部分。
随后，如图12B所示，在p型半导体层24a上形成连接电极24b。
具体地，首先，通过光刻和干蚀刻处理栅极绝缘膜25。结果，在栅极绝缘膜25中形成用于暴露p型半导体层24a的表面部分的开口25a。
形成用于形成连接电极的抗蚀剂掩模。抗蚀剂涂覆在所制造的HEMT整个表面上以形成用于暴露p型半导体层24a的开口。结果，形成具有上述开口的抗蚀剂掩模。
利用该抗蚀剂掩模，通过例如蒸发法在抗蚀剂掩模上沉积例如Ni和Au作为电极材料，包括用于暴露p型半导体层24a的上表面的开口的内部。Ni的厚度设定为约30nm，Au的厚度设定为约400nm。通过剥离法移除抗蚀剂掩模和其上沉积的Ni和Au。结果，形成填充栅极绝缘膜25的开口25a并与p型半导体层24a的暴露表面欧姆接触的连接电极24b。连接电极24b的电极材料可以为任意的导电材料，只要导电材料允许与p型半导体形成欧姆接触即可。因此，可以使用Ti、Pd或Ta或其合金来替代Ni和Au。在一些情况下，可应用不允许欧姆接触的导电材料，只要导电材料允许与p型半导体电连接即可。
结果，形成包括p型半导体层24a和连接电极24b的场板24。在场板24中，其p型半导体层24a与堆叠化合物半导体结构2的盖层2e直接接触。
场板24可以形成为沿不面向相邻栅电极7的方向即朝向漏电极5偏置的形状，如在第一实施方案中图5的情形相同。具体地，场板24在漏电极5上的部分延长地形成在栅极绝缘膜25上。在AlGaN/GaN HEMT中，在一些情况下，可以向漏电极施加高于向源电极和栅电极所施加的电压。即使在这些情况下，采用这种结构也能够使场板24减轻因施加高电压产生的电场。
随后，实施与第一实施方案中的图4A和4B相同的步骤。结果，源电极4和场板24的连接电极24b通过互连层11相互电连接。图12C示出该阶段的HEMT看起来如何。
此后，根据本实施例的AlGaN/GaN HEMT在经受包括形成上层保护膜的步骤在内的步骤之后形成。
在根据本实施例的AlGaN/GaN HEMT中，形成栅电极26以通过栅极绝缘膜25填充电极凹陷2C。通过采用这种MIS型凹陷栅结构作为前提，使HEMT需要的高电压耐受性常闭运行成为可能。
在本实施例中，场板24提供为与其漏电极5侧上的栅电极26相邻。场板24在其下部具有半导体层，即p型半导体层24a。该p型半导体层24a因为与堆叠化合物半导体结构2的n型半导体的关系而变得耗尽。因此，耗尽层在p型半导体层24a下方延伸和铺展。结果，电压耐受性明显改善。此外，寄生电容Cds和Cgd因为由p型半导体层24a导致的耗尽层的延伸而大幅降低。由此，实现器件运行速度的提高。
另外，在本实施例中，通过采用其中堆叠化合物半导体结构2和p型半导体层24a相互直接接触的场板24，在p型半导体层24a的p-GaN和盖层2e的n-GaN之间形成pn结。结果，赋予保护性二极管的功能，其中场板24用作阳极并且漏电极5用作阴极。因此，即使在AlGaN/GaNHEMT中出现浪涌电压，也可防止AlGaN/GaN HEMT被保护性二极管的整流作用击穿。如上所述，本实施方案确保足够的雪崩耐受性并有助于器件运行稳定化。
如前所述，根据本实施方案，实现了一种高可靠性高电压耐受性AlGaN/GaN HEMT，其能够改善器件运行速度、具有高雪崩耐受性、抗浪涌、在应用于例如逆变电路时不需要连接任何外部二极管并且在即使产生空穴时也实现稳定的运行，以及减轻在栅电极26上的电场集中并由此实现电压耐受性的进一步提高。
(第二实施方案)
本实施例公开了与第一实施方案的情形中相同的AlGaN/GaNHEMT。然而，本实施方案与第一实施方案的不同之处在堆叠化合物半导体结构和场板之间形成绝缘层。注意，与第一实施方案相同的组件等用相同的附图标记和字母表示，并且将不在此处进一步详细描述。
图13和14示出根据第二实施方案的AlGaN/GaN HEMT制造方法的主要步骤的截面示意图
首先，实施与第一实施方案中的图1A至2A相同的步骤。
此时，在堆叠化合物半导体结构2的电极凹陷2A和2B中形成源电极4和漏电极5，并且在堆叠化合物半导体结构2中形成用于栅电极的电极凹陷2C。
随后，如图13A所示，在堆叠化合物半导体结构2中形成场板凹陷2G。
具体地，首先，在堆叠化合物半导体结构2上涂覆抗蚀剂。通过光刻处理抗蚀剂，使得在抗蚀剂中形成用于暴露盖层2e的与其中待形成场板的位置对应的表面部分(对应于预定在其中形成电极的位置)的开口。结果，形成具有上述开口的抗蚀剂掩模。注意，预定在其中形成电极的该位置限定为栅电极的电极凹陷2C和漏电极5之间的预定位置。
利用该抗蚀剂掩模，通过干蚀刻移除预定在其中形成电极的位置中盖层2e的部分。结果，形成穿过盖层2e的一部分的场板凹陷2G。场板凹陷2G形成为使其纵向与电极凹陷2C的纵向平行。对于蚀刻条件，使用惰性气体例如Ar和基于氯的气体例如Cl2作为蚀刻气体，并且，例如Cl2设定为具有30sccm的流量，压力设定为2Pa，和RF输入功率设定为20W。
通过灰化处理等移除抗蚀剂掩模。
随后，如图13B所示，形成栅极绝缘膜27。
具体地，在堆叠化合物半导体结构2上沉积例如Al2O3作为绝缘材料，以覆盖电极凹陷2C和2G的内壁表面。例如，通过原子层沉积法(ALD法)沉积Al2O3至约2nm至200nm的膜厚，在此处为约10nm。结果，形成栅极绝缘膜27。
注意，可以通过例如等离子体CVD法或溅射法替代ALD法来沉积Al2O3。可以使用并沉积Al的氮化物或氮氧化物来替代沉积Al2O3。除了Al的氮化物或氮氧化物之外，可以使用Si、Hf、Zr、Ti、Ta或W的氧化物、氮化物或氮氧化物。或者，可以根据需要选择这些氧化物、氮化物或氮氧化物来将选定材料沉积为多层，由此形成栅极绝缘膜。
随后，如图13C所示，形成栅电极28。
具体地，首先形成用于形成栅电极的抗蚀剂掩模。此处，使用适用于例如蒸发法和剥离法的檐结构的双层抗蚀剂。该抗蚀剂涂覆在栅极绝缘膜27上以形成用于暴露栅极绝缘膜27的一部分(对应于电极凹陷2C)的开口。结果，形成具有上述开口的抗蚀剂掩模。
利用该抗蚀剂掩模，通过例如蒸发法在抗蚀剂掩模上沉积例如Ni和Au作为电极材料，包括用于暴露栅极绝缘膜27的一部分(对应于电极凹陷2C)的开口内部。Ni的厚度设定为约30nm，和Au的厚度设定为约400nm。通过剥离法移除抗蚀剂掩模和其上沉积的Ni和Au。结果，形成栅电极28，其中电极凹陷2C的内部通过栅极绝缘膜27填充有电极材料的部分。
随后，如图14A所示，形成场板29。
具体地，首先，此处通过例如溅射法，通过栅极绝缘膜27，在所制造的HEMT的整个表面(包括场板凹陷2G内部)上沉积导电氧化物(当形成时，其表现出p型半导体性质)，作为与堆叠化合物半导体结构2所具有的导电类型相反的导电类型的半导体，即作为p型半导体。作为这种导电氧化物，使用选自NiO、FeO2、CoO2、MnO、CuO、ZnO、In2O3、SnO2、Y2O3、SrTiO3、SrPbO3和TiO2中的一种或多种材料。此处，通过举例显示其中使用NiO的情形。
替代沉积这种导电氧化物，可以通过例如CVD法沉积p型Si。在该情况下，Si利用p型杂质(例如硼(B))掺杂并随后沉积，或者在沉积Si之后将p型杂质离子注入到Si中。
通过光刻和干蚀刻处理沉积的NiO，以保留其中待形成场板的位置，包括通过栅极绝缘膜27的场板凹陷2G的内部。结果，形成p型半导体层29a，其中场板凹陷2G的内部通过栅极绝缘膜27填充有NiO的一部分。
接下来，在p型半导体层29a上形成连接电极29b。
首先，形成用于形成连接电极的抗蚀剂掩模。在所制造的HEMT的整个表面上涂覆抗蚀剂以形成用于暴露p型半导体层29a的开口。结果，形成具有上述开口的抗蚀剂掩模。
利用该抗蚀剂掩模，通过例如蒸发法在抗蚀剂掩模上沉积例如Ni和Au作为电极材料，包括用于暴露p型半导体层29a的上表面的开口的内部。Ni的厚度设定为约30nm，Au的厚度设定为约400nm。通过剥离法移除抗蚀剂掩模和其上沉积的Ni和Au。结果，在p型半导体层29a上形成与其欧姆接触的连接电极29b。连接电极29b的电极材料可以为任意的导电材料，只要导电材料允许与p型半导体形成欧姆接触即可。因此，可以使用Ti、Pd或Ta或其合金来替代Ni和Au。在一些情况下，可应用不允许欧姆接触的导电材料，只要导电材料允许连接电极8b与p型半导体电连接即可。
结果，形成包括p型半导体层29a和连接电极29b的场板29。在场板29中，其p型半导体层29a通过栅极绝缘膜27铺设在堆叠化合物半导体结构2的盖层2e和场板凹陷2G内。
场板29可以形成为沿不面向相邻栅电极28的方向、即朝向漏电极5偏置的形状，如在第一实施方案中的图5的情形相同。具体地，场板29在漏电极5侧上的部分延长地形成在栅极绝缘膜27上。在AlGaN/GaNHEMT中，在一些情况下，可以向漏电极施加高于向源电极和栅电极所施加的电压。即使在这些情况下，采用这种结构也能够使场板29减轻因施加高电压产生的电场。
随后，实施与第一实施方案中的图4A和4B相同的步骤。结果，源电极4和场板29通过互连层11相互电连接。图14B示出该阶段的HEMT看起来如何。
此后，根据本实施方案的AlGaN/GaN HEMT在经受包括形成上层保护膜的步骤在内的步骤之后形成。
在根据本实施方案的AlGaN/GaN HEMT中，形成栅电极28以通过栅极绝缘膜27填充电极凹陷2C。通过采用这种MIS型凹陷栅结构作为前提，使HEMT需要的高电压耐受性常闭运行成为可能。
在本实施方案中，用于通过填充场板凹陷2G的场板29提供为与其漏电极5侧上的栅电极27相邻。场板29在其下部具有p型半导体层29a。该p型半导体层29a因为与堆叠化合物半导体结构2的n型半导体的关系而变得耗尽。因此，耗尽层在p型半导体层29a下方延伸和铺展。结果，向栅电极28的边缘部分施加的电场因采用凹陷结构而得以充分减轻。此外，电压耐受性因耗尽层的延伸而得以明显改善。另外，寄生电容Cds和Cgd因为由p型半导体层29a导致的耗尽层的延伸而大幅降低。由此，实现器件运行速度的提高。在场板29下方的栅极绝缘膜27的存在还降低了电容，由此有助于提高器件运行的速度。
如前所述，根据本实施方案，实现了一种高可靠性高电压耐受性的AlGaN/GaN HEMT，其能够进一步改善器件运行速度并且在即使产生空穴的情况下也实现稳定的运行，以及减轻在栅电极28上的电场集中并由此实现电压耐受性的进一步提高。
注意，在本实施方案中，堆叠化合物半导体结构的盖层也可以具有包括n-GaN，AlN和n-GaN的三层结构，如在第一实施方案的变化实施例1那样。或者，AlGaN/GaN HEMT可以具有不包括盖层的结构。
-变化实施例-
在下文，将描述根据第二实施方案的AlGaN/GaN HEMT的变化实施例。
本实施例公开了与第二实施方案的情形相同的AlGaN/GaN HEMT。然而，该变化实施例与第二实施方案的不同之处在于场板的p型半导体层。注意，与第二实施方案相同的组件等用相同的附图标记和字母表示，并且将不在此处进一步详细描述。
图15A和16B示出根据第二实施方案的变化实施例的AlGaN/GaNHEMT制造方法的主要步骤的截面示意图。
首先，实施与第一实施方案中的图1A至2A相同的步骤。
此时，在堆叠化合物半导体结构2的电极凹陷2A和2B中形成源电极4和漏电极5，并且在堆叠化合物半导体结构2中形成用于栅电极的电极凹陷2C。
随后，如图15A所示，形成栅极绝缘膜31。
具体地，在堆叠化合物半导体结构2上沉积例如Al2O3作为绝缘材料，以覆盖电极凹陷2C的内壁表面。例如，通过原子层沉积法(ALD法)沉积Al2O3至约2nm至200nm的膜厚，在此处为约10nm。结果，形成栅极绝缘膜31。
注意，可以通过等离子体CVD法或溅射法替代ALD法来沉积Al2O3。可以使用并沉积Al的氮化物或氮氧化物来替代沉积Al2O3。除了Al的氮化物或氮氧化物之外，可以使用Si、Hf、Zr、Ti、Ta或W的氧化物、氮化物或氮氧化物。或者，可以根据需要选择这些氧化物、氮化物或氮氧化物以将选定的材料沉积为多层，由此形成栅极绝缘膜。
随后，如图15B所示，形成p型半导体层32a，其为具有与堆叠化合物半导体结构2所具有的导电类型相反的导电类型的半导体。
具体地，首先，在栅极绝缘膜31上形成p型半导体膜。更具体地，通过MOVPE法等在栅极绝缘膜31上将p-GaN生长至约50nm的厚度。结果，形成p型半导体膜。当生长p-GaN时，以预定流量向原料气体添加例如包含Mg的二-(环戊二烯基)镁气体作为p型杂质，由此使GaN掺杂Mg。Mg的掺杂浓度设定为约1×1016/cm3至1×1020/cm3，例如约1×1018/cm3。作为p型杂质，可以使用Ca或Sr来替代Mg。此外，可以将p型杂质离子注入生长的i-GaN中来替代掺杂p型杂质。
在本实施例中，形成p-GaN作为p型半导体膜。或者，可以形成其它p型氮化物半导体例如p型AlGaN、AlN、InN、InAlN、InAlGaN等来替代GaN。当生长InN、InAlN或InAlGaN时，使用例如三甲基铟气体作为In的原料气体。
通过光刻和干蚀刻处理p型半导体膜，以只保留栅极绝缘膜31上待形成场板的位置(预定在其中形成电极的位置)。结果，在预定在其中形成电极的位置中形成p型半导体层32a。
随后，在p型半导体层32a上形成连接电极32b，如图15C所示。
具体地，首先，形成用于形成连接电极的抗蚀剂掩模。在所制造的HEMT的整个表面上涂覆抗蚀剂以形成用于暴露p型半导体层32a的开口。结果，形成具有上述开口的抗蚀剂掩模。
利用该抗蚀剂掩模，通过例如蒸发法在抗蚀剂掩模上沉积例如Ni和Au作为电极材料，包括用于暴露p型半导体层32a的上表面的开口的内部。Ni的厚度设定为约30nm，并且Au的厚度设定为约400nm。通过剥离法移除抗蚀剂掩模和其上沉积的Ni和Au。结果，形成与p型半导体层32a的暴露表面欧姆接触的连接电极32b。连接电极32b的电极材料可以为任意的导电材料，只要导电材料允许与p型半导体形成欧姆接触即可。因此，可以使用Ti、Pd或Ta或其合金来替代Ni和Au。在一些情况下，可应用不允许欧姆接触的导电材料，只要导电材料允许与p型半导体电连接即可。
结果，形成由p型半导体层32a和连接电极32b构成的场板32。在场板32中，其p型半导体层32a布置为通过堆叠化合物半导体结构2的盖层2e和栅极绝缘膜31。
场板32可以形成为沿不面向相邻栅电极5的方向、即朝向漏电极5偏置的形状，如在第一实施方案中图5的情形相同。具体地，场板32在漏电极5侧上的部分延长地形成在栅极绝缘膜31上。在AlGaN/GaNHEMT中，在一些情况下，可以向漏电极施加高于向源电极和栅电极所施加的电压。即使在这些情况下，采用这种结构也能够使场板32减轻因施加高电压产生的电场。
随后，如图16A所示，形成栅电极33。
具体地，首先，形成用于形成栅电极的抗蚀剂掩模。此处，例如使用适用于蒸发法和剥离法的檐结构的双层抗蚀剂。将该抗蚀剂涂覆在栅极绝缘膜31上以形成用于暴露电极凹陷2C的开口。结果，形成具有上述开口的抗蚀剂掩模。
利用该抗蚀剂掩模，通过例如蒸发法在抗蚀剂掩模上沉积例如Ni和Au作为电极材料，包括用于暴露栅极绝缘膜31的电极凹陷2C的开口的内部。Ni的厚度设定为约30nm，并且Au的厚度设定为约400nm。通过剥离法移除抗蚀剂掩模和其上沉积的Ni和Au。结果，形成栅电极33，其中电极凹陷2C的内部通过栅极绝缘膜31填充有电极材料部分。
随后，实施与在第一实施方案中的图4A和4B相同的步骤。因此，源电极4和场板32通过互连层11相互电连接。图16B示出该阶段的HEMT看起来如何。
此后，根据本实施方案的AlGaN/GaN HEMT在经受包括形成上层保护膜的步骤在内的步骤之后形成。
在根据本实施例的AlGaN/GaN HEMT中，形成栅电极33以通过栅极绝缘膜27填充电极凹陷2C。通过采用这种MIS型凹陷栅结构作为前提，使HEMT需要的高电压耐受性常闭运行成为可能。
在本实施例中，场板32通过栅极绝缘膜31提供在堆叠化合物半导体结构2上，以与其漏电极5侧上的栅电极33相邻。场板32在其下部具有p型半导体层32a。该p型半导体层32a因为与堆叠化合物半导体结构2的n型半导体的关系而变得耗尽。因此，耗尽层在p型半导体层32a下方延伸和铺展。结果，电压耐受性明显提高。此外，寄生电容Cds和Cgd因为由p型半导体层32a导致的耗尽层的延伸而大幅降低。由此，实现器件运行速度的提高。在场板32下方存在栅极绝缘膜31还降低了电容，由此有助于提高器件运行的速度。
如前所述，根据本实施例，实现一种高可靠性高电压耐受性的AlGaN/GaN HEMT，其能够进一步改善器件运行速度并且在即使产生空穴的情况下也实现稳定的运行，以及减轻在栅电极33上的电场集中并由此实现电压耐受性的进一步提高。
注意，尽管在上述第一和第二实施方案及其变化实施例中，已经公开了具有栅极凹陷结构的AlGaN/GaN HEMT，但是实施方案和变化实施例不限于这些HEMT。或者，栅电极可以形成在栅极绝缘膜上或堆叠化合物半导体结构上，而不形成用于栅电极的电极凹陷。
根据上述第一和第二实施方案及其变化实施例的AlGaN/GaNHEMT应用于所谓的分立封装。
在该分立封装中，安装上述AlGaN/GaN HEMT的任一个的芯片。在下文，将以举例方式描述上述第一和第二实施方案及其变化实施例的任一个的芯片(在下文称为HEMT芯片)。
图17示出HEMT芯片的示意性结构。
在HEMT芯片30中，在HEMT芯片的表面上设置与上述AlGaN/GaN HEMT的漏电极连接的漏极垫34、与HEMT的栅电极连接的栅极垫35、以及与HEMT的源电极连接的源极垫36。
图18是示出分离封装的示意性平面图。
为了制造该分离封装，首先，利用晶粒粘结剂41如钎料将HEMT芯片30固定至引线框42。在引线框42中与其一体式形成漏极引线42a，并且栅极引线42b和源极引线42c作为独立的组件设置在距引线框42一定的距离处。
随后，通过利用Al线43的接合将漏极垫34和漏极引线42a、栅极垫35和栅极引线42b以及源极垫36和源极引线42c分别相互电连接。
此后，利用模制树脂44通过传递模制法树脂密封HEMT芯片30，并且将引线框42与模制树脂44分开。结果，形成分立封装。
(第三实施方案)
本实施方案公开了PFC(功率因数校正)电路，其设置有选自第一和第二实施方案及其变化实施例的AlGaN/GaN HEMT。
图19是示出PFC电路的连接线路图。
PFC电路50设置有开光元件(晶体管)51、二极管52、扼流圈53、电容器54、55、二极管桥56和AC电源(AC)57。将选自第一和第二实施方案及其变化实施例的AlGaN/GaN HEMT应用到开关元件51。特别优选运行速度优异的根据第二实施方案及其变化实施例的任一个的AlGaN/GaN HEMT。
在PFC电路50中，开关元件51的漏电极、二极管52的阳极端子和扼流圈53的一个端子相互连接。开关元件51的源电极、电容器54的一个端子和电容器55的一个端子相互连接。电容器54的另一端子和扼流圈53的另一端子相互连接。电容器的55的另一端子和二极管52的阴极端子相互连接。AC 57通过二极管桥56连接在电容器54的两个端子之间。DC电源(DC)连接在电容器55的两个端子之间。
在本实施方案中，将AlGaN/GaN HEMT应用于PFC电路50，所述AlGaN/GaN HEMT除了进一步提高电压耐受性之外，还能够进一步改善器件运行速度并实现稳定的运行，即使产生空穴也是如此。结果，实现了高可靠性PFC电路50。
(第四实施方案)
本实施方案公开了提供有选自第一实施方案和变化实施例的AlGaN/GaN HEMT的电源装置。
图20是示出根据第三实施方案的电源装置的示意性结构的连接线路图。
根据本实施方案的电源装置提供有一次侧61中的高压电路、二次侧62中的低压电路、以及布置在一次侧61中的电路和二次侧62中的电路之间的变压器63。
一次侧61中的电路包括根据第三实施方案的PFC电路50和逆变电路，例如在PFC电路50的电容器55的两个端子之间连接的全桥逆变电路60。全桥逆变电路60提供有多个(在此处为四个)开关元件64a、64b、64c和64d。
二次侧62中的电路提供有多个(在此处为三个)开关元件65a、65b和65c。
在本实施方案中，构成一次侧61中电路的PFC电路50的开关元件51和全桥逆变电路60的开关元件64a、64b、64c和64d指定为选自第一实施方案及其变化实施例的AlGaN/GaN HEMT。另一方面，二次侧62中的电路的开关元件65a、65b和65c指定为常规的使用硅的MIS FET。
选自第一实施方案和变化实施例的AlGaN/GaN HEMT采用与堆叠化合物半导体结构直接接触以与其形成pn结的场板，如在第一实施方案中描述的。结果，赋予保护性二极管的功能，其中场板用作阳极，并且漏电极用作阴极。在本实施方案中，这种AlGaN/GaN HEMT应用于PFC电路50的开关元件51和全桥逆变电路60的开关元件64a、64b、64c和64d。因此，即使在一次侧61中的电路中的开关元件51、64a、64b、64c和64d中出现浪涌电压，也通过保护性二极管的整流作用防止开关元件51，64a，64b、64c和64d被击穿。如上所述，本实施方案确保大量的雪崩耐受性并有助于使器件运行稳定化。
在本实施方案中，将一种高可靠性高电压耐受性AlGaN/GaN HEMT应用于作为高压电路的一次侧61中的电路，所述AlGaN/GaN HEMT能够改善器件运行速度、具有高雪崩耐受性、抗浪涌、在应用于例如逆变电路时不需要连接任何外部二极管并且在即使产生空穴时也实现稳定的运行，以及实现电压耐受性的进一步改善。结果，实现了高可靠性的高功率电源装置。
(第五实施方案)
本实施方案公开了一种提供有选自第一和第二实施方案和其变化实施例的AlGaN/GaN HEMT的高频放大器。
图21是示出根据第五实施方案的高频放大器的示意性结构的连接线路图。
根据本实施方案的高频放大器提供有数字预失真电路71、混频器72a和72b、以及功率放大器73。
数字预失真电路71补偿输入信号的非线性失真。混频器72a将需要对非线性失真进行补偿的输入信号与AC信号混合。功率放大器73放大与AC信号混合的输入信号，并且包括选择第一和第二实施方案及其变化实施例的AlGaN/GaN HEMT。特别优选运行速度优异的根据第二实施方案及其变化实施例的任一个的AlGaN/GaN HEMT。注意，在图21中，高频电路构造为能够通过混频器72b将输出侧信号与AC信号混合并且通过例如开关操作将混合信号送出到数字预失真电路71。
在本实施方案中，将AlGaN/GaN HEMT应用于高频放大器，所述AlGaN/GaN HEMT能够改善器件运行速度并且在即使产生空穴的情况下也实现稳定的运行，以及实现电压耐受性的进一步提高。结果，实现了高可靠性高电压耐受性的高频放大器。
(其它实施方案)
在第一和第二实施方案及其变化实施例和第三至第五实施方案中，已经以以举例方式引用AlGaN/GaN HEMT作为化合物半导体器件。作为化合物半导体器件，除了AlGaN/GaN HEMT之外，实施方案及其变化实施例也可以应用于以下HEMT。
其它HEMT的实施例1
本实施例公开了作为化合物半导体器件的InAlN/GaN HEMT。
InAlN和GaN是其晶格常数可以通过其组成而大致接近的化合物半导体。在该情况下，在上述第一和第二实施方案及其变化实施例和第三至第五实施方案中，电子传输层、中间层、电子供给层和盖层分别由i-GaN、i-InAlN、n-InAlN和n-GaN形成。此外，由于在该情况下几乎不出现压电极化，所以二维电子气主要通过InAlN的自发极化生成。
根据本实施例，如上述AlGaN/GaN HEMT，实现了一种高可靠性高电压耐受性InAlN/GaN HEMT，其能够改善器件运行速度、具有高雪崩耐受性、抗浪涌、在应用于例如逆变电路时不需要连接任何外部二极管并且在即使产生空穴时也实现稳定的运行，以及减轻在栅电极上的电场集中并由此实现电压耐受性的进一步提高。
其它HEMT的实施例2
本实施例公开了一种作为化合物半导体器件的InAlGaN/GaNHEMT。
GaN和InAlGaN是其中GaN的晶格常数可以通过组成而变得小于InAlGaN的晶格常数的化合物半导体。在该情况下，在上述第一和第二实施方案及其变化实施例和第三至第五实施方案中，电子传输层、中间层、电子供给层和盖层分别由i-GaN、i-InAlGaN、n-InAlGaN和n-GaN形成。
根据本实施例，如上述AlGaN/GaN HEMT，实现了一种高可靠性、高电压耐受性InAlGaN/GaN HEMT，其能够改善器件运行速度、具有高雪崩耐受性、抗浪涌、在应用于例如逆变电路时不需要连接任何外部二极管并且在即使产生空穴时也实现稳定的运行，以及减轻在栅电极上的电场集中并由此实现电压耐受性的进一步提高。
根据上述方面，实现了一种高可靠性高电压耐受性化合物半导体器件，其能够改善器件运行速度、具有高雪崩耐受性、抗浪涌、在应用于例如逆变电路时不需要连接任何外部二极管并且在即使产生空穴时也实现安全和稳定的运行，以及减轻在栅电极上的电场集中并由此实现电压耐受性的进一步提高。
在下文，将作为权利要求统一描述用于制造化合物半导体器件的化合物半导体器件的方法以及电源装置和高频放大器的方面。
本文记载的所有实施例和条件描述都是用于教导目的，以帮助读者理解本发明和本发明人对现有技术做出贡献的概念，并且应当被视为不限于这些具体记载的实施例和条件，也不限于与显示本发明的优势和劣势相关的说明书中这些实施例的组织。尽管已经详细描述了本发明的一个或更多个实施方案，但是应当理解，可以对其进行各种变化、替代和改变，而不脱离本发明的精神和范围。

Claims (18)

1.一种化合物半导体器件，包括：
堆叠化合物半导体结构；
在所述堆叠化合物半导体结构上形成的栅电极；
在所述堆叠化合物半导体结构上形成的源电极和漏电极，以及
在所述堆叠化合物半导体结构上形成的并且具有与所述堆叠化合物半导体结构所具有的导电类型相反的导电类型的半导体层，
其中所述栅电极和所述半导体层在平面视图中在所述堆叠化合物半导体结构的上方彼此隔离开，并且所述半导体层位于所述栅电极和所述漏电极之间的区域中。
2.根据权利要求1所述的化合物半导体器件，其中在所述堆叠化合物半导体结构中形成有凹陷，并且所述半导体层形成为填充所述凹陷的内部。
3.根据权利要求1所述的化合物半导体器件，其中所述半导体层形成为具有插入在所述半导体层和所述堆叠化合物半导体结构之间的绝缘膜。
4.根据权利要求1所述的化合物半导体器件，其中所述半导体层为p型，并且与所述堆叠化合物半导体结构形成pn结。
5.根据权利要求1所述的化合物半导体器件，其中所述半导体层形成为沿不面向所述栅电极的方向偏置的形状。
6.根据权利要求1所述的化合物半导体器件，其中在所述半导体层上形成有连接电极。
7.根据权利要求1所述的化合物半导体器件，其中所述半导体层为p型，并且包括选自Si、GaN、AlGaN、AlN、InN、InAlN、InAlGaN、NiO、FeO2、CoO2、MnO、CuO、ZnO、In2O3、SnO2、Y2O3、SrTiO3、SrPbO3和TiO2中的一种或多种半导体。
8.一种用于制造化合物半导体器件的方法，所述方法包括：
在堆叠化合物半导体结构上形成栅电极；
在所述堆叠化合物半导体结构上形成源电极和漏电极，以及
在所述堆叠化合物半导体结构上形成具有与所述堆叠化合物半导体结构所具有的导电类型相反的导电类型的半导体层，
其中所述栅电极和所述半导体层在平面视图中在所述堆叠化合物半导体结构的上方彼此隔离开，并且所述半导体层位于所述栅电极和所述漏电极之间的区域中。
9.根据权利要求8所述的制造化合物半导体器件的方法，所述方法还包括在所述堆叠化合物半导体结构中形成凹陷，其中所述半导体层形成为填充所述凹陷的内部。
10.根据权利要求8所述的制造化合物半导体器件的方法，所述方法还包括在所述堆叠化合物半导体结构上形成绝缘膜，其中所述半导体层形成为具有插入在所述半导体层和所述堆叠化合物半导体结构之间的所述绝缘膜。
11.根据权利要求8所述的制造化合物半导体器件的方法，其中所述半导体层为p型，并且与所述堆叠化合物半导体结构形成pn结。
12.根据权利要求8所述的制造化合物半导体器件的方法，其中所述半导体层形成为沿不面向所述栅电极的方向偏置的形状。
13.根据权利要求8所述的制造化合物半导体器件的方法，所述方法还包括在所述半导体层上形成连接电极。
14.根据权利要求8所述的制造化合物半导体器件的方法，其中所述半导体层为p型，并且包括选自Si、GaN、AlGaN、AlN、InN、InAlN、InAlGaN、NiO、FeO2、CoO2、MnO、CuO、ZnO、In2O3、SnO2、Y2O3、SrTiO3、SrPbO3和TiO2中的一种或多种半导体。
15.一种电源装置，包括变压器、以及将所述变压器夹在中间的高压电路和低压电路，其中所述高压电路包括晶体管，所述晶体管包括：
堆叠化合物半导体结构；
在所述堆叠化合物半导体结构上形成的栅电极；
在所述堆叠化合物半导体结构上形成的源电极和漏电极，以及
在所述堆叠化合物半导体结构上形成的并且具有与所述堆叠化合物半导体结构所具有的导电类型相反的导电类型的半导体层，
其中所述栅电极和所述半导体层在平面视图中在所述堆叠化合物半导体结构的上方彼此隔离开，并且所述半导体层位于所述栅电极和所述漏电极之间的区域中。
16.根据权利要求15所述的电源装置，其中所述高压电路包括PFC电路，并且设置在所述PFC电路中的第一开关元件限定为所述晶体管。
17.根据权利要求16所述的电源装置，其中所述高压电路还包括与所述PFC电路连接的逆变电路，并且设置在所述逆变电路中的第二开关元件限定为所述晶体管。
18.一种将输入高频电压进行放大和输出的高频放大器，其中所述高频放大器包括晶体管，所述晶体管包括：
堆叠化合物半导体结构；
在所述堆叠化合物半导体结构上形成的栅电极；
在所述堆叠化合物半导体结构上形成的源电极和漏电极，以及
在所述堆叠化合物半导体结构上形成的并且具有与所述堆叠化合物半导体结构所具有的导电类型相反的导电类型的半导体层，
其中所述栅电极和所述半导体层在平面视图中在所述堆叠化合物半导体结构的上方彼此隔离开，并且所述半导体层位于所述栅电极和所述漏电极之间的区域中。
CN201110456942.7A 2011-02-25 2011-12-30 化合物半导体器件及其制造方法 Active CN102651388B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011040617A JP5874173B2 (ja) 2011-02-25 2011-02-25 化合物半導体装置及びその製造方法
JP2011-040617 2011-02-25

Publications (2)

Publication Number Publication Date
CN102651388A CN102651388A (zh) 2012-08-29
CN102651388B true CN102651388B (zh) 2015-04-08

Family

ID=46693350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110456942.7A Active CN102651388B (zh) 2011-02-25 2011-12-30 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US8872232B2 (zh)
JP (1) JP5874173B2 (zh)
CN (1) CN102651388B (zh)
TW (1) TWI470803B (zh)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP5789967B2 (ja) * 2010-12-03 2015-10-07 富士通株式会社 半導体装置及びその製造方法、電源装置
US9887139B2 (en) 2011-12-28 2018-02-06 Infineon Technologies Austria Ag Integrated heterojunction semiconductor device and method for producing an integrated heterojunction semiconductor device
JP2013207107A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US9184275B2 (en) * 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9129802B2 (en) * 2012-08-27 2015-09-08 Rf Micro Devices, Inc. Lateral semiconductor device with vertical breakdown region
JP2014078565A (ja) * 2012-10-09 2014-05-01 Advanced Power Device Research Association 半導体装置
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
KR101927410B1 (ko) * 2012-11-30 2018-12-10 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
TWI525820B (zh) 2013-03-14 2016-03-11 廣鎵光電股份有限公司 增強型場效電晶體
JP6171435B2 (ja) 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
WO2014174550A1 (ja) 2013-04-23 2014-10-30 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
US9847411B2 (en) * 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) * 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9111750B2 (en) 2013-06-28 2015-08-18 General Electric Company Over-voltage protection of gallium nitride semiconductor devices
US9997507B2 (en) 2013-07-25 2018-06-12 General Electric Company Semiconductor assembly and method of manufacture
CN103594508A (zh) * 2013-11-26 2014-02-19 电子科技大学 一种栅单场板的氮化镓高电子迁移率晶体管
JP6229501B2 (ja) * 2014-01-08 2017-11-15 富士通株式会社 半導体装置
JP6268007B2 (ja) * 2014-03-14 2018-01-24 株式会社東芝 半導体装置
CN105280694A (zh) * 2014-05-27 2016-01-27 晶元光电股份有限公司 半导体功率元件
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
TWI548087B (zh) 2014-06-06 2016-09-01 台達電子工業股份有限公司 半導體裝置與其之製造方法
KR102135163B1 (ko) * 2014-06-26 2020-07-20 한국전자통신연구원 반도체 소자 및 그 제작 방법
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
CN104393035B (zh) * 2014-11-18 2017-04-12 西安电子科技大学 基于介质调制的复合源场板异质结场效应晶体管
CN104409481B (zh) * 2014-11-18 2017-03-29 西安电子科技大学 槽栅型直角复合栅场板异质结器件及其制作方法
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
JP2016152255A (ja) * 2015-02-16 2016-08-22 ルネサスエレクトロニクス株式会社 半導体装置
JP6478395B2 (ja) * 2015-03-06 2019-03-06 住友電工デバイス・イノベーション株式会社 半導体装置
CN105633144B (zh) * 2015-06-26 2019-09-24 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
JP6304155B2 (ja) * 2015-07-14 2018-04-04 株式会社デンソー 窒化物半導体装置
CN105161536B (zh) * 2015-07-27 2017-11-10 成都海威华芯科技有限公司 一种具有跨线场板的半导体器件的制造方法
WO2017051688A1 (ja) * 2015-09-22 2017-03-30 株式会社デンソー 半導体装置
JP6701767B2 (ja) * 2015-09-22 2020-05-27 株式会社デンソー 半導体装置
JP6642883B2 (ja) * 2015-10-08 2020-02-12 ローム株式会社 窒化物半導体装置およびその製造方法
US10056478B2 (en) 2015-11-06 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor and manufacturing method thereof
KR102261732B1 (ko) * 2015-12-18 2021-06-09 한국전자통신연구원 전계 효과 트랜지스터
CN108447898A (zh) * 2017-02-16 2018-08-24 英诺赛科（珠海）科技有限公司 一种氮化镓功率器件及其制作方法
CN108447906A (zh) * 2017-02-16 2018-08-24 英诺赛科（珠海）科技有限公司 一种功率半导体器件及其制作方法
US10128228B1 (en) * 2017-06-22 2018-11-13 Infineon Technologies Americas Corp. Type III-V semiconductor device with integrated diode
JP6811737B2 (ja) * 2018-03-13 2021-01-13 株式会社東芝 半導体装置
CN110828564B (zh) * 2018-08-13 2022-04-08 香港科技大学 具有半导体性栅极的场效应晶体管
CN109728079A (zh) * 2018-12-04 2019-05-07 北京大学深圳研究生院 一种晶体管及其制作方法
US11476359B2 (en) * 2019-03-18 2022-10-18 Wolfspeed, Inc. Structures for reducing electron concentration and process for reducing electron concentration
CN110061632A (zh) * 2019-04-29 2019-07-26 广东美的制冷设备有限公司 智能功率模块和空调器
TWI686873B (zh) * 2019-05-09 2020-03-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
JP7368107B2 (ja) * 2019-05-22 2023-10-24 株式会社東芝 半導体装置
JP7176475B2 (ja) * 2019-05-29 2022-11-22 株式会社デンソー 半導体装置
CN112242443A (zh) * 2019-07-18 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管及其形成方法
US11398546B2 (en) 2019-08-06 2022-07-26 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
CN112490285B (zh) 2019-09-12 2024-01-02 联华电子股份有限公司 半导体装置及其制作方法
CN112490286B (zh) 2019-09-12 2023-09-19 联华电子股份有限公司 半导体装置及其制作方法
TWI769431B (zh) * 2020-01-22 2022-07-01 大陸商聚力成半導體(重慶)有限公司 增強型氮化鎵電晶體之結構與使用該結構之封裝晶片
US11855198B2 (en) * 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity
US20220375926A1 (en) * 2020-04-29 2022-11-24 Innoscience (Zhuhai) Technology Co., Ltd. Electronic device
CN112038336B (zh) * 2020-06-15 2023-03-24 湖南三安半导体有限责任公司 氮化物器件及其esd防护结构和制作方法
US20220037518A1 (en) * 2020-07-31 2022-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Gallium Nitride-Based Device with Step-Wise Field Plate and Method Making the Same
CN113658998A (zh) * 2021-07-19 2021-11-16 中国船舶重工集团公司第七二三研究所 一种具有沟槽源极场板的AlGaN/GaN高电子迁移率晶体管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101176213A (zh) * 2005-05-09 2008-05-07 罗姆股份有限公司 氮化物半导体元件的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222988A (ja) * 1983-06-01 1984-12-14 Matsushita Electric Ind Co Ltd 化合物半導体素子およびその製造方法
JP3326704B2 (ja) * 1993-09-28 2002-09-24 富士通株式会社 Ｉｉｉ／ｖ系化合物半導体装置の製造方法
JP2000216256A (ja) * 1998-11-16 2000-08-04 Nec Corp 半導体集積回路の製造方法
JP2001332568A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 電界効果型トランジスタ及びその製造方法
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP2008071988A (ja) 2006-09-15 2008-03-27 Elpida Memory Inc 半導体装置の欠陥検査装置及び欠陥検査方法
JP5417693B2 (ja) 2007-08-22 2014-02-19 日本電気株式会社 半導体装置
JP5597921B2 (ja) * 2008-12-22 2014-10-01 サンケン電気株式会社 半導体装置
JP5487615B2 (ja) * 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101176213A (zh) * 2005-05-09 2008-05-07 罗姆股份有限公司 氮化物半导体元件的制造方法

Also Published As

Publication number Publication date
TWI470803B (zh) 2015-01-21
JP2012178464A (ja) 2012-09-13
US8872232B2 (en) 2014-10-28
CN102651388A (zh) 2012-08-29
US20120218783A1 (en) 2012-08-30
JP5874173B2 (ja) 2016-03-02
TW201242026A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
CN102651388B (zh) 化合物半导体器件及其制造方法
CN102651393B (zh) 化合物半导体器件及其制造方法
JP6014984B2 (ja) 半導体装置及びその製造方法
TWI472036B (zh) 化合物半導體裝置及其製造方法
CN102651386B (zh) 化合物半导体器件
US9306031B2 (en) Compound semiconductor device, method of manufacturing the same, power supply device and high-frequency amplifier
CN103367424B (zh) 化合物半导体器件及其制造方法
JP5908692B2 (ja) 化合物半導体装置及びその製造方法
CN103715253B (zh) 化合物半导体器件和其制造方法
JP2014072360A (ja) 化合物半導体装置及びその製造方法
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
CN103325823A (zh) 化合物半导体器件及其制造方法
CN103715250A (zh) 化合物半导体器件及其制造方法
JP2013118343A (ja) 化合物半導体装置及びその製造方法
KR101357526B1 (ko) 반도체 장치 및 그의 제조 방법
CN103022122A (zh) 化合物半导体器件及其制造方法
CN103035699A (zh) 化合物半导体装置及其制造方法
CN111599857B (zh) 二维材料器件与GaN器件异质集成结构及制备方法
JP2014207379A (ja) 化合物半導体装置及びその製造方法
TW202406145A (zh) 半導體裝置
JP2014056938A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant