CN108447906A - 一种功率半导体器件及其制作方法 - Google Patents
一种功率半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN108447906A CN108447906A CN201710083261.8A CN201710083261A CN108447906A CN 108447906 A CN108447906 A CN 108447906A CN 201710083261 A CN201710083261 A CN 201710083261A CN 108447906 A CN108447906 A CN 108447906A
- Authority
- CN
- China
- Prior art keywords
- grid
- region
- source
- drain
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000002360 preparation method Methods 0.000 title description 4
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 42
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 14
- 229910002704 AlGaN Inorganic materials 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 14
- 239000004020 conductor Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 16
- 230000005684 electric field Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 210000003813 thumb Anatomy 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种功率半导体器件以及制作方法，该功率半导体器件包括：基底；设置在基底上的氮化镓层，氮化镓层包括栅极区、源极区和漏极区；栅极区的表面设置有栅极，源极区表面设置有源极，漏极区表面设置有漏极；栅极包括平行且相对设置的第一栅极区域和第二栅极区域；以及连接第一栅极区域和第二栅极区域的第三栅极区域，第三栅极区域为曲面结构；漏极位于第一栅极区域与第二栅极区域之间；源极包括平行且相对设置的第一源极区域和第二源极区域，第一源极区域与第一栅极区域对应设置，第二源极区域和第二栅极区域对应设置。本发明技术方案解决现有技术中在栅极的曲面部分容易发生表面击穿的问题。
Description
技术领域
本发明涉及半导体器件技术领域，更具体地说，涉及一种功率半导体器件及其制作方法。
背景技术
氮化镓材料具有禁带宽度大、饱和漂移速度高和耐高温等特点，并且，由氮化镓材料形成的异质结构具有很高的二维电子气浓度和迁移率，因此，在制作高性能功率半导体器件方面，尤其在制作高速、低功耗、中低压工作的电子器件方面具有明显的优势。
参考图1，图1为现有的一种功率半导体器件的结构示意图，该功率半导体器件包括：制作在半导体衬底上的拇指形的栅极G、源极S和漏极D。当对该功率半导体器件施加电压时，该功率半导体器件中的电场线分布如图1中的箭头所示。但是，由于功率半导体器件在栅极G的曲面部分(栅极尾部)的电场分布更为集中，即该部分的电场强度较大，因此，会导致栅极G的曲面部分容易表面击穿的问题。
发明内容
有鉴于此，本发明提供了一种功率半导体器件及其制作方法，以解决现有技术中在栅极的曲面部分容易发生表面击穿的问题。
为实现上述目的，本发明提供如下技术方案：
一种功率半导体器件，所述功率半导体器件包括：
基底；
设置在所述基底上的氮化镓层，所述氮化镓层包括栅极区、源极区和漏极区；所述栅极区的表面设置有栅极，所述源极区表面设置有源极，所述漏极区表面设置有漏极；
所述栅极包括平行且相对设置的第一栅极区域和第二栅极区域；以及连接所述第一栅极区域和所述第二栅极区域的第三栅极区域，所述第三栅极区域为曲面结构；
所述漏极位于所述第一栅极区域与所述第二栅极区域之间；
所述源极包括平行且相对设置的第一源极区域和第二源极区域，所述第一源极区域与所述第一栅极区域对应设置，所述第二源极区域和所述第二栅极区域对应设置。
优选的，在上述功率半导体器件中，所述源极与所述基底之间具有第一介质层，以通过所述第一介质层防止所述源极和所述氮化镓层形成欧姆接触。
优选的，在上述功率半导体器件中，在垂直于所述基底的方向上，所述源极区的厚度以及所述漏极区的厚度均小于所述栅极区的厚度。
优选的，在上述功率半导体器件中，所述漏极与所述第三栅极区域对应的一端为曲面结构。
优选的，在上述功率半导体器件中，所述栅极和所述氮化镓层之间具有AlGaN隔离层；
所述源极通过源极场板以及设置在所述栅极区表面的源极欧姆金属块与所述AlGaN隔离层接触；
所述漏极通过漏极场板以及设置在所述栅极区表面的漏极欧姆金属块与所述AlGaN隔离层接触。
优选的，在上述功率半导体器件中，所述氮化镓层的表面具有第二介质层；所述源极欧姆金属块以及所述漏极欧姆金属块均位于所述第二介质层与所述氮化镓层之间；
所述第二介质层在所述源极区具有用于露出所述源极的源极开口、在所述漏极区具有用于露出所述漏极的开口、在所述栅极区具有用于露出所述源极欧姆金属块的开口以及用于露出所述漏极金属块的开口。
本发明还提供了一种功率半导体器件的制作方法，所述制作方法包括：提供一基底；
在所述基底上形成氮化镓层，所述氮化镓层包括栅极区、源极区和漏极区；
在所述漏极区形成漏极，在所述栅极区形成栅极，在所述源极区形成源极；
所述栅极包括平行且相对设置的第一栅极区域和第二栅极区域；以及连接所述第一栅极区域和所述第二栅极区域的第三栅极区域，所述第三栅极区域为曲面结构；所述源极包括平行且相对设置的第一源极区域和第二源极区域，所述第一源极区域与所述第一栅极区域对应设置，所述第二源极区域和所述第二栅极区域对应设置。
优选的，在上述制作方法中，在形成所述源极以及所述漏极之前，还包括：
刻蚀掉所述源极以及所述漏极区的部分所述氮化镓层，以使在垂直于所述基底的方向上，所述源极区的厚度和所述漏极区的厚度均小于所述栅极区的厚度。
优选的，在上述制作方法中，刻蚀掉所述源极底部的部分所述氮化镓层，包括：
采用干法刻蚀工艺刻蚀掉所述源极以及所述漏极区的部分所述氮化镓层。
优选的，在上述制作方法中，在形成所述源极以及所述漏极之前，还包括：
在所述氮化镓层表面形成第一介质层，以通过所述第一介质层防止所述源极和所述氮化镓层形成欧姆接触。
通过上述描述可知，本发明技术方案提供的功率半导体器件以及制作方法中，设置栅极包括分离设置的第一源极区域以及第二源极区域，分别对应栅极的第一栅极区域以及第二栅极区域，去除了与第三栅极区域对应的源极部分通过改变源极结构，避免了电场线在第三栅极区域的集中问题，进而能够防止第三栅极区域的栅极发生表面击穿的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有的一种功率半导体器件的结构示意图；
图2为本发明实施例提供的一种功率半导体器件的电极结构的俯视图；
图3为图2中功率器件单元的局部放大图；
图4为图3所示功率器件单元在PP’方向的切面图；
图5为本发明实施例提供的一种功率半导体器件增加抗硬击穿性能的原理示意图；
图6-图13为本发明实施例提供的一种制作方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图2和图3，图2为本发明实施例提供的一种功率半导体器件的电极结构的俯视图，图3为图2中功率器件单元的局部放大图。功率半导体器件可以为氮化镓功率器件。所示功率半导体器件包括：基底；设置在基底上的多个功率器件单元20。
功率器件单元20包括：基底；设置在基底上的氮化镓层，所述氮化镓层包括栅极区、源极区和漏极区。所述栅极区的表面设置有栅极G，所述源极区表面设置有源极S，所述漏极区表面设置有漏极D。其中，漏极D位于第一栅极区域G1与第二栅极区域G2之间。
栅极G包括：平行且相对设置的第一栅极区域G1以及第二栅极区域G2；以及连接第一栅极区域G1以及第二栅极区域G2的第三栅极区域G3，所述第三栅极区域G3为曲面结构。具体的，第一栅极区域G1具有第一端，第二栅极区域G2具有与第一端相对设置的第二端。第三栅极区域G3分别与第一端以及第二端连接，如图3所示，第一端与第二端在第二方向上正对设置。
所述源极S包括平行且相对设置的第一源极区S1域和第二源极区域S2，所述第一源极区域S1与所述第一栅极区域G1对应设置，所述第二源极区域S2和所述第二栅极区域G2对应设置。第一栅极区域G1位于漏极D与第一源极区域S1之间，第二栅极区域G2位于漏极D与第二源极S2之间。
进一步的，可以设置第三栅极区域G3的宽度大于第一栅极区域G1以及第二栅极区域G2的宽度，以增加第三栅极区域G3的耐压能力，避免第三栅极区域G3被击穿。第一栅极区域G1与第二栅极区域G2的宽度相同，在其他实施方式中，可以设置二者宽度不同。当第一栅极区域G1的宽度等于第二栅极区域G2的宽度时，为了有效防止栅极G的第三栅极区域G3出现硬击穿的问题，设置第三栅极区域G3的宽度大于或等于第一栅极区域G1的宽度的1.1倍，且小于或等于第一栅极区域G1的宽度的3倍，即1.1*K2≤K1≤3*K2，其中，K1为第三栅极区域G3的宽度，K2为第一栅极区域G1的宽度。具体的，可以设置K1＝1.2*K2，此时，第三栅极区域G3的耐硬击穿性能较好，且线宽较小，便于电极布局。可选的，第三栅极区域G3在由第一端至第二端的延伸路径上，中间部分的宽度最大，第三栅极区域G3的宽度由中间部分向两端逐渐减小，以使得第三栅极区域G3的中间部分具有最好的耐压性能。
本发明实施例中，第一源极S1、第二源极S2、漏极D、第一栅极区域G1以及第二栅极区域G2的延伸方向平行于第一方向X。第一方向X垂直于第二方向Y。第一方向X以及第二方向Y均平行于功率半导体器件的基底。
需要说明的是，为了便于图示清楚功率半导体器件的电极结构，在图2和图3中仅示出了功率半导体器件的电极结构示意图，并未示出基底、外围走线以及焊盘等其他结构。
本发明实施例提供的功率半导体器件中，设置栅极包括分离设置的第一源极区域以及第二源极区域，分别对应栅极的第一栅极区域以及第二栅极区域，去除了与第三栅极区域对应的源极部分通过改变源极结构，避免了电场线在第三栅极区域的集中问题，进而能够防止第三栅极区域的栅极发生表面击穿的问题，提高耐硬击穿的能力。同时，增加栅极G在第三栅极区域G3的宽度，可以进一步耐压值，防止第三栅极区域的栅极发生表面击穿的问题。
在图2和图3所示实施方式中，所有功率器件的栅极G为一体结构，通过相同的金属层图案化后获得。所有功率器件单元的漏极D为一体结构，可以在制作过程中，通过相同的金属层图案化后获得。
所述漏极D与所述第三栅极区域G3对应的一端为曲面结构。如图3所示，漏极D上端为曲面结构，具体可以为圆面或是椭圆面，以便于有效分散第三栅极区域G3处的电场线分布，增加第三栅极区域G3的耐压能力。
第一源极区域S1具有第三端，第三端靠近第三栅极区域G3设置，第一源极区域S1的另一端远离第三栅极区域G3设置。第二源极区域S2具有与第三端相对设置的第四端，第四端靠近第三栅极区域G3设置，第二源极区域S2的另一端远离第三栅极区域G3设置。第三端与第四端的连线L与第一栅极区域G1以及第二栅极区域G2相交，且与第三栅极区域G3不相交，以较大程度分散第三栅极区域G3处的电场，提高耐硬击穿能力。
参考图4，图4为图3所示功率器件单元在PP’方向的切面图，功率半导体器件的基底35上设置有氮化镓层36。氮化镓层36包括：栅极区A、源极区B以及漏极区C。栅极区A设置有栅极G，源极B设置有源极S，漏极区C设置有漏极D。
所述源极S与所述基底35之间具有第一介质层31，以通过所述第一介质层31防止所述源极S和所述氮化镓层36形成欧姆接触。在漏极区C，第一介质层31位于漏极D与所述基底35之间。
在垂直于基底35的方向上(定义该方向为第三方向Z)，所述源极区B的厚度以及所述漏极区C的厚度均小于所述栅极区A的厚度。可选的，所述源极区B的厚度相同以及所述漏极区C的厚度相同。也就是说，氮化镓功率器件具有突出的台面作为栅极区A，台面两侧为凹槽，作为源极区B以及漏极区C。
栅极G设置在栅极区A的表面。可以通过预设图形结构的掩膜版蒸镀预设图形结构的栅极G；或，可以通过镀膜以及刻蚀工艺形成预设图形的栅极G。
源极S设置在源极区B的表面，漏极D设置在漏极区C的表面。源极S以及漏极D的材料相同，且与栅极G的材料不同，故源极S以及漏极D可以同时制备。其制作方法与栅极G的制作方法相同，可以通过预设图形结构的掩膜版蒸镀预设图形结构的源极S以及漏极D；或，可以通过镀膜以及刻蚀工艺形成预设图形的源极S以及漏极D。
所述栅极G和所述氮化镓层36之间具有AlGaN隔离层34。AlGaN隔离层34覆盖栅极区A，且未覆盖源极区B以及漏极区C。
所述源极S通过源极场板21以及设置在所述栅极区A表面的源极欧姆金属块22与所述AlGaN隔离层34接触。
所述漏极D通过漏极场板11以及设置在所述栅极区A表面的漏极欧姆金属块12与所述AlGaN隔离层接触。
如图4所示，源极欧姆金属块22以及漏极欧姆金属块12均位于第一介质层31与基底35之间。第一介质层31在栅极区A具有用于设置栅极G的栅极开口，在对应源极欧姆金属块22的位置具有用于与源极场板21接触的第一开口，在对应漏极欧姆金属块12的位置具有用于与漏极场板11接触的第二开口。
为了保证电接触效果，降低接触电阻，源极场板21与源极欧姆金属块22之间还具有第一导体块23；漏极场板11与漏极欧姆金属块12之间还具有第二导体块13。其中，第一导体块23以及的第二导体块13与栅极G同时制备，或是与源极S以及漏极D同时制备。
如图4所示，所述氮化镓层36的表面具有第二介质层32；所述源极欧姆金属块22以及所述漏极欧姆金属块12均位于所述第二介质层32与所述氮化镓层36之间。所述第二介质层32在所述源极区B具有用于露出所述源极S的源极开口、在所述漏极区C具有用于露出所述漏极D的开口、在所述栅极区A具有用于露出所述源极欧姆金属块22的开口以及用于露出所述漏极金属块12的开口。
通过第二介质层32使得源极场板21与栅极G绝缘。该功率半导体器件还具有覆盖源极场板21以及漏极场板11的第三介质层33。源极场板21以及漏极场板11的表面具有焊盘37，用于连接外围走线。
源极S以及漏极D由源漏金属层同时制备。在第三方向Z上，源漏金属层包括依次层叠设置的欧姆接触导体层、第一钛材料层、铝材料层以及第二钛材料层。其中，金材料层靠近基底设置。
可选的，在第三方向Z上，欧姆接触导体层的厚度为25nm-100nm，包括端点值；第一钛材料层的厚度为30nm-200nm，包括端点值；铝材料层的厚度为100nm-500nm，包括端点值；第二钛材料层的厚度为1nm-30nm，包括端点值。欧姆接触导体层的材料为Au或是TiN。
在第三方向Z上，栅极G包括：层叠设置的镍材料层以及金材料层。其中，金材料层朝向基底设置。可选的，镍材料层的厚度为1nm-50nm，包括端点值；金材料层的厚度为20nm-500nm，包括端点值。
在其他实施方式中，还是可以设置栅极G包括：氮化钛层。可选的，氮化钛层的厚度为20nm-100nm，包括端点值。
本发明实施例提供的功率半导体器件中，如图5所示，通过改变源极S的结构，改变第三栅极区域G3的电场线分布，图5中箭头表示电场线，通过分散第三栅极区域G3的电场线分布，进而避免了第三栅极区域G3表面被击穿的问题，提高了耐压能力。同时，可以通过增加第三栅极区域G3的宽度进一步提高耐压能力，避免第三栅极区域G3表面被击穿。
基于上述功率半导体器件实施例，本发明另一实施例还提供了一种制作方法，用于制作上述功率半导体器件，该制作方法如图6-图13所示，图6-图13为本发明实施例提供的一种制作方法的流程示意图，该制作方法包括：
步骤S11：如6所示，提供一基底35。
步骤S12：如图7所示，在所述基底35上形成氮化镓层36，所述氮化镓层包括栅极区A、源极区B和漏极区C。
在形成氮化镓层36，该制作方法在步骤S13之前还包括：刻蚀掉所述源极B以及所述漏极区C的部分所述氮化镓层36，以使在垂直于所述基底35的方向上，所述源极区B的厚度和所述漏极区C的厚度均小于所述栅极区A的厚度。
具体的，可以采用干法刻蚀工艺刻蚀掉所述源极B以及所述漏极区A的部分所述氮化镓层36。
通过刻蚀工艺，对基底进行图案化处理，形成用于形成多个功率器件单元的器件区；每个器件区具有栅极区A、源极区B以及漏极区C。
步骤S13：如图8-图13所示，在所述漏极区C形成漏极D，在所述栅极区A形成栅极G，在所述源极区B形成源极S。
所述栅极包括平行且相对设置的第一栅极区域和第二栅极区域；以及连接所述第一栅极区域和所述第二栅极区域的第三栅极区域，所述第三栅极区域为曲面结构；所述源极包括平行且相对设置的第一源极区域和第二源极区域，所述第一源极区域与所述第一栅极区域对应设置，所述第二源极区域和所述第二栅极区域对应设置。最终形成的功率半导体器件如上图3所示。
基底35可以通过在硅基底或是碳化硅的衬底上依次形成氮化镓层36以及AlGaN隔离层34。
在步骤S13中，如图8-图13图所示，在栅极区A形成栅极G，在源极区B形成源极S，在漏极区C形成漏极D。
其中，栅极G的结构可以参考上述实施例中图2-图5所示实施方式，包括：平行且相对设置的第一栅极区域G1以及第二栅极区域G2；连接第一栅极区域G1以及第二栅极区域G2的第三栅极区域G3；第一栅极区域G1具有第一端，第二栅极区域G2具有与第一端相对设置的第二端；第三栅极区域G3分别与第一端以及第二端连接；漏极D位于第一栅极区域G1与第二栅极区域G2之间。
具体的，步骤S13包括：
步骤S131：如图8所示，在栅极区A形成源极欧姆金属块22以及漏极欧姆金属块12。
可以通过掩膜版蒸镀形成预设图形结构的源极欧姆金属块22以及漏极欧姆金属块12。或者，通过镀膜工艺形成一层覆盖器件区的导电层，通过刻蚀方法形成预设图形结构的源极欧姆金属块22以及漏极欧姆金属块12。
步骤S132：如图9所示，形成覆盖源极区B、漏极区C、栅极区A、源极欧姆金属块22以及漏极欧姆金属块12的第一介质层31。
可以通过PECVD工艺形成第一介质层31。
步骤S133：如图10所示，图案化第一介质层31，在栅极区A的预设位置形成栅极开口P3，在对应源极欧姆金属块22的位置形成第一开口P4，在对应漏极欧姆金属块12的位置形成第二开口P5。
可以通过干法刻蚀工艺图案化第一介质层31，形成各个开口。具体的，可以通过氟基干法刻蚀工艺。
步骤S134：如图11所示，在栅极区开口形成栅极G，在源极区B形成源极S，在漏极区C形成漏极D。
在后续制作工艺中，源极S通过源极场板21以及源极欧姆金属块22与栅极区A接触，漏极D通过漏极场板11以及漏极欧姆金属块12与栅极区A接触。
在该步骤S134中，还包括：在形成源极S以及漏极D的同时在第一开口位置形成第一导体块23，在第二开口形成第二导体块13；或，在形成栅极G的同时在第一开口位置形成第一导体块23，在第二开口形成第二导体块13。其中，第一导体块23用于连接源极场板与源极欧姆金属块22；第二导体块13用于连接漏极场板与漏极欧姆金属块12。
步骤S135：如图12所示，形成第二介质层32，并图案化该第二介质层32。
可以通过PECVD工艺形成第二介质层32。第二介质层32覆盖源极S、漏极D、第一导体块23、第二导体块13、栅极G以及第一介质层31。
可以通过刻蚀方法图案化第二介质层32，在第二介质层32对应源极S的位置、对应漏极的位置、对应第一导体块23的位置以及第二导体块13的位置分别形成开口。
步骤S136：如图13所示，形成源极场板21以及漏极场板22。
源极场板21连接源极S以及第一导体块23，以使得源极S与栅极区A电连接。漏极场板22连接漏极以及第二导体块13，以使得漏极D与栅极区A电连接。
然后，形成覆盖源极场板21以及漏极场板22的第三介质层，在第三介质层33对应源极场板21以及漏极场板11的位置分别形成开口，在两个开口分别形成与源极场板21以及漏极场板11电接触的焊盘37，最终形成如图4所示的功率半导体器件。
本发明实施例提供的制作方法在不改变现有工艺流程的基础上能够制作上述实施例中的功率半导体器件，制作工艺简单，成本低。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的制作方法实施例而言，由于其与功率器件实施例相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种功率半导体器件，其特征在于，包括：
基底；
设置在所述基底上的氮化镓层，所述氮化镓层包括栅极区、源极区和漏极区；所述栅极区的表面设置有栅极，所述源极区表面设置有源极，所述漏极区表面设置有漏极；
所述栅极包括平行且相对设置的第一栅极区域和第二栅极区域；以及连接所述第一栅极区域和所述第二栅极区域的第三栅极区域，所述第三栅极区域为曲面结构；
所述漏极位于所述第一栅极区域与所述第二栅极区域之间；
所述源极包括平行且相对设置的第一源极区域和第二源极区域，所述第一源极区域与所述第一栅极区域对应设置，所述第二源极区域和所述第二栅极区域对应设置。
2.根据权利要求1所述的功率半导体器件，其特征在于，所述源极与所述基底之间具有第一介质层，以通过所述第一介质层防止所述源极和所述氮化镓层形成欧姆接触。
3.根据权利要求1所述的器件，其特征在于，在垂直于所述基底的方向上，所述源极区的厚度以及所述漏极区的厚度均小于所述栅极区的厚度。
4.根据权利要求1所述的功率半导体器件，其特征在于，所述漏极与所述第三栅极区域对应的一端为曲面结构。
5.根据权利要求1所述的功率半导体器件，其特征在于，所述栅极和所述氮化镓层之间具有AlGaN隔离层；
所述源极通过源极场板以及设置在所述栅极区表面的源极欧姆金属块与所述AlGaN隔离层接触；
所述漏极通过漏极场板以及设置在所述栅极区表面的漏极欧姆金属块与所述AlGaN隔离层接触。
6.根据权利要求5所述的功率半导体器件，其特征在于，所述氮化镓层的表面具有第二介质层；所述源极欧姆金属块以及所述漏极欧姆金属块均位于所述第二介质层与所述氮化镓层之间；
所述第二介质层在所述源极区具有用于露出所述源极的源极开口、在所述漏极区具有用于露出所述漏极的开口、在所述栅极区具有用于露出所述源极欧姆金属块的开口以及用于露出所述漏极金属块的开口。
7.一种功率半导体器件的制作方法，其特征在于，包括：
提供一基底；
在所述基底上形成氮化镓层，所述氮化镓层包括栅极区、源极区和漏极区；
在所述漏极区形成漏极，在所述栅极区形成栅极，在所述源极区形成源极；
所述栅极包括平行且相对设置的第一栅极区域和第二栅极区域；以及连接所述第一栅极区域和所述第二栅极区域的第三栅极区域，所述第三栅极区域为曲面结构；所述源极包括平行且相对设置的第一源极区域和第二源极区域，所述第一源极区域与所述第一栅极区域对应设置，所述第二源极区域和所述第二栅极区域对应设置。
8.根据权利要求7所述的制作方法，其特征在于，在形成所述源极以及所述漏极之前，还包括：
刻蚀掉所述源极以及所述漏极区的部分所述氮化镓层，以使在垂直于所述基底的方向上，所述源极区的厚度和所述漏极区的厚度均小于所述栅极区的厚度。
9.根据权利要求8所述的制作方法，其特征在于，刻蚀掉所述源极底部的部分所述氮化镓层，包括：
采用干法刻蚀工艺刻蚀掉所述源极以及所述漏极区的部分所述氮化镓层。
10.根据权利要求7所述的制作方法，其特征在于，在形成所述源极以及所述漏极之前，还包括：
在所述氮化镓层表面形成第一介质层，以通过所述第一介质层防止所述源极和所述氮化镓层形成欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710083261.8A CN108447906A (zh) | 2017-02-16 | 2017-02-16 | 一种功率半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710083261.8A CN108447906A (zh) | 2017-02-16 | 2017-02-16 | 一种功率半导体器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108447906A true CN108447906A (zh) | 2018-08-24 |
Family
ID=63190514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710083261.8A Pending CN108447906A (zh) | 2017-02-16 | 2017-02-16 | 一种功率半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108447906A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114141737A (zh) * | 2022-02-08 | 2022-03-04 | 深圳市时代速信科技有限公司 | 半导体器件和半导体器件的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060060895A1 (en) * | 2004-09-17 | 2006-03-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| CN102473720A (zh) * | 2009-07-13 | 2012-05-23 | 康奈尔大学 | 高性能功率开关 |
| CN102651388A (zh) * | 2011-02-25 | 2012-08-29 | 富士通株式会社 | 化合物半导体器件及其制造方法 |
| WO2016098391A1 (ja) * | 2014-12-18 | 2016-06-23 | シャープ株式会社 | 電界効果トランジスタ |
-
2017
- 2017-02-16 CN CN201710083261.8A patent/CN108447906A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060060895A1 (en) * | 2004-09-17 | 2006-03-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| CN102473720A (zh) * | 2009-07-13 | 2012-05-23 | 康奈尔大学 | 高性能功率开关 |
| CN102651388A (zh) * | 2011-02-25 | 2012-08-29 | 富士通株式会社 | 化合物半导体器件及其制造方法 |
| WO2016098391A1 (ja) * | 2014-12-18 | 2016-06-23 | シャープ株式会社 | 電界効果トランジスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114141737A (zh) * | 2022-02-08 | 2022-03-04 | 深圳市时代速信科技有限公司 | 半导体器件和半导体器件的制备方法 |
| CN114141737B (zh) * | 2022-02-08 | 2022-04-12 | 深圳市时代速信科技有限公司 | 半导体器件和半导体器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20150061159A (ko) | 전자회로의 제조 방법 | |
| CN108447906A (zh) | 一种功率半导体器件及其制作方法 | |
| CN105336667B (zh) | 一种半导体器件的制造方法 | |
| CN109728058A (zh) | 一种显示基板及其制备方法和显示面板 | |
| CN108447898A (zh) | 一种氮化镓功率器件及其制作方法 | |
| US20120228726A1 (en) | Mems and method of manufacturing the same | |
| CN111048596A (zh) | 一种肖特基二极管及其制备方法 | |
| CN110286795A (zh) | 触控装置 | |
| JPH05267290A (ja) | 半導体集積回路およびその製造方法 | |
| JPH03241864A (ja) | マイクロ波集積回路用キャパシタ | |
| TWI409935B (zh) | 薄膜元件 | |
| JPH036814A (ja) | 半導体装置のコンタクトホール形成方法 | |
| KR20010008672A (ko) | 커패시터 제조방법 | |
| KR100644130B1 (ko) | 마이크로머시닝을 이용한 인버티드 오버레이 코플래나웨이브 가이드 | |
| JPH04164364A (ja) | 半導体装置 | |
| CN115148580A (zh) | 一种二氧化硅倾斜台面结构的制作方法及其应用 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPS63237445A (ja) | 半導体装置の製造方法 | |
| KR20230153920A (ko) | 후면 파워 레일을 포함하는 집적 회로 소자 및 이의 형성 방법 | |
| JPH034558A (ja) | 半導体装置 | |
| KR100763670B1 (ko) | 반도체 소자의 제조 방법 | |
| CN116527002A (zh) | 一种弹性波器件以及使用其的弹性波装置 | |
| JPH0341733A (ja) | 陽極酸化を用いた立体配線法 | |
| JPH04271106A (ja) | コンデンサおよびコンデンサネットワークおよび抵抗コンデンサネットワーク | |
| JP2020202353A5 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180824 |
|
| RJ01 | Rejection of invention patent application after publication |