JPS63237445A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63237445A
JPS63237445A JP62072009A JP7200987A JPS63237445A JP S63237445 A JPS63237445 A JP S63237445A JP 62072009 A JP62072009 A JP 62072009A JP 7200987 A JP7200987 A JP 7200987A JP S63237445 A JPS63237445 A JP S63237445A
Authority
JP
Japan
Prior art keywords
bump
pad electrode
insulating film
metal layers
electrolytic plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62072009A
Other languages
English (en)
Inventor
Yoshiyuki Hirano
平野 芳行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62072009A priority Critical patent/JPS63237445A/ja
Publication of JPS63237445A publication Critical patent/JPS63237445A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に突起状電極
(バンプ)の形成方法に関する。
〔従来の技術〕
従来、半導体装置の外部引出し電極、すなわちパッド電
極上にはバンプと呼ばれる突起状電極が形成される。
第3図tal〜(dlは従来の製造方法によるバンプの
形成工程図で、第3図(alに示すように半導体基板1
上には第1の絶縁膜2伏;ず形成され、ついで、その周
辺領域にパッド電極3が設けられる。このパッド電極3
の材料は通常アルミを主成分とし、厚さは1μm程度の
ものがよく用いられる。更にその全面には第2の絶縁膜
4がパッド電極3の周辺部がオーバーラツプするように
形成される。つぎに、バリアまたは接着の役目をもつ二
層以上の金属層5,6が基板全面に被着される。この金
属層には、通常チタン−白金(Ti−Pt、)クロム−
銅(Cr−Cu)またはチタ7−パ2チウム(Ti−P
d)などの二層構造が、或いは;カ今銅−金(Cr−C
u −Au)、チタン−バラチウム−金(Ti −Pd
−Au)の三層構造のものが用いられそれぞれ厚さ10
0OA前後に設定される。〔第3図(b)参照〕。
ついで、フォトレジスト7を設は選択的電解メッキ法に
より金材などからなるバンプ8が形成される。このバン
プ8の形状は設けるフォトレジスト7の厚さにもよるが
、レジストの厚さが5μm以下であれは第3図(C)に
示すように高さ20μm程度のマツシュルーム形となる
。更に詳細に述べるならばバンプの中央部は周縁部に比
べると窪んだ形状となる。この窪みは第3図(alで明
らかなように第2の絶縁膜4を選択的に除去した窓明は
工程の結果であり、通常金メッキなどのつきまわシ性か
ら、絶縁膜4の厚さよシも大きな深さをもつ形状のもの
となる。ここで、最後にバンク8をマスクとして絶縁膜
4上の金属層5,6をそれぞれエツチング除去すること
によって第3図(dlの如く、パッド電極3上にバンプ
8が形成される。
〔発明が解決しようとする問題点〕
しかしながら、バンプの中央部に窪みが形成されるとフ
ィルム上に接着、形成されたTAB用のリードに熱圧着
でボンディングされる際リードとの接触は萱ずバンプ周
辺のマツシュルーム形の高い部分からリードに始まり、
ある程度バンプが潰れてからリード全面とバンプ全面が
接触する形となるので、バンプ周辺にのみ一時的に過大
な圧力が加わシ下部の半導体基板などにクラックを発生
させる欠点がある。
本発明の目的は、上記の情況に鑑み、バンク中央部に窪
みを形成することなきバンプ形成工程を備えた半導体装
置の製造方法を提供することである。
〔問題点を解決するための手段〕
本発明によれば、半導体装置の製造方法は、半導体基板
上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜
上にパッド電極をパターニング形成する工程と、前記パ
ッド電極を含む基板上に第2の絶縁膜を°被覆する工程
と、前記パッド電極の周辺とオーバラップする開口部を
パッド電極上に形成する前記第2の絶縁膜の選択的除去
工程と、前記開口部により露出されるパッド電極に対し
周期的に位相反転する電流を通じる電解メッキ工程とを
含むバンプ形成工程を備えて構成される。また、電解メ
ッキ工程によシ形成されるバンプ表面にボンディング性
の良好な金属を表面金属層としてメッキ形成する追加工
程を加えればなお一層バンプのボンディング性を向上す
ることができる。
〔実施例〕
以下図面を参照して本発明の詳細な説明する。
第1図(al〜(d)は本発明製造方法の一実施例を示
す工程順序図である。本実施例によれば、従来方法と同
じく、半導体基板1上に第1の絶縁膜2を介して(アル
ミ)パッド電極3がまず形成され、ついでパッド電極3
にオーバーラツプするように第2の絶縁膜4が例えば0
.5μfrL〜1.0μmの厚さで形成され、更にフォ
トレジストを用いてパッド電極3上を選択的に開孔した
後接着またはバリアとしての役目を持つ二層以上の金属
層5,6(例えば、クロム−銅、チタン−パラジウム)
などがそれぞ〔第1図(a)参照〕。ついで第1図(b
)に示すように、フォトレジスト7を用いてパッド電極
3上の開口部よりも大きな窓を金属層5.6上に開はバ
ンプ材の電解メッキを正、負に交互に反転するパルス電
流を通じて行なう。ここで、電解メッキ電圧波形と形成
されるバンプの形状との関係を説明する。
第2図(a)〜(C)および(山〜(fJはそれぞれ電
解メッキ電圧の印加波形と形成されるバンプ形状との相
関を示す実験観測図であって、通常は第2図(alの如
く電解メッキ電圧には直流が使用される。すなわちt母
坑=メッキ液中にカンード側に試料、アノード側にメッ
キする材料金属を板状或いはメッシェ状に置いて直流電
圧をかける。しかし、この方法ではメッキのつきまわシ
によって角の尖かった部分であるとか、突出した部分に
、電流が集中し易いので第2図(dlに示す如くその部
分のメッキ膜厚が厚くなシ中央部に窪みを作る傾向があ
る。
それに対して第2図(b)のようにパルス波で周期1周
辺の厚膜メッキ層を逆に削り取るように作用するので、
第2図(f)に示す如く上面が平坦な窪みの全くない形
状のバンプを得ることが可能となる。
この逆電流を通じる方法は、また、メッキの膜質、し すなわち、結晶性等を変えることをきるので、この面か
らもきわめて有効な手段であシ、通常用いられる金、銅
、ハンダ等全てのバンク材について変わることなき効果
を得ることができる。従って、上記のメッキ条件を用い
て金属層5,6の窓上にバンプ形成を行うと、バンプ8
は第1図tb)に示すように中央部に窪みのない平坦面
をもつ形状に形成される。ここで、バンプ8上にボンデ
ィング性に適した表面金属層9を1〜2μ慣程コーテイ
ングし、〔第1図(C)参照〕。更に、このバンプ8を
マスクとして従来と同じく金属層5,6をそれぞれエツ
チング除去すれば第1図td)の如く本発明のバンプ構
造が形成される。
ここで、表面金属層9とバンプ8との間に相互拡散する
恐れがある場合はこの間にこの相互拡散を防止できる第
3の金属層を設ければよい。この構造をとるとバンプ8
の材質に廉価な金属材を用いることができるのでコスト
低減をはかることができる。
〔発明の効果〕
以上詳細に説明したように、本発明によれは。
バンプを周期的に位相反転する電圧を用いる電解メッキ
法で形成することによシ下地絶縁展の段差による影響を
解消し、ボンディング面を平坦化することができ、熱圧
着工程における基板り2ツク発生問題を解決することが
できるので、生産歩留シの向上に顕著なる効果を奏し得
る。また、バンプ上にボンディング性の良好な膜質を表
面金属層として被着することによりバンプそのものの材
質に低廉金属を用いることも可能となるので、半導体装
置の製造コストの低減にも大きな効果をあげることかで
きる。
【図面の簡単な説明】
第1図(al〜(dlは本発明製造方法の一実施例を示
す工程順序図、第2図(a)〜(C1および(d)〜(
f)はそれぞれ電解メッキ電圧の印加波形と形成される
バンプの形状との相関を示す実験観測図、第3図<a+
〜(d)は従来の製造方法によるバンプの形成工程図で
ある。 1・・・半導体基板、2・・・第1の絶縁膜、3・・・
パッド電極、4・・・第2の絶縁膜、5,6・・・金属
層、7・・・レジスト、8・・・バンプ、9・・・表面
金属層。 代理人 弁理士  内 原   音 tCノ ¥−1圀 4711M・岨IT) (e)                      
  (しJ(しン (C] td)

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上に第1の絶縁膜を形成する工程と、
    前記第1の絶縁膜上にパッド電極をパターニング形成す
    る工程と、前記パッド電極を含む基板上に第2の絶縁膜
    を被覆する工程と、前記パッド電極の周辺とオーバラッ
    プする開口部をパッド電極上に形成する前記第2の絶縁
    膜の選択的除去工程と、前記開口部により露出されるパ
    ッド電極に対し周期的に位相反転する電流を通じる電解
    メッキ工程とを含むバンプ形成工程を備えることを特徴
    とする半導体装置の製造方法。
  2. (2)前記電解メッキ工程により形成されるバンプ表面
    にボンディング性の良好な金属を表面金属層としてメッ
    キ形成することを特徴とする特許請求の範囲第(1)項
    記載の半導体装置の製造方法。
JP62072009A 1987-03-25 1987-03-25 半導体装置の製造方法 Pending JPS63237445A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62072009A JPS63237445A (ja) 1987-03-25 1987-03-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62072009A JPS63237445A (ja) 1987-03-25 1987-03-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63237445A true JPS63237445A (ja) 1988-10-03

Family

ID=13476985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62072009A Pending JPS63237445A (ja) 1987-03-25 1987-03-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63237445A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263994A (ja) * 1989-04-05 1990-10-26 Casio Comput Co Ltd ウエハへのメッキ方法
JPH0346233A (ja) * 1989-07-13 1991-02-27 Sharp Corp バンプの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263994A (ja) * 1989-04-05 1990-10-26 Casio Comput Co Ltd ウエハへのメッキ方法
JPH0346233A (ja) * 1989-07-13 1991-02-27 Sharp Corp バンプの製造方法

Similar Documents

Publication Publication Date Title
JPH07273118A (ja) 配線、電極の形成方法
JPS63237445A (ja) 半導体装置の製造方法
JPH02253628A (ja) 半導体装置の製造方法
JPS63122248A (ja) 半導体装置の製造方法
JPH03198342A (ja) 半導体装置の製造方法
JPH03101233A (ja) 電極構造及びその製造方法
JPS6347981A (ja) 薄膜トランジスタおよびその製造方法
JPH0443418B2 (ja)
JP2001203219A (ja) 電界効果トランジスタ
JPH0350734A (ja) 集積回路の製造方法
JPH02271635A (ja) 半導体装置の製造方法
JPS621249A (ja) 半導体装置
JPH0239044B2 (ja)
JPH01286333A (ja) 半導体装置
JPH02198141A (ja) 半導体装置のバンプ電極の製造方法
JPS62177946A (ja) 半導体装置の製造方法
JPH02224335A (ja) ハンダバンプ製造方法
JPS63314852A (ja) 半導体装置の製造方法
JPH02220440A (ja) 半導体装置の製造方法
JP2750737B2 (ja) 半導体装置の製造方法
JPS63184353A (ja) 半導体装置の製造方法
JPH01135047A (ja) 半導体装置の製造方法
JPS6226812A (ja) 半導体装置の製造方法
JPS59121954A (ja) 半導体装置の製造方法
JPS62281356A (ja) 半導体装置の製造方法