CN114141737B - 半导体器件和半导体器件的制备方法 - Google Patents

Abstract

本发明的实施例提供了一种半导体器件和半导体器件的制备方法，涉及半导体技术领域，该半导体器件包括衬底、半导体外延层、源极、漏极、栅极和源场板，源场板的一端设置有第一欧姆金属，在半导体外延层上还形成有第一电阻区，由非金属构成，并具有导电性，第一欧姆金属与源极通过第一电阻区电学连接。相较于现有技术，本发明通过设置第一欧姆金属，第一欧姆金属与源极通过第一电阻区电学连接，从而实现了源场板和源极之间的电学连接，无需额外设置连接金属桥结构，避免了连接金属桥部分产生栅极‑源极寄生电容，同时使得介质层覆盖能够更加完整，并避免了应力集中的问题，提升了器件的抗湿气能力。

Description

半导体器件和半导体器件的制备方法

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种半导体器件和半导体器件的制备方法。

背景技术

平面沟道场效应晶体管的栅极靠近漏极方向的边缘往往聚集大部分电场线，形成一个高电场尖峰，当栅极和漏极之间施加的电压增大时，此处的电场就会迅速增高，使得栅极泄漏电流增大，这种局部区域的高电场很容易引起器件因发生雪崩击穿而失效，从而降低器件的击穿电压。同时，随着时间的增加，高电场也会引起器件表面介质层或半导体材料层退化、变性，进而影响器件工作可靠性，降低器件寿命。

针对上述情况，现有技术中一般采用场板结构，即在栅极靠近漏端一侧放置一个场板，场板通常与源极相连，从而在栅漏区域产生一个附加电势，增加了耗尽区的面积，提高了耗尽区的耐压，并且该场板对栅极近漏端边缘的密集电场线进行了调制，使得电场线分布更加均匀，降低了栅极近漏端边缘的电场，减小了栅极泄露电流，提高了器件击穿电压。而常规的场板结构，源极场板金属与其紧邻的源极电极之间，通常是通过跨过栅极金属的连接金属桥实现电学连接。这种金属桥连接方式，会使得连接金属桥与栅极之间产生栅极-源极寄生电容Cgs，影响器件性能，同时，连接金属桥立体结构处介质层覆盖不良、应力集中，这些部位器件抗湿气能力差，容易导致HAST（Highly Accelerated Stress Test）失效。

发明内容

本发明的目的包括，例如，提供了一种半导体器件和半导体器件的制备方法，其能够避免使用连接金属桥带来的寄生电容和HAST失效问题，并避免结构处介质层覆盖不良、应力集中的问题。

本发明的实施例可以这样实现：

第一方面，本发明提供一种半导体器件，包括：

衬底；

设置在所述衬底一侧的半导体外延层；

设置在所述半导体外延层远离所述衬底一侧的源极、栅极和漏极；

设置在所述半导体外延层远离所述衬底的一侧，并位于所述源极和所述漏极之间的源场板；

其中，所述源场板的一端设置有第一欧姆金属，所述第一欧姆金属与所述源场板电学连接，并与所述源极间隔设置，且所述半导体外延层上具有分别延伸至所述第一欧姆金属和所述源极的第一电阻区，所述第一电阻区由非金属构成，并具有导电性，且所述第一欧姆金属与所述源极通过所述第一电阻区电学连接。

进一步地，所述源场板为多个，多个所述源场板间隔设置，每个所述源场板远离所述第一欧姆金属的一端设置有第二欧姆金属，所述第二欧姆金属与所述源场板电学连接，且所述半导体外延层上还具有分别延伸至相邻两个所述第二欧姆金属的第二电阻区，所述第二电阻区由非金属构成，并具有导电性，相邻的所述第二欧姆金属通过所述第二电阻区电学连接。

进一步地，所述第一电阻区对应的所述半导体外延层内形成有第一二维电子气，所述第一欧姆金属与所述源极通过所述第一二维电子气电学连接；

所述第二电阻区对应的所述半导体外延层内形成有第二二维电子气，相邻的所述第二欧姆金属通过所述第二二维电子气电学连接。

进一步地，所述第一电阻区和所述第二电阻区对应的所述半导体外延层内掺杂形成有半导体导电材料。

进一步地，所述半导体外延层上还具有绝缘区和电极区，所述栅极、所述源极和所述漏极均位于所述电极区，所述第一电阻区和所述第二电阻区均位于所述电极区之外，所述绝缘区设置于所述第一电阻区、所述第二电阻区和所述电极区周围，所述绝缘区对应的所述半导体外延层的阻值大于所述第一电阻区、所述第二电阻区以及所述电极区对应的所述半导体外延层的阻值。

进一步地，所述半导体外延层包括第一半导体层和第二半导体层，所述第一半导体层设置在所述衬底上，所述第二半导体层设置在所述第一半导体层上，所述源极、所述漏极和所述栅极均设置在所述第二半导体层上，所述第一欧姆层设置在所述第一电阻区对应的所述第二半导体层上，所述第二欧姆层设置在所述第二电阻区对应的所述第二半导体层上。

进一步地，所述第二电阻区和所述第一电阻区均与所述漏极间隔设置。

第二方面，本发明提供一种半导体器件的制备方法，用于制备如前述实施方式任一项所述的半导体器件，包括：

在衬底的一侧形成半导体外延层；

在所述半导体外延层上分区设置，以形成第一电阻区、电极区和绝缘区；

在所述半导体外延层远离所述衬底的一侧形成第一欧姆金属；

在所述半导体外延层远离所述衬底的一侧形成源极、漏极和栅极；

在所述半导体外延层远离所述衬底的一侧形成位于所述源极和所述漏极之间的源场板；

其中，所述第一欧姆金属位于所述源场板的一端，并与所述源极间隔设置，且所述第一欧姆金属与所述源场板电学连接，所述第一电阻区分别延伸至所述第一欧姆金属和所述源极，所述第一电阻区由非金属构成，并具有导电性，且所述第一欧姆金属与所述源极通过所述第一电阻区电学连接。

进一步地，在所述半导体外延层远离所述衬底的一侧形成源极、漏极和栅极的步骤之前，所述方法还包括：

在所述半导体外延层上分区设置，以形成第二电阻区；

在所述半导体外延层远离所述衬底的一侧形成第二欧姆金属；

其中，所述第二欧姆金属位于所述源场板远离所述第一欧姆金属的一端，并与所述源场板电学连接，且所述第二电阻区分别延伸至相邻两个所述第二欧姆金属，所述第二电阻区由非金属构成，并具有导电性，相邻的所述第二欧姆金属通过所述第二电阻区电学连接。

进一步地，在所述半导体外延层上分区设置，以形成第一电阻区、第二电阻区、电极区和绝缘区的步骤，具体包括：

在所述半导体外延层上通过离子注入隔离或台面刻蚀隔离工艺形成局部未注入区域或局部未刻蚀区域，以形成所述第一电阻区、所述第二电阻区、所述绝缘区和所述电极区。

本发明实施例的有益效果包括，例如：

本发明实施例提供了一种半导体器件及其制备方法，其通过在制备好的半导体器件上形成第一欧姆金属和第一电阻区，即在衬底上形成半导体外延层，在半导体外延层上形成源极、栅极和漏极，并在半导体外延层上形成位于源极和漏极之间的源场板，其中，源场板的一端设置有第一欧姆金属，第一欧姆金属与源场板电学连接，并与源极间隔设置，在半导体外延层上还形成有第一电阻区，第一电阻区由非金属构成，并具有导电性，第一欧姆金属与源极通过第一电阻区电学连接。相较于现有技术，本发明通过额外设置第一欧姆金属，并形成第一电阻区，使得第一欧姆金属与源极通过第一电阻区电学连接，从而实现了源场板和源极之间的电学连接，栅极顶部无需额外设置连接金属桥结构，避免了连接金属桥部分产生栅极-源极寄生电容，同时由于栅极顶部表面并未额外设置金属桥、器件表面更加平整，使得介质层覆盖能够更加完整、均匀，并避免了应力集中的问题，提升了器件的抗湿气能力。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明第一实施例提供的半导体器件的结构示意图；

图2为图1中Ⅱ的局部放大示意图；

图3为图2中A-A的剖面结构示意图；

图4为图2中B-B的剖面结构示意图；

图5为图1中Ⅴ的局部放大示意图；

图6为图5中C-C的剖面结构示意图；

图7为图5中D-D的剖面结构示意图。

图标：100-半导体器件；110-衬底；120-半导体外延层；120a-电极区；120b-绝缘区；121-第一半导体层；123-第二半导体层；125-介质层；130-源极；131-源焊盘；133-源欧姆金属；135-源互连金属；140-漏极；141-漏焊盘；143-漏欧姆金属；145-漏互连金属；150-栅极；151-栅焊盘；160-源场板；170-第一电阻区；171-第一欧姆金属；173-第一二维电子气；180-第二电阻区；181-第二欧姆金属；183-第二二维电子气。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

正如背景技术中所公开的，现有技术中器件正面的源场板与源极之间通常是采用连接金属桥进行连接的，即在源场板与源极之间通过额外设置的金属条来实现电连，这种连接方式一方面使得正面结构过多，跨过栅极金属的源极金属连接桥容易造成栅极-源极寄生电容，影响器件性能，另一方面，连接金属桥立体结构处更加不平整、介质层覆盖不良、应力集中，导致这些位置抗湿气能力差，容易导致HAST失效。

此外，由于现有技术中器件的正面通常设置有多个金属电极，而多个源极之间通常需要背面通孔接地工艺来实现电连接，在WAFER阶段，未进行背面通孔时，由于源极之间未直接电连接，导致其无法及时进行器件的CP测试，不能及时发现制程异常，导致浪费。

为了解决上述问题，本发明提供了一种新型的半导体器件及其制备方法，可以避免使用金属连接桥来实现源极和源极场板之间、源极场板与源极场板之间的电连，从而解决了金属连接桥带来的一系列问题，并且能够实现多个源极电连接为一体，从而使得其能够进行CP测试，能够及时发现制程异常、避免浪费。需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。

第一实施例

结合参见图1至图7，本实施例提供了一种半导体器件100，其能够避免使用连接金属桥带来的寄生电容和HAST失效问题，并避免结构处介质层125覆盖不良、应力集中的问题。此外，其还能够在无背面通孔时即进行关态的CP测试，有利于及时发现制程异常、避免浪费。

本实施例提供的半导体器件100，包括衬底110、半导体外延层120、源极130、漏极140、栅极150和源场板160，半导体外延层120采用外延生长的方式层叠设置在衬底110的一侧，源极130、漏极140和栅极150均设置在半导体外延层120远离衬底110的一侧，且源场板160也设置在半导体外延层120远离衬底110的一侧，并位于源极130和漏极140之间，其中，源场板160的一端设置有第一欧姆金属171，第一欧姆金属171与源场板160电学连接，并与源极130间隔设置，且半导体外延层120上具有分别延伸至第一欧姆金属171和源极130的第一电阻区170，第一电阻区170由非金属构成，并具有导电性，且第一欧姆金属171与源极130通过第一电阻区170电学连接，具体地，第一电阻区170对应的半导体外延层120内形成有第一二维电子气173，第一欧姆金属171与源极130通过第一二维电子气173电学连接。

在本发明其他较佳的实施例中，第一电阻区170也可以通过其他方式实现导电性，例如，在第一电阻区170对应的半导体外延层120内掺杂形成有半导体导电材料或者使用多晶硅等非金属导电材料，从而使得第一电阻区170实现了导电性。

在本实施例中，半导体器件100的基本制备过程与常规的平面沟道场效应晶体管一致，所不同的是增加了第一欧姆金属171和第一电阻区170的制备，通过额外设置第一欧姆金属171，并形成第一电阻区170，使得第一欧姆金属171与源极130通过第一二维电子气173电学连接，从而实现了源场板160和源极130之间的电学连接，无需额外设置连接金属桥结构，避免了连接金属桥部分产生栅极150-源极130寄生电容，同时由于第一电阻区170所在的半导体外延层120的表面并未额外设置金属桥，使得介质层125覆盖能够更加完整，并避免了应力集中的问题，提升了器件的抗湿气能力。

值得注意的是，本实施例中衬底110可以是氮化镓、铝镓氮、铟镓氮、铝铟镓氮、磷化铟、砷化镓、碳化硅、金刚石、蓝宝石、锗、硅中的一种或多种的组合，或本领域技术人员公知的任何其他能够生长半导体外延层120的材料。优选地，本实施例中衬底110采用蓝宝石。同时，半导体外延层120均采用III-V族氮化物制成，例如采用GaN、AlGaN、InAlN或AlN中的一种或多种。

在本实施例中，源场板160为多个，多个源场板160间隔设置，每个源场板160远离第一欧姆金属171的一端设置有第二欧姆金属181，第二欧姆金属181与源场板160电学连接，且半导体外延层120上还具有分别延伸至相邻两个第二欧姆金属181的第二电阻区180，第二电阻区180对应的半导体外延层120内形成有第二二维电子气183，相邻的第二欧姆金属181通过第二二维电子气183电学连接。具体地，源极130为三个、漏极140为两个，源极130和漏极140交错设置，同时每个源极130与相邻的漏极140之间均设置有栅极150，源场板160为4个，并分布在源极130和漏极140间的沟道中，每个源场板160的一端设置有第一欧姆金属171，第一欧姆金属171通过第一二维电子气173实现与相邻源极130之间的电学连接，另一端设置有第二欧姆金属181，两个相邻的第二欧姆金属181通过第二二维电子气183实现电学连接，使得4个源场板160能够通过二维电子气有效地电学连接为一体，进而使得3个源极130也能够电学连接为一体，使得其在不做背面通孔的情况下，同样能够实现CP测试。当然，此处对于源极130、漏极140、栅极150以及源场板160的数量仅仅是举例说明，并不起到限定作用。

在本实施例中，半导体层上还具有绝缘区120b和电极区120a，栅极150、源极130和漏极140均位于电极区120a，第一电阻区170和第二电阻区180均位于电极区120a之外，绝缘区120b设置于第一电阻区170、第二电阻区180和电极区120a周围，绝缘区120b对应的半导体外延层120的阻值大于第一电阻区170、第二电阻区180以及电极区120a对应的半导体外延层120的阻值。具体地，电极区120a用于容纳金属电极和源场板160，且源场板160的两端部分伸出电极区120a，第一电阻区170由源场板160的一端延伸至相邻的源极130边缘，第二电阻区180由源场板160的另一端延伸至相邻的源场板160，在器件制备时，可以在形成源场板160之前先在预定位置制备第一欧姆金属171和第二欧姆金属181，然后形成源场板160，在制备第一欧姆金属171和第二欧姆金属181之前，可以通过离子注入隔离工艺或台面刻蚀工艺形成绝缘区120b、第一电阻区170和第二电阻区180，其中，第一电阻区170和第二电阻区180均为局部未注入区域或未被刻蚀区域，其能够保证对应位置的半导体外延层120内具有二维电子气或具有掺杂导电性。

在本实施例中，半导体外延层120远离衬底110的一侧还设置有源焊盘131、漏焊盘141和栅焊盘151，其中源焊盘131位于电极区120a的两端，并与位于两端的源极130连接，漏焊盘141和栅焊盘151分别位于电极区120a的两侧，漏焊盘141与漏极140连接，栅焊盘151与栅极150连接，其分布情况与常规的器件一致。

需要说明的是，本实施例中提及的半导体器件100，包括但不限制于：工作在高电压大电流环境下的大功率氮化镓高电子迁移率晶体管（High Electron MobilityTransistor，简称HEMT）、绝缘衬底110上的硅（Silicon-On-Insulator，简称SOI）结构的晶体管、砷化镓（GaAs）基的晶体管以及金属氧化层半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOSFET）、金属绝缘层半导体场效应晶体管（Metal-Semiconductor Field-Effect Transistor，简称MISFET）、双异质结场效应晶体管（Double Heterojunction Field-Effect Transistor，简称DHFET）、结型场效应晶体管（Junction Field-Effect Transistor ，简称JFET），金属半导体场效应晶体管（Metal-Semiconductor Field-Effect Transistor，简称 MESFET），金属绝缘层半导体异质结场效应晶体管（Metal-Semiconductor Heterojunction Field-Effect Transistor ，简称MISHFET）或者其他场效应晶体管。

在本实施例中，半导体外延层120包括第一半导体层121和第二半导体层123，第一半导体层121设置在衬底110上，第二半导体层123设置在第一半导体层121上，源极130、漏极140和栅极150均设置在第二半导体层123上，第一欧姆层设置在第一电阻区170对应的第二半导体层123上，且第一电阻区170对应的第一半导体层121和第二半导体层123形成异质结结构，并在界面处形成有第一二维电子气173，第二欧姆层设置在第二电阻区180对应的第二半导体层123上，第二电阻区180对应的第一半导体层121和第二半导体层123形成异质结结构，并在界面处形成有第二二维电子气183。具体地，电极区120a、第一电阻区170和第二电阻区180均为未注入区域，未注入区域内的第一半导体层121构成了沟道层，第二半导体层123构成了势垒层，沟道层和势垒层的界面处形成有二维电子气，其中第一电阻区170内形成第一二维电子气173，第二电阻区180内形成第二二维电子气183，第一二维电子气173和第二二维电子气183均构成电阻结构，以在通电状态下分别实现源极130和源场板160之间、相邻的源场板160之间的电学连接。

在本实施例中，第二半导体层123上还设置有介质层125，介质层125覆盖栅极150，并局部覆盖第一欧姆金属171和第二欧姆金属181，源场板160的两端均贯穿介质层125，并分别与第一欧姆金属171和第二欧姆金属181电接触。具体地，在制备时，首先在预定位置形成第一欧姆金属171和第二欧姆金属181，然后在器件正面整体覆盖形成介质层125，再开口出电极开口和欧姆金属开口，从而依次形成完整的金属电极和源场板160，使得源场板160的两端分别与第一欧姆金属171和第二欧姆金属181电接触。

在本实施例中，第二电阻区180和第一电阻区170均与漏极140间隔设置。具体地，在形成第一电阻区170和第二电阻区180时，通过精确注入工艺，使得第一电阻区170和第二电阻区180均避开了漏极140的区域，从而避免了漏极140与第一欧姆金属171或第二欧姆金属181电学连接。需要说明的是，本实施例中对于第一电阻区170和第二电阻区180的具体形状、尺寸均不作具体限定，优选地，第一电阻区170和第二电阻区180均为矩形，矩形可以延伸至第一欧姆金属171和第二欧姆金属181，且第一电阻区170延伸至源极130的边缘。

在本实施例中，源极130包括源欧姆金属133和源互连金属135，源欧姆金属133设置在半导体外延层120上，源互连金属135设置在源欧姆金属133上，且第一电阻区170延伸至源欧姆金属133，以使第一欧姆金属171通过第一二维电子气173与源欧姆金属电学连接。漏极140包括漏欧姆金属143和漏互连金属145，漏欧姆金属143设置在半导体外延层120上，漏互连金属145设置在漏欧姆金属143上，漏欧姆金属143与第一电阻区170间隔设置。具体地，源极130欧姆金属也可以直接形成在第二半导体层123上，然后覆盖介质层125，并后续开口后形成源互连金属135，且源欧姆金属所在位置处的半导体外延层120内部也具有二维电子气，该二维电子气延伸至第一电阻区170对应位置，从而使得第一欧姆金属171能够通过第一二维电子气173与源欧姆金属电学连接。

综上所述，本实施例提供了一种半导体器件100，其通过在制备好的半导体器件100上形成第一欧姆金属171、第二欧姆金属181、第一电阻区170和第二电阻区180，即在衬底110上形成半导体外延层120，在半导体外延层120上形成源极130、栅极150和漏极140，并在半导体外延层120上形成位于源极130和漏极140之间的源场板160，其中，源场板160的两端分别设置有第一欧姆金属171和第二欧姆金属181，第一欧姆金属171和第二欧姆金属181均与源场板160电学连接，并与源极130间隔设置，在半导体外延层120上还形成有第一电阻区170和第二电阻区180，第一电阻区170对应位置处的半导体外延层120内形成有第一二维电子气173，第二电阻区180对应位置处的半导体外延层120内形成有第二二维电子气183，第一欧姆金属171与源极130通过第一二维电子气173电学连接。相较于现有技术，本实施例通过额外设置第一欧姆金属171，并形成第一电阻区170，使得第一欧姆金属171与源极130通过第一二维电子气173电学连接，从而实现了源场板160和源极130之间的电学连接，无需额外设置连接金属桥结构，避免了连接金属桥部分产生栅极150-源极130寄生电容，同时由于栅极150表面并未额外设置金属桥，使得栅极150顶部更加平整，介质层125覆盖能够更加完整，并避免了应力集中的问题，提升了器件的抗湿气能力。同时由于通过第二二维电子气183实现了相邻源场板160的电学连接，进而能够使得多个源极130电连接为一体，在未做背面通孔的情况下，也能够实现CP测试。

第二实施例

本实施例提供了一种半导体器件100的制备方法，用于制备如第一实施例提供的半导体器件100，其能够避免使用连接金属桥带来的寄生电容和HAST失效问题，并避免栅极顶部结构处介质层125覆盖不良、应力集中的问题。此外，其还能够在无背面通孔时即进行关态的CP测试，有利于及时发现制程异常、避免浪费。该方法包括以下步骤：

S1：在衬底110的一侧形成半导体外延层120。

具体地，提供一衬底110，并且在衬底110的表面依次沉积形成第一半导体层121和第二半导体层123，其中沉积方法可以是多种，例如CVD（Chemical Vapor Deposition，化学气相沉积）、VPE（Vapour Phase Epitaxy，气相外延）、MOCVD（Metal-organic ChemicalVapor Deposition，金属有机化合物化学气相沉积）、LPCVD（Low Pressure ChemicalVapor Deposition，低压力化学气相沉积）、PECVD（Plasma Enhanced Chemical VaporDeposition，等离子体增强化学气相沉积）、PLD（Pulsed Laser Deposition，脉冲激光沉积）、原子层外延、MBE（Molecular Beam Epitaxy，分子束外延）等。

S2：在在半导体外延层120上通过离子注入工艺形成局部未注入区域，以形成第一电阻区170、第二电阻区180、电极区120a和绝缘区120b。

具体地，在半导体外延层上进行分区设置，例如可以通过离子注入工艺形成各个分区，也可以通过台面刻蚀工艺形成分区。当然，此处也可以通过导电材料掺杂的方式形成第一电阻区170和第二电阻区180。

在实际制备时，利用离子注入工艺在半导体外延层120上形成局部未注入区域，其中离子注入工艺可以形成绝缘区120b，未注入区域则形成了第一电阻区170、第二电阻区180、电极区120a。当然，此处也可以采用台面刻蚀工艺，未刻蚀区域则形成了第一电阻区170、第二电阻区180、电极区120a。第一电阻区170和第二电阻区180内的第一半导体层121构成了沟道层，第二半导体层123构成了势垒层，并在界面处形成二维电子气，从而形成了第一二维电子气173、第二二维电子气183，同时在电极区120a内形成二维电子气。

S3：在半导体外延层120远离衬底110的一侧形成第一欧姆金属171、第二欧姆金属181、源欧姆金属133、漏欧姆金属143。

具体地，在第二半导体层123上沉积形成第一欧姆金属171、第二欧姆金属181、源欧姆金属133、漏欧姆金属143，第一欧姆金属171、第二欧姆金属181、源欧姆金属133、漏欧姆金属143均设置在预设位置处，其中欧姆金属均可以采用Ti/Al/Ni/Au材料，使得在半导体外延层120与欧姆金属界面处形成良好的欧姆接触。

在形成第一欧姆金属171、第二欧姆金属181、源欧姆金属133、漏欧姆金属143后，可以在圆片表面沉积形成介质层125。

S4：在源极130和漏极140之间的区域，制作平行于源极130和漏极140的栅极150。

S5：在半导体外延层120远离衬底110的一侧形成位于源极130和漏极140之间的源场板160，以及互连金属。

具体地，在形成栅极150之后，可以再次在圆片表面沉积形成介质层125，然后在第一欧姆金属171、第二欧姆金属181、源欧姆金属133、漏欧姆金属143的顶部预设位置处刻蚀去除介质层125，形成开口，然后在开口处和栅极顶部预设位置处完成源互连金属135、漏互连金属145和源场板160的制备，实现源场板160与第一欧姆金属171电学连接、源场板160与第二欧姆金属181电学连接、源互连金属135与源欧姆金属133电学连接、漏互连金属145与漏欧姆金属143电学连接。

具体地，在源极130和漏极140之间的沟道处沉积形成源场板160，源场板160延伸至第一欧姆金属171和第二欧姆金属181的开口处，从而使得第一欧姆金属171和第二欧姆金属181分别设置在源场板160的两端。

具体而言，第一欧姆金属171位于源场板160的一端，并与源极130间隔设置，且第一欧姆金属171与源场板160电学连接。第二欧姆金属181位于源场板160的一端，并与漏极140间隔设置，且第二欧姆金属181与源场板160电学连接。

其中，栅极150、互连金属、源场板160的制备过程和选用材料与常规的场效应晶体管一致。

在本实施例中，利用离子注入工艺，在半导体外延层120上形成分别延伸至第一欧姆金属171和源极130的第一电阻区170，第一电阻区170对应的半导体外延层120内形成有第一二维电子气173，第一欧姆金属171与源极130通过第一二维电子气173电学连接。同时在半导体外延层120上形成分别延伸至相邻两个第二欧姆金属181的第二电阻区180，第二电阻区180对应的半导体外延层120内形成有第二二维电子气183，相邻的第二欧姆金属181通过第二二维电子气183电学连接。

本实施例提供了一种半导体器件100的制备方法，其通过在半导体器件100上形成第一欧姆金属171和第一电阻区170，即在衬底110上形成半导体外延层120，在半导体外延层120上形成源极130、栅极150和漏极140，并在半导体外延层120上形成位于源极130和漏极140之间的源场板160，其中，源场板160的一端设置有第一欧姆金属171，第一欧姆金属171与源场板160电学连接，并与源极130间隔设置，在半导体外延层120上还形成有第一电阻区170，第一电阻区170对应位置处的半导体外延层120内形成有第一二维电子气173，第一欧姆金属171与源极130通过第一二维电子气173电学连接。本实施例通过额外设置第一欧姆金属171，并形成第一电阻区170，使得第一欧姆金属171与源极130通过第一二维电子气173电学连接，从而实现了源场板160和源极130之间的电学连接，无需额外设置连接金属桥结构，避免了连接金属桥部分产生栅极150-源极130寄生电容，同时由于栅极150的顶部表面并未额外设置金属桥，使得介质层125覆盖能够更加完整，并避免了应力集中的问题，提升了器件的抗湿气能力。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种半导体器件，其特征在于，包括：

衬底；

设置在所述衬底一侧的半导体外延层；

设置在所述半导体外延层远离所述衬底一侧的源极、栅极和漏极；

设置在所述半导体外延层远离所述衬底的一侧，并位于所述源极和所述漏极之间的源场板；

其中，所述源场板的一端设置有第一欧姆金属，所述第一欧姆金属与所述源场板电学连接，并与所述源极间隔设置，且所述半导体外延层上具有分别延伸至所述第一欧姆金属和所述源极的第一电阻区，所述第一电阻区由非金属构成，并具有导电性，且所述第一欧姆金属与所述源极通过所述第一电阻区电学连接。

2.根据权利要求1所述的半导体器件，其特征在于，所述源场板为多个，多个所述源场板间隔设置，每个所述源场板远离所述第一欧姆金属的一端设置有第二欧姆金属，所述第二欧姆金属与所述源场板电学连接，且所述半导体外延层上还具有分别延伸至相邻两个所述第二欧姆金属的第二电阻区，所述第二电阻区由非金属构成，并具有导电性，相邻的所述第二欧姆金属通过所述第二电阻区电学连接。

3.根据权利要求2所述的半导体器件，其特征在于，所述第一电阻区对应的所述半导体外延层内形成有第一二维电子气，所述第一欧姆金属与所述源极通过所述第一二维电子气电学连接；

所述第二电阻区对应的所述半导体外延层内形成有第二二维电子气，相邻的所述第二欧姆金属通过所述第二二维电子气电学连接。

4.根据权利要求2所述的半导体器件，其特征在于，所述第一电阻区和所述第二电阻区对应的所述半导体外延层内掺杂形成有半导体导电材料。

5.根据权利要求2-4任一项所述的半导体器件，其特征在于，所述半导体外延层上还具有绝缘区和电极区，所述栅极、所述源极和所述漏极均位于所述电极区，所述第一电阻区和所述第二电阻区均位于所述电极区之外，所述绝缘区设置于所述第一电阻区、所述第二电阻区和所述电极区周围，所述绝缘区对应的所述半导体外延层的阻值大于所述第一电阻区、所述第二电阻区以及所述电极区对应的所述半导体外延层的阻值。

6.根据权利要求5所述的半导体器件，其特征在于，所述半导体外延层包括第一半导体层和第二半导体层，所述第一半导体层设置在所述衬底上，所述第二半导体层设置在所述第一半导体层上，所述源极、所述漏极和所述栅极均设置在所述第二半导体层上，所述第一欧姆层设置在所述第一电阻区对应的所述第二半导体层上，所述第二欧姆层设置在所述第二电阻区对应的所述第二半导体层上。

7.根据权利要求4所述的半导体器件，其特征在于，所述第二电阻区和所述第一电阻区均与所述漏极间隔设置。

8.一种半导体器件的制备方法，用于制备如权利要求1-7任一项所述的半导体器件，其特征在于，包括：

在衬底的一侧形成半导体外延层；

在所述半导体外延层上分区设置，以形成第一电阻区、电极区和绝缘区；

在所述半导体外延层远离所述衬底的一侧形成第一欧姆金属；

在所述半导体外延层远离所述衬底的一侧形成源极、漏极和栅极；

在所述半导体外延层远离所述衬底的一侧形成位于所述源极和所述漏极之间的源场板；

其中，所述第一欧姆金属位于所述源场板的一端，并与所述源极间隔设置，且所述第一欧姆金属与所述源场板电学连接，所述第一电阻区分别延伸至所述第一欧姆金属和所述源极，所述第一电阻区由非金属构成，并具有导电性，且所述第一欧姆金属与所述源极通过所述第一电阻区电学连接。

9.根据权利要求8所述的半导体器件的制备方法，其特征在于，在所述半导体外延层远离所述衬底的一侧形成源极、漏极和栅极的步骤之前，所述方法还包括：

在所述半导体外延层上分区设置，以形成第二电阻区；

在所述半导体外延层远离所述衬底的一侧形成第二欧姆金属；

其中，所述第二欧姆金属位于所述源场板远离所述第一欧姆金属的一端，并与所述源场板电学连接，且所述第二电阻区分别延伸至相邻两个所述第二欧姆金属，所述第二电阻区由非金属构成，并具有导电性，相邻的所述第二欧姆金属通过所述第二电阻区电学连接。

10.根据权利要求9所述的半导体器件的制备方法，其特征在于，在所述半导体外延层上分区设置，以形成第一电阻区、第二电阻区、电极区和绝缘区的步骤，具体包括：

在所述半导体外延层上通过离子注入隔离或台面刻蚀隔离工艺形成局部未注入区域或局部未刻蚀区域，以形成所述第一电阻区、所述第二电阻区、所述绝缘区和所述电极区。

Images