CN111048596A - 一种肖特基二极管及其制备方法 - Google Patents

一种肖特基二极管及其制备方法 Download PDF

Info

Publication number
CN111048596A
CN111048596A CN201911240252.0A CN201911240252A CN111048596A CN 111048596 A CN111048596 A CN 111048596A CN 201911240252 A CN201911240252 A CN 201911240252A CN 111048596 A CN111048596 A CN 111048596A
Authority
CN
China
Prior art keywords
layer
convex body
contact metal
channel
dimensional electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911240252.0A
Other languages
English (en)
Inventor
张佰君
姚婉青
柳月波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
National Sun Yat Sen University
Original Assignee
National Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Sun Yat Sen University filed Critical National Sun Yat Sen University
Priority to CN201911240252.0A priority Critical patent/CN111048596A/zh
Publication of CN111048596A publication Critical patent/CN111048596A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种肖特基二极管及其制备方法。肖特基二极管包括:基底层、第一凸体、第二凸体和空气桥;第一凸体和第二凸体均设置在基底层上,第一凸体和第二凸体通过空气桥连接。第一凸体和第二凸体均设置多层二维电子气层,使二极管纵向范围内二维电子气厚度增加,增大了二极管纵向范围内电子浓度,突破了单沟道二维电子气厚度的限制,使得横向的电子流驱动增强,有效的减小了沟道电阻,提高了肖特基二极管截止频率。该肖特基二极管还在肖特基接触金属蒸镀的位置刻蚀贯通腔体,贯通腔体使得肖特基接触金属与所有沟道层的二维电子气相连,使得电流可以不用通过势垒层,减小了势垒层电阻,使器件串联电阻减小,能够获得更高的截止频率。

Description

一种肖特基二极管及其制备方法
技术领域
本发明涉及半导体芯片太赫兹频段技术领域,特别是涉及一种肖特基二极管及其制备方法。
背景技术
因为肖特基二极管具有速度快、良好的非线性效应、能够在常温下工作和容易集成等优点,当肖特基二极管的截止频率达到太赫兹时,可以实现对高频信号的倍频或混频,所以常被用作太赫兹探测器中的混频器和检波二极管。
由于III族氮化物材料能隙相差很大,从InN的0.7eV,GaN的3.4eV到AlN的6.2eV,异质结界面导带存在巨大的能带偏移,再加上其强极化诱导作用,因此,III族氮化物材料是目前能提供最高二维电子气浓度的半导体材料体系。
GaN基异质结肖特基二极管能提高电子迁移率,充分利用二维电子气中电子的高迁移率和自发极化,使得二极管在低掺杂或者不掺杂的情况下也能够产生电流,在低掺杂产生电流的同时,进一步保证高电子迁移率。目前,单沟道肖特基二极管由于受到二维电子气厚度的限制,存在肖特基二极管截止频率低的问题。
发明内容
本发明的目的是提供一种肖特基二极管及其制备方法,以提高肖特基二极管的截止频率。
为实现上述目的,本发明提供了如下方案:
一种肖特基二极管,包括:基底层、第一凸体、第二凸体和空气桥;所述第一凸体和所述第二凸体均设置在所述基底层上,所述第一凸体和所述第二凸体通过所述空气桥连接;
所述基底层包括由下向上依次生长的衬底、缓冲层和第一沟道层;所述第一沟道层的上表面突出有两个凸台,分别为第一凸台和第二凸台;
所述第一凸体设置在所述第一凸台上;所述第一凸体包括由下向上依次生长的第一导电层、第一势垒层、第一盖帽层和阳极;所述第一导电层包括多个层叠设置的第一导电单层;所述第一导电单层包括由下向上依次生长的第二势垒层和第二沟道层;各所述第一导电单层之间形成二维电子气层;所述第一导电层与所述第一沟道层之间形成所述二维电子气层;所述第一导电层与所述第一势垒层之间形成所述二维电子气层;
所述第二凸体包括由下向上依次生长的第二导电层、第三势垒层、第二盖帽层和阴极;所述第二导电层包括多个层叠设置的第二导电单层;所述第二导电单层包括由下向上依次生长的第二势垒层和第二沟道层;各所述第二导电单层之间形成所述二维电子气层;所述第二导电层与所述第一沟道层之间形成所述二维电子气层;所述第二导电层与所述第三势垒层之间形成所述二维电子气层;所述第二凸体内部开设一个从上到下的贯穿孔,且所述贯穿孔延伸至所述第一沟道层的内部,形成贯通腔体;所述贯通腔体的底部、内壁和开口外沿处涂覆肖特基接触金属层,所述肖特基接触金属层与所述阴极不接触;
所述空气桥包括固定端、连接臂和连接柱;所述固定端设置在所述阳极的上表面;所述连接柱嵌入所述贯通腔体的内部;所述连接臂将所述固定端与所述连接柱连接。
可选的,所述贯通腔体为圆柱形腔体。
可选的,所述阳极为欧姆接触金属层。
可选的,所述阴极为欧姆接触金属层。
可选的,所述第一沟道层和所述第二沟道层均为氮化镓沟道层,所述第一势垒层、所述第二势垒层和所述第三势垒层均为氮化镓铝势垒层,所述第一盖帽层和所述第二盖帽层均为氮化镓盖帽层。
可选的,所述肖特基接触金属层材质为镍。
一种肖特基二极管的制备方法,包括:
在衬底上由下向上依次生长缓冲层、第一沟道层、导电层、势垒层和盖帽层;所述导电层包括多个层叠设置的导电单层;所述导电单层包括由下向上依次生长的二维电子气层、第二势垒层和第二沟道层;各所述导电单层之间由于极化效应形成二维电子气层;所述导电层与所述第一沟道层之间由于极化效应形成所述二维电子气层;所述导电层与所述势垒层之间由于极化效应形成所述二维电子气层;
在设定的气体环境下,利用光刻和干法刻蚀工艺,从所述盖帽层向下刻蚀至所述第一沟道层的内部,形成第一凸体和第二凸体;在所述第二凸体的上表面向下刻蚀一个贯通腔体至所述第一沟道层的内部;
在所述贯通腔体的底部、内壁和开口外沿处蒸镀肖特基接触金属层,并在所述盖帽层上蒸镀欧姆接触金属层;
利用光刻胶将所述第二凸体上的肖特基接触金属层和所述第二凸体上的欧姆接触金属层隔离;
将空气桥的固定端固定在所述第一凸体上的欧姆接触金属层的上表面,将空气桥的连接柱嵌入至所述贯通腔体的内部,采用空气桥的连接臂连接所述第一凸体和所述第二凸体;
采用剥离工艺将所述光刻胶剥离,形成肖特基太赫兹肖特基二极管。
可选的,在所述采用剥离工艺将所述光刻胶剥离,形成肖特基太赫兹肖特基二极管之前,还包括:
电镀加厚所述肖特基接触金属层和所述第一凸体上的欧姆接触金属层。
可选的,所述设定的气体环境为Cl2和BCl3混合的气体环境。
根据本发明提供的具体实施例,本发明公开了以下技术效果:
本发明提出了一种肖特基二极管及其制备方法。该肖特基二极管在衬底上由下向上依次生长缓冲层、导电层和盖帽层,且导电层由多个导电单层组成,导电单层由下向上为沟道层和势垒层,势垒层和沟道层之间因为极化效应形成二维电子气层。多层的二维电子气层使肖特基二极管具有多沟道的特点,使二极管纵向范围内二维电子气厚度增加,增大了二极管纵向范围内电子浓度,突破了单沟道二维电子气厚度的限制,使得横向的电子流驱动增强,有效的减小了沟道电阻,提高了肖特基二极管截止频率。
该肖特基二极管还在肖特基接触金属蒸镀的位置刻蚀贯通腔体,贯通腔体使得肖特基接触金属与所有沟道层的二维电子气相连,使得电流可以不用通过势垒层,减小了势垒层电阻,使器件串联电阻减小,能够获得更高的截止频率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例肖特基二极管的剖面图;
图2为本发明实施例第一凸体与第二凸体的结构示意图;
图3为本发明实施例欧姆接触金属以及肖特基接触金属的结构示意图;
图4为本发明实施例肖特基二极管的立体图。
符号说明:1-第一凸体、2-第二凸体、3-空气桥、4-衬底、5-缓冲层、6-第一沟道层、7-第一凸台、8-第二凸台、9-第一势垒层、10-第一盖帽层、11-阳极、12-二维电子气层、13-第二势垒层、14-第二沟道层、15-第三势垒层、16-第二盖帽层、17-阴极、18-肖特基接触金属层。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的目的是提供一种肖特基二极管及其制备方法,本发明通过使二极管纵向范围内二维电子气厚度增加,增大二极管纵向范围内电子浓度,使得横向的电子流驱动增强,有效的减小了沟道电阻;在肖特基接触金属蒸镀的位置刻蚀贯通腔体,使得电流可以不用通过势垒层,减小了势垒层电阻,获得更高的截止频率。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
如图1到图4所示,本实施例中的肖特基二极管包括:基底层、第一凸体1、第二凸体2和空气桥3。所述第一凸体1和所述第二凸体2均设置在所述基底层上,所述第一凸体1和所述第二凸体2通过所述空气桥3连接。
所述基底层包括由下向上依次生长的衬底4、缓冲层5和第一沟道层6。所述第一沟道层6的上表面突出有两个凸台,分别为第一凸台7和第二凸台8。
所述第一凸体1设置在所述第一凸台7上。所述第一凸体1包括由下向上依次生长的第一导电层、第一势垒层9、第一盖帽层10和阳极11。所述阳极为欧姆接触金属。所述第一导电层包括多个层叠设置的第一导电单层,本实施例中第一导电层包括两层层叠设置的第一导电单层。所述第一导电单层包括由下向上依次生长的第二势垒层13和第二沟道层14;各所述第一导电单层之间形成二维电子气层12;所述第一导电层与所述第一沟道层6之间形成所述二维电子气层12;所述第一导电层与所述第一势垒层9之间形成所述二维电子气层12。
所述第二凸体2包括由下向上依次生长的第二导电层、第三势垒层15、第二盖帽层16和阴极17。所述阴极为欧姆接触金属。所述第二导电层包括多个层叠设置的第二导电单层,本实施例中第二导电层包括两层层叠设置的第二导电单层。所述第二导电单层包括由下向上依次生长的第二势垒层13和第二沟道层14;各所述第二导电单层之间形成所述二维电子气层12;所述第二导电层与所述第一沟道层6之间形成所述二维电子气层12;所述第二导电层与所述第三势垒层15之间形成所述二维电子气层12;所述第二凸体2内部开设一个从上到下的贯穿孔,且所述贯穿孔延伸至所述第一沟道层的内部,形成一个圆柱形贯通腔体。所述贯通腔体的底部、内壁和开口外沿处涂覆材质为镍的肖特基接触金属层18,所述肖特基接触金属层18与所述阴极17不接触,但是与所述二维电子气层12接触。所述贯通腔体的开口外沿处涂覆的肖特基接触金属层18,该肖特基接触金属层面积足够小,是为了减小高频时的寄生电容。
所述空气桥3的形状为指状且内部镂空,所述空气桥3包括固定端、连接臂和连接柱。所述固定端设置在所述阳极11的上表面。所述连接柱嵌入所述贯通腔体的内部,且填满所述贯通腔体。所述连接臂将所述固定端与所述连接柱连接。
本实施例中所有的沟道层均为氮化镓(GaN)沟道层,所有的势垒层均为氮化镓铝(AlGaN)势垒层,所有的盖帽层均为氮化镓(GaN)盖帽层。
本实施例提供的肖特基二极管为三沟道的AlGaN/GaN太赫兹肖特基二极管,实际应用时,作为可选的实施方式,还可选择四沟道、五沟道等多沟道,以及AlN/GaN,AlGaN/AlN/GaN,AlGaN/InGaN/GaN等其他异质结构。
本实施例的肖特基二极管中有多层二维电子气层,增加了二极管纵向范围内电子浓度,使得横向的电子流驱动增强,有效的减小了沟道电阻,提高了肖特基二极管截止频率,并且该肖特基二极管中的贯通腔体使肖特基接触金属与所有沟道层的二维电子气相连,使电流可以不用通过势垒层,减小了势垒层的电阻,获得了更高的截止频率
本发明还提供了一种上述肖特基二极管的制备方法,具体如下:
在衬底4上由下向上依次生长缓冲层5、第一沟道层6、导电层、势垒层和盖帽层。所述导电层包括多个层叠设置的导电单层。所述导电单层包括由下向上依次生长的二维电子气层12、第二势垒层13和第二沟道层14。各所述导电单层之间由于极化效应形成二维电子气层;所述导电层与所述第一沟道层之间由于极化效应形成所述二维电子气层;所述导电层与所述势垒层之间由于极化效应形成所述二维电子气层;
在Cl2和BCl3混合的气体环境下,利用光刻和干法刻蚀工艺,从所述盖帽层向下刻蚀至所述第一沟道层6的内部,形成第一凸体1和第二凸体2。在所述第二凸体2的上表面向下刻蚀一个贯通腔体至所述第一沟道层6的内部,刻蚀断所有二维电子气层。
在所述贯通腔体的底部、内壁和开口外沿处蒸镀肖特基接触金属层18,并在所述盖帽层上蒸镀欧姆接触金属层。电镀加厚所述肖特基接触金属层和所述第一凸体上的欧姆接触金属层。沉积金属的方法包括旋涂、蒸镀、电镀、物理气相沉积、化学气相沉积或磁控溅射法中的一种或几种。
利用光刻胶将所述第二凸体上的肖特基接触金属层18和所述第二凸体上的欧姆接触金属层隔离。
将空气桥3的固定端固定在所述第一凸体上的欧姆接触金属层的上表面,将空气桥3的连接柱嵌入至所述贯通腔体的内部,采用空气桥的连接臂连接所述第一凸体1和所述第二凸体2。空气桥3下方为镂空状态,空气桥3结构有助于减小高频情况下寄生电容,实现高频段下的持续工作。
采用剥离工艺将所述光刻胶剥离,形成肖特基太赫兹肖特基二极管,该肖特基二极管可通过集成到射频电路中,利用其强非线性实现混频倍频效果。
本实施例的肖特基二极管中有多层二维电子气层,增加了二极管纵向范围内电子浓度,使得横向的电子流驱动增强,有效的减小了沟道电阻,提高了肖特基二极管截止频率,并且该肖特基二极管中的刻蚀了一段贯通腔体,使肖特基接触金属与所有沟道层的二维电子气相连,从而使电流可以不用通过势垒层,减小了势垒层电阻,使器件串联电阻减小,能够获得更高的截止频率
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处。综上所述,本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种肖特基二极管,其特征在于,包括:基底层、第一凸体、第二凸体和空气桥;所述第一凸体和所述第二凸体均设置在所述基底层上,所述第一凸体和所述第二凸体通过所述空气桥连接;
所述基底层包括由下向上依次生长的衬底、缓冲层和第一沟道层;所述第一沟道层的上表面突出有两个凸台,分别为第一凸台和第二凸台;
所述第一凸体设置在所述第一凸台上;所述第一凸体包括由下向上依次生长的第一导电层、第一势垒层、第一盖帽层和阳极;所述第一导电层包括多个层叠设置的第一导电单层;所述第一导电单层包括由下向上依次生长的第二势垒层和第二沟道层;各所述第一导电单层之间形成二维电子气层;所述第一导电层与所述第一沟道层之间形成所述二维电子气层;所述第一导电层与所述第一势垒层之间形成所述二维电子气层;
所述第二凸体包括由下向上依次生长的第二导电层、第三势垒层、第二盖帽层和阴极;所述第二导电层包括多个层叠设置的第二导电单层;所述第二导电单层包括由下向上依次生长的第二势垒层和第二沟道层;各所述第二导电单层之间形成所述二维电子气层;所述第二导电层与所述第一沟道层之间形成所述二维电子气层;所述第二导电层与所述第三势垒层之间形成所述二维电子气层;所述第二凸体内部开设一个从上到下的贯穿孔,且所述贯穿孔延伸至所述第一沟道层的内部,形成贯通腔体;所述贯通腔体的底部、内壁和开口外沿处涂覆肖特基接触金属层,所述肖特基接触金属层与所述阴极不接触;
所述空气桥包括固定端、连接臂和连接柱;所述固定端设置在所述阳极的上表面;所述连接柱嵌入所述贯通腔体的内部;所述连接臂将所述固定端与所述连接柱连接。
2.根据权利要求1所述的一种肖特基二极管,其特征在于,所述贯通腔体为圆柱形腔体。
3.根据权利要求1所述的一种肖特基二极管,其特征在于,所述阳极为欧姆接触金属层。
4.根据权利要求1所述的一种肖特基二极管,其特征在于,所述阴极为欧姆接触金属层。
5.根据权利要求1所述的一种肖特基二极管,其特征在于,所述第一沟道层和所述第二沟道层均为氮化镓沟道层,所述第一势垒层、所述第二势垒层和所述第三势垒层均为氮化镓铝势垒层,所述第一盖帽层和所述第二盖帽层均为氮化镓盖帽层。
6.根据权利要求1所述的一种肖特基二极管,其特征在于,所述肖特基接触金属层的材质为镍。
7.一种肖特基二极管的制备方法,其特征在于,包括:
在衬底上由下向上依次生长缓冲层、第一沟道层、导电层、势垒层和盖帽层;所述导电层包括多个层叠设置的导电单层;所述导电单层包括由下向上依次生长的第二势垒层和第二沟道层;各所述导电单层之间由于极化效应形成二维电子气层;所述导电层与所述第一沟道层之间由于极化效应形成所述二维电子气层;所述导电层与所述势垒层之间由于极化效应形成所述二维电子气层;
在设定的气体环境下,利用光刻和干法刻蚀工艺,从所述盖帽层向下刻蚀至所述第一沟道层的内部,形成第一凸体和第二凸体;在所述第二凸体的上表面向下刻蚀一个贯通腔体至所述第一沟道层的内部;
在所述贯通腔体的底部、内壁和开口外沿处蒸镀肖特基接触金属层,并在所述盖帽层上蒸镀欧姆接触金属层;
利用光刻胶将所述第二凸体上的肖特基接触金属层和所述第二凸体上的欧姆接触金属层隔离;
将空气桥的固定端固定在所述第一凸体上的欧姆接触金属层的上表面,将空气桥的连接柱嵌入至所述贯通腔体的内部,采用空气桥的连接臂连接所述第一凸体和所述第二凸体;
采用剥离工艺将所述光刻胶剥离,形成肖特基太赫兹肖特基二极管。
8.根据权利要求7所述的一种肖特基二极管的制备方法,其特征在于,在所述采用剥离工艺将所述光刻胶剥离,形成肖特基太赫兹肖特基二极管之前,还包括:
电镀加厚所述肖特基接触金属层和所述第一凸体上的欧姆接触金属层。
9.根据权利要求7所述的一种肖特基二极管的制备方法,其特征在于,所述设定的气体环境为Cl2和BCl3混合的气体环境。
CN201911240252.0A 2019-12-06 2019-12-06 一种肖特基二极管及其制备方法 Pending CN111048596A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911240252.0A CN111048596A (zh) 2019-12-06 2019-12-06 一种肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911240252.0A CN111048596A (zh) 2019-12-06 2019-12-06 一种肖特基二极管及其制备方法

Publications (1)

Publication Number Publication Date
CN111048596A true CN111048596A (zh) 2020-04-21

Family

ID=70234920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911240252.0A Pending CN111048596A (zh) 2019-12-06 2019-12-06 一种肖特基二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN111048596A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599872A (zh) * 2020-05-25 2020-08-28 中国科学院国家空间科学中心 一种GaN基平面肖特基变容管的制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097492A (zh) * 2010-12-24 2011-06-15 中山大学 异质结构场效应二极管及制造方法
CN102201441A (zh) * 2010-03-26 2011-09-28 三垦电气株式会社 半导体装置
CN103187452A (zh) * 2011-12-30 2013-07-03 三星电子株式会社 氮化物基半导体器件及其制造方法
CN103715274A (zh) * 2012-10-09 2014-04-09 先进动力设备技术研究协会 半导体装置
US20140145280A1 (en) * 2012-11-26 2014-05-29 Canon Kabushiki Kaisha Semiconductor device and production method therefor
CN104022163A (zh) * 2014-06-05 2014-09-03 中国电子科技集团公司第十三研究所 一种散热改进型GaAs基太赫兹倍频肖特基二极管
CN105679838A (zh) * 2016-01-11 2016-06-15 西安电子科技大学 基于AlGaN/GaN异质结多沟道结构的太赫兹肖特基二极管及制作方法
CN109545860A (zh) * 2018-11-20 2019-03-29 中山大学 一种空气桥结构肖特基栅控二极管器件及其制作方法
CN110137246A (zh) * 2019-06-04 2019-08-16 中山大学 一种低结电容特性太赫兹肖特基二极管及其制作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201441A (zh) * 2010-03-26 2011-09-28 三垦电气株式会社 半导体装置
CN102097492A (zh) * 2010-12-24 2011-06-15 中山大学 异质结构场效应二极管及制造方法
CN103187452A (zh) * 2011-12-30 2013-07-03 三星电子株式会社 氮化物基半导体器件及其制造方法
CN103715274A (zh) * 2012-10-09 2014-04-09 先进动力设备技术研究协会 半导体装置
US20140145280A1 (en) * 2012-11-26 2014-05-29 Canon Kabushiki Kaisha Semiconductor device and production method therefor
CN104022163A (zh) * 2014-06-05 2014-09-03 中国电子科技集团公司第十三研究所 一种散热改进型GaAs基太赫兹倍频肖特基二极管
CN105679838A (zh) * 2016-01-11 2016-06-15 西安电子科技大学 基于AlGaN/GaN异质结多沟道结构的太赫兹肖特基二极管及制作方法
CN109545860A (zh) * 2018-11-20 2019-03-29 中山大学 一种空气桥结构肖特基栅控二极管器件及其制作方法
CN110137246A (zh) * 2019-06-04 2019-08-16 中山大学 一种低结电容特性太赫兹肖特基二极管及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599872A (zh) * 2020-05-25 2020-08-28 中国科学院国家空间科学中心 一种GaN基平面肖特基变容管的制备方法
CN111599872B (zh) * 2020-05-25 2023-07-07 中国科学院国家空间科学中心 一种GaN基平面肖特基变容管的制备方法

Similar Documents

Publication Publication Date Title
JP6474881B2 (ja) ショットキーダイオード及びその製造方法
EP3082160A1 (en) Semiconductor device and manufacturing method thereof
CN103035702B (zh) 化合物半导体器件及其制造方法
EP2793255A1 (en) Semiconductor device comprising a Schottky diode and a high electron mobility transistor, and manufacturing method thereof
US20090206373A1 (en) Field effect transistor
CN102810564B (zh) 一种射频器件及其制作方法
CN104332504A (zh) 一种GaN基异质结肖特基二极管器件及其制作方法
CN112420850B (zh) 一种半导体器件及其制备方法
US20120280281A1 (en) Gallium nitride or other group iii/v-based schottky diodes with improved operating characteristics
US11855174B2 (en) High electron mobility transistor having conductive plate on passivation layer and method for forming the same
CN204118078U (zh) 一种GaN基异质结肖特基二极管器件
CN112820648B (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
CN111048596A (zh) 一种肖特基二极管及其制备方法
WO2020239122A1 (zh) 半导体器件、其制备方法及半导体封装结构
KR20130082307A (ko) 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
JP6610340B2 (ja) Iii族窒化物半導体を利用するダイオード
CN204732413U (zh) 包括iii族氮化物叠层的半导体部件
CN110416318A (zh) 一种氮化镓基二极管结构及其制备方法
JP2010098251A (ja) 半導体装置及びその製造方法
CN115274851A (zh) 基于P-GaN帽层和Fin结构的增强型射频器件及其制备方法
KR20190027700A (ko) 전계효과 트랜지스터
CN113571516B (zh) 一种iii族氮化物半导体集成电路结构、制造方法及其应用
JP2014060427A (ja) 半導体装置及びその製造方法
US11069787B2 (en) GaN-based microwave power device with large gate width and manufacturing method thereof
CN111354640B (zh) 一种半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200421

RJ01 Rejection of invention patent application after publication