JP6474881B2 - ショットキーダイオード及びその製造方法 - Google Patents

ショットキーダイオード及びその製造方法 Download PDF

Info

Publication number
JP6474881B2
JP6474881B2 JP2017500024A JP2017500024A JP6474881B2 JP 6474881 B2 JP6474881 B2 JP 6474881B2 JP 2017500024 A JP2017500024 A JP 2017500024A JP 2017500024 A JP2017500024 A JP 2017500024A JP 6474881 B2 JP6474881 B2 JP 6474881B2
Authority
JP
Japan
Prior art keywords
anode
field plate
channel
layer
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017500024A
Other languages
English (en)
Other versions
JP2017524247A (ja
Inventor
洪維 陳
洪維 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gpower Semiconductor Inc
Original Assignee
Gpower Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gpower Semiconductor Inc filed Critical Gpower Semiconductor Inc
Publication of JP2017524247A publication Critical patent/JP2017524247A/ja
Application granted granted Critical
Publication of JP6474881B2 publication Critical patent/JP6474881B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本出願は、「蘇州捷芯威半導体有限公司」を出願人とする、「ショットキーダイオード及びその製造方法」と題する、２０１４年１１月１９日に出願された中国特許出願第２０１４１０６６３９２２．０号の優先権を主張し、当該出願の内容は参照により本明細書に組み込まれる。
本発明は、半導体の分野に関し、特にショットキーダイオード及びその製造方法に関する。
高電圧スイッチの応用分野において、ダイオードは逆方向リーク電流が小さく、逆方向耐圧が高く及び順方向導通電圧降下が小さい特性を有することが希望されている。広いバンドギャップの半導体材料、特に窒化ガリウム材料に基づくパワ-電子装置は、優れた特性を有する。したがって、近年、窒化ガリウムショットキーダイオードは、段々と研究のホットスポットとなってきている。窒化ガリウム基板におけるホモエピタキシャル窒化ガリウムの技術は、まだ小サイズ及び高コストの段階にある。高品質のエピタキシャル材料及び理想的なデバイス性能を取得することはできるが、コスト面の理由で広く応用されていない。現在、窒化ガリウム材料は、主に異質な材料にエピタキシャル成長して得られるものである。窒化ガリウム材料は、欠陥密度がまだ高いレベルにある（一般的に、１０８ｃｍ−３である）。したがって、垂直構造の窒化ガリウムショットキーダイオードは、理想的な性能を取得することができない。しかし、窒化アルミニウムガリウム／窒化ガリウムの異質構造で形成される水平方向における高電子移動度の二次元電子ガスチャネルによって製造されている高電子移動度トランジスタ（ＨＥＭＴ）は、無線周波及びパワ-電子の分野に広く応用されている。その理由は、一方で、窒化ガリウムが、ワイドバンドギャップ半導体材料であり、シリコン材料よりも１０倍ほどの絶縁破壊電界、及び対応する高耐圧特性を有し、他方で、二次元電子ガスチャネルが、非常に小さい導通抵抗を提供することができ、スイッチの電力消耗を低減するものである。したがって、窒化アルミニウムガリウム／窒化ガリウムの異質構造に基づくプレーナ型トランジスタは、業界において重要な研究対象となっている。窒化アルミニウムガリウム／窒化ガリウムの異質構造にショットキー金属を直接成膜することで形成されるショットキーダイオードに関しては、ショットキー金属と二次元電子ガスとの間における窒化アルミニウムガリウム障壁層の厚さが一般に２０ｎｍに達するため、大きなショットキー障壁厚さを形成する。また、窒化アルミニウムガリウム障壁層の表面準位密度が大きくなれば、フェルミレベルピンニング効果を形成し、したがって、ショットキー障壁高さが高い。それによって、ショットキーの順方向ターンオン電圧が大きくなり（＞１∨）、ダイオードの伝導損失が減少することには不利である。ショットキーダイオードの順方向導通電圧を減少するため、アノードチャネル構造を提案した。アノード領域において窒化アルミニウムガリウム障壁層及び一部の窒化ガリウムチャネル層をエッチング除去してから、アノード金属を成膜して、アノード金属は側壁から二次元電子ガスチャネルと金属−半導体コンタクトを形成する。それによって、厚さが２０ｎｍである窒化アルミニウムガリウム障壁層で形成されたショットキー障壁厚さを除去し、ダイオードの順方向ターンオン電圧（＜０．７∨）を減少する。同時に、高電子移動度の二次元電子ガスチャネルは非常に低い導通抵抗を提供するので、低い導通電圧及び低い導通抵抗を有する高性能なショットキーダイオードを形成する。また、窒化ガリウム材料の広いバンドギャップ特性のため、その二次元電子ガスチャネルにおけるホール濃度が非常に低く、したがって、非常に小さい逆方向回復時間を有する。しかし、既存の窒化ガリウムショットキーダイオードには、不足が存在している。例えば、高電界での電界熱電子放出又は電子トンネル効果は、逆方向リーク電流を増大させ、デバイスの耐圧特性を低減させている。
現在、たくさんの非特許文献及び特許文献には、ショットキーダイオードの性能を改善するように、異なる構造のショットキーダイオードが開示されている。
例えば、非特許文献「Ｆａｓｔ Ｓｗｉｔｃｈｉｎｇ ＧａＮ Ｂａｓｅｄ Ｌａｔｅｒａｌ ｐｏｗｅｒ Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ ｗｉｔｈ Ｌｏｗ Ｏｎｓｅｔ Ｖｏｌｔａｇｅ ａｎｄ Ｓｔｒｏｎｇ Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ」には、ショットキーダイオードのアノード１１をチャネル形状とフィールドプレート構造に設計し、フィールドプレートの下の媒体は窒化ケイ素層１２であり、チャネルにおけるアノード１１の金属は二次元電子ガス１３と直接接触することが開示されている。図１に示すように、この文献は、フィールドプレート構造を増加し且つアノードとカソードとの距離を増大することで、ショットキーダイオードの耐圧特性を向上できることを提案している。
Ｙｕｖａｒａｊ Ｄｏｒａらによる特許第ＵＳ８７７２８４２Ｂ２号「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｉｏｄｅｓ Ｗｉｔｈ Ｌｏｗ Ｒｅｖｅｒｓｅ Ｂｉａｓ Ｃｕｒｒｅｎｔｓ」には、図２に示すようなショットキーダイオードが提案されている。アノード２１は、２層の複合誘電体層構造を用い、一方の層２２に階段状のフィールドプレート構造を形成し、他方の層２３が、パッシベーション層であり、ピーク電界を低減し且つ破壊電圧を高める役割を果たす。
Ｙｉｆｅｎｇ Ｗｕらによる特許第ＵＳ７８９８００４Ｂ２号「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｈｅｔｅｒｏｓｔｕｃｔｕｒｅ Ｄｉｏｄｅｓ」には、複数の階段の構造を有するショットキーダイオードも提案されている。図３に示すように、単層の誘電体層を用いてアノードの階段式フィールドプレート構造を形成し、ピーク電界を低減する役割を果たす。アノード３１のチャネル底部の金属は、半導体材料３２とショットキー接触を形成して、アノード構造を構成する。
上述の全ての技術案において、フィールドプレートを増加する方式を提案しており、逆バイアス電圧が印加されている場合、フィールドプレートは、ショットキー接合の位置する電界強度を低減することで、ショットキーダイオードの逆方向リーク電流を減少し、ショットキーダイオードのオフ状態の破壊電圧を向上することができる。しかし、実際応用において、フィールドプレートの下のパッシベーション誘電体層の存在のため、アノードに印加されている逆バイアス電圧は、アノードの下のチャネルの二次元電子ガスを空乏化する前に、逆バイアスショットキー接合に完全に印加する。また、理想的なパッシベーション効果、及びフィールドプレートが電界を緩める優れた効果に達するためには、一般的に１００ｎｍくらいの厚さに達しなければならない。窒化アルミニウムガリウム障壁層の厚さ（一般的に２０ｎｍである）に対して、パッシベーション誘電体層の厚さは厚い。また、現在、窒化ケイ素は、パッシベーション誘電体層として一般的に使用されており、誘電率が窒化アルミニウムガリウムより低い。したがって、二次元電子ガスを空乏化する必要な電圧が大きくなり、つまり、二次元電子ガスチャネルが空乏化され且つフィールドプレートが電界を緩める役割を果たす前に、ショットキー接合には大きい逆方向バイアス電圧が印加されており、電界熱電子放出及びトンネル効果は逆方向リーク電流を増大させる。したがって、逆方向リーク電流は、依然として高いレベルにある。
したがって、窒化ガリウムショットキーダイオードの逆バイアス状態のリーク電流をさらに減少し、耐圧特性を向上することは、早急に解決しなければならない問題となる。
既存技術における上述の欠点を解決するためになされたものである。本発明は、ショットキーダイオード及びその製造方法を提供することを目的とする。当該ショットキーダイオードは、既存技術の窒化ガリウムの異質構造における金属／二次元電子ガスのショットキー接合の、アノードの逆バイアス電圧によるリーク電流が大きい問題を解決することができる。そのため、本発明の技術案は以下のとおりである。
本発明の第１の態様によれば、ショットキーダイオードが提供される。
ショットキーダイオードは、基板と、第１半導体層と、第２半導体層と、カソードと、第１パッシベーション誘電体層と、アノードチャネルと、フィールドプレートチャネルと、アノードとを備える。
前記第１半導体層は、前記基板上に位置する。
前記第２半導体層は、前記第１半導体層上に位置し、前記第１半導体層と前記第２半導体層との界面には、二次元電子ガスを形成する。
前記カソードは、前記第２半導体層上に位置し、前記カソード及び前記第２半導体層は、オーミック接触を形成する。
前記第１パッシベーション誘電体層は、前記第２半導体層上に位置する。
前記アノードチャネルは、前記第１パッシベーション誘電体層及び前記第２半導体層内に位置し、前記アノードチャネルの底部は、前記二次元電子ガスの位置する領域に延伸するか、又は前記二次元電子ガスの位置する領域を通過する。
前記フィールドプレートチャネルは、前記アノードチャネルと前記カソードとの間における第１パッシベーション誘電体層内に位置し、前記フィールドプレートチャネルの底部は、前記第１パッシベーション誘電体層内に位置するか、前記第２半導体層の上表面に延伸するか、前記第２半導体層内に延伸する。
前記アノードは、前記アノードチャネル、前記フィールドプレートチャネル、及び前記アノードチャネルと前記フィールドプレートチャネルとの間における第１パッシベーション誘電体層を覆い、前記アノードチャネル内のアノード及び前記第２半導体層は、ショットキー接触を形成し、前記フィールドプレートチャネル及び前記第１パッシベーション誘電体層上のアノードは、アノードフィールドプレートを構成する。
さらに、ショットキーダイオードは、フィールドプレートチャネル誘電体層を備える。前記フィールドプレートチャネル誘電体層は、前記フィールドプレートチャネル以外の第１パッシベーション誘電体層上、及び前記フィールドプレートチャネル上に位置する。
さらに、前記アノードは、前記フィールドプレートチャネル以外の第１パッシベーション誘電体層の一部をさらに覆う。
さらに、前記アノードには、第２パッシベーション誘電体層が成膜され、前記第２パッシベーション誘電体層には、第２アノードフィールドプレートが成膜され、前記第２アノードフィールドプレートは、前記アノードに電気接続される。
さらに、前記第２アノードフィールドプレートには、第３パッシベーション誘電体層が成膜され、前記第３パッシベーション誘電体層には、第３アノードフィールドプレートが成膜され、前記第３アノードフィールドプレートは、前記アノードに電気接続される。
さらに、前記第２半導体層は、第１障壁層と、第２障壁層とを備える。
さらに、前記第１障壁層と第２障壁層との間には、阻止層が成膜される。
さらに、前記第１障壁層及び第２障壁層の材料は、窒化アルミニウムガリウムであり、前記第１障壁層のアルミニウム成分の含有量は、１０〜１５％であり、前記第１障壁層の厚さは、５〜１５ｎｍであり、前記第２障壁層のアルミニウム成分の含有量は、２０〜４５％であり、前記第２障壁層の厚さは、１５〜５０ｎｍである。
さらに、前記阻止層材料は、窒化アルミニウムである。
さらに、前記アノードチャネルのいずれかの側面の断面形状は、直線、折れ線又は弧状のいずれか１つ又は少なくとも２つの組み合わせであり、前記アノードチャネルのいずれかの側面と前記アノードチャネルの底部の夾角は、直角、鈍角又は鋭角である。
さらに、前記フィールドプレートチャネルのいずれかの側面の断面形状は、直線、折れ線又は弧線のいずれか１つ又は少なくとも２つの組み合わせであり、前記フィールドプレートチャネルのいずれかの側面と前記フィールドプレートチャネルの底部の夾角は、直角、鈍角又は鋭角である。
さらに、前記基板と前記第１半導体層の間には、核形成層、バッファ層又はバック障壁層のいずれか１つ又は少なくとも２つの組み合わせが順に成膜される。
さらに、前記核形成層の材料は、窒化アルミニウム、窒化ガリウム又は他のＩＩＩ−Ｖ族窒化物であり、前記バッファ層の材料は、アンドープの窒化アルミニウム、窒化ガリウム、窒化アルミニウムガリウム又は他のＩＩＩ−Ｖ族窒化物であり、前記バック障壁層の材料は、窒化アルミニウムガリウムであり、前記バック障壁層のアルミニウム成分の含有量は、５〜８％である。
さらに、前記基板の材料は、炭化ケイ素、シリコン、サファイア、窒化アルミニウム、窒化ガリウム又はＩＩＩ−Ｖ族窒化物を成長できる他の基板材料であり、前記第１半導体層の材料は、アンドープの窒化ガリウムであり、前記第２半導体層の材料は、窒化アルミニウムガリウム又は他のＩＩＩ−Ｖ族窒化物である。
本発明の第２の態様によれば、ショットキーダイオードの製造方法が提供される。当該方法は、
基板に第１半導体層、第２半導体層及び第１パッシベーション誘電体層を順に成膜し、前記第１半導体層と前記第２半導体層との界面に二次元電子ガスを形成することと、
前記第２半導体層上にカソードを形成することと、
前記カソードの間における第１パッシベーション誘電体層及び第２半導体層内にアノードチャネルを形成し、前記アノードチャネルの底部は、前記二次元電子ガスの位置する領域に延伸するか、又は前記二次元電子ガスの位置する領域を通過することと、
前記アノードチャネルと前記カソードとの間における第１パッシベーション誘電体層内にフィールドプレートチャネルを形成し、前記フィールドプレートチャネルの底部は、前記第１パッシベーション誘電体層内に位置するか、前記第２半導体層の上表面に延伸するか、前記第２半導体層内に延伸することと、
前記アノードチャネル上及び前記フィールドプレートチャネル上、及び前記アノードチャネルと前記フィールドプレートチャネルとの間における第１パッシベーション誘電体層上、及び／又は前記フィールドプレートチャネル以外の第１パッシベーション誘電体層上に、アノードを形成することとを備える。
さらに、ドライエッチング工程及び／又はウエットエッチング工程によって、アノードチャネル又はフィールドプレートチャネルを製造する。
本発明のショットキーダイオードによれば、既存技術の窒化ガリウムの異質構造における金属／二次元電子ガスのショットキー接合の、アノードの逆バイアス電圧によるリーク電流が大きい問題を解決し、同時に窒化ガリウムダイオードの順方向ターンオン電圧が低く、導通抵抗が小さい利点を保留する。
本発明の例示的な実施例の技術案をより明確に説明するため、以下、実施例を説明するための図面を簡単に紹介する。明らかに、後述の図面は、本発明の実施例の一部を説明するものに過ぎず、全部の図面ではない。当業者は、創造的な活動をしない前提で、提供された図面に基づいて他の図面を得ることもできる。
図１〜図３は、既存技術のショットキーダイオードの断面模式図を示す。 図４は、本発明の第１実施例によるショットキーダイオードの断面模式図を示す。 図５Ａと図５Ｂは、図１に示された既存技術のショットキーダイオードの電気特性と本発明の第１実施例によるショットキーダイオードの電気特性の比較曲線図を示す。 図６Ａと図６Ｂは、アノードに同じ逆バイアス電圧を印加している場合、本発明の第１実施例によるショットキーダイオードの電子濃度分布及び図１に示された既存技術のショットキーダイオードの電子濃度分布をそれぞれ示す。 図７Ａと図７Ｂは、アノードに同じ逆バイアス電圧を印加している場合、本発明の第１実施例によるショットキーダイオードの電界分布及び図１に示された既存技術のショットキーダイオードの電界分布をそれぞれ示す。 図８は、本発明の第２実施例によるショットキーダイオードの断面模式図を示す。 図９は、本発明の第３実施例によるショットキーダイオードの断面模式図を示す。 図１０は、本発明の第４実施例によるショットキーダイオードの断面模式図を示す。 図１１は、本発明の第５実施例によるショットキーダイオードの断面模式図を示す。 図１２は、本発明の第６実施例によるショットキーダイオードの断面模式図を示す。 図１３は、本発明の第７実施例によるショットキーダイオードの断面模式図を示す。 図１４は、本発明の第８実施例によるショットキーダイオードの断面模式図を示す。 図１５は、本発明の第９実施例によるショットキーダイオードの断面模式図を示す。 図１６は、本発明の第１０実施例によるショットキーダイオードの断面模式図を示す。 図１７は、本発明の第１１実施例によるショットキーダイオードの断面模式図を示す。 図１８は、本発明の第１２実施例によるショットキーダイオードの製造方法のフローチャートを示す。
本発明の目的、技術案及び利点をより明らかにするため、以下、本発明の実施例の図面を参照しながら具体的な実施形態に基づいて本発明の技術案を詳細に説明する。明らかに、後述の実施例は本発明の実施例の一部に過ぎず、全部の実施例ではない。本発明の実施形態に基づいて、当業者が創造的な活動をしない前提で得られる他の実施例は、全て本発明の保護範囲に含まれる。
＜第１実施例＞
図４は、本発明の第１実施例によるショットキーダイオードの断面模式図を示す。図４に示すように、当該ショットキーダイオードは、基板１と、核形成層２と、バッファ層３と、第１半導体層４と、第２半導体層６と、カソード５と、第１パッシベーション誘電体層８と、アノードチャネル構造と、フィールドプレートチャネル構造と、アノード９とを備える。
基板１の材料は、窒化ガリウム、シリコン、サファイア、窒化ケイ素、窒化アルミニウム、ＳＯＩ、又はＩＩＩ−Ｖ族窒化物のエピタキシャル成長可能な他の基板材料であってもよい。
基板１上には、核形成層２、バッファ層３、第１半導体層４及び第２半導体層６が順に成長する。第１半導体層４のバンドギャップは、第２半導体層６のバンドギャップより小さい。核形成層２の材料は、窒化アルミニウム又は窒化ガリウムであってもよい。バッファ層３の材料は、AlGaN組成傾斜層又は超格子材料であってもよい。第１半導体層４の材料は、窒化ガリウムであってもよい。第２半導体層６の材料は、窒化アルミニウムガリウムであってもよい。第１半導体層４と第２半導体層６との界面に二次元電子ガス７を形成する。
第２半導体層６上には、カソード５を形成する。カソード５の材料は、金属である。カソード５及び第２半導体層６は、オーミック接触を形成する。
カソード５の間に位置する第２半導体層６上には、第１パッシベーション誘電体層８を成膜する。当該第１パッシベーション誘電体層８は、窒化アルミニウムガリウムの表面準位による電流コラプス現象を抑制する役割を果たすことができる。当該の第１パッシベーション誘電体層８の材料は、窒化ケイ素、二酸化ケイ素、酸化ケイ素、フッ化物又は酸化アルミニウムのいずれか１種類又は少なくとも２種類の組み合わせであってもよい。
カソード５の間に位置する第１パッシベーション誘電体層８及び第２半導体層６内にアノードチャネル構造を形成する。アノードチャネルとカソード金属との間における第１パッシベーション誘電体層８内にフィールドプレートチャネル構造を形成する。アノードチャネル又はフィールドプレートチャネルを製造するとき、ドライエッチング工程により、縦方向と横方向の異なるエッチング速度を制御して、異なる形状のチャネル構造を形成してもよく、ウエットエッチング工程により形成してもよく、あるいは他の工程により形成してもよい。チャネルの側面と底面との夾角は、直角、鈍角又は鋭角のいずれか１種類又は少なくとも２種類の組み合わせである。チャネルの具体的な寸法は、設計要求によって決定されることができる。アノードチャネル構造の底部は、二次元電子ガス７に達するか又は二次元電子ガス７を通過して第２半導体層６内に延伸する。フィールドプレートチャネル構造の底部は、第２半導体層６の上表面に達するか又は第２半導体層６の上表面を超えて第２半導体層６内に延伸する。
アノードチャネルとフィールドプレートチャネルとの間における第１パッシベーション誘電体層８上、フィールドプレートチャネル上及びフィールドプレートチャネルの縁部に延伸している第１パッシベーション誘電体層８上には、アノード９を形成する。アノード９と、第２半導体層６、二次元電子ガス７及び第１半導体層４とは、ショットキー接触を形成する。アノードチャネル内のアノード金属は、二次元電子ガス７に直接接触することで、当該ショットキー接合のバリア高さ及びバリア幅を減少し、さらに、ダイオードの順方向導通電圧を減少することができる。フィールドプレートチャネル構造は、フィールドプレート金属を二次元電子ガスチャネルにより接近させる。したがって、ショットキー接合とカソードとの導電路を遮断するように、小さいアノードの逆バイアス電圧によりチャネルの下の二次元電子ガスを空乏化させることができる。これによって、金属／二次元電子ガスで形成されたショットキー接合に印加されている逆バイアス電圧を大幅に減少させ、さらに、ショットキー接合が逆バイアスされた時のリーク電流を低減させ、耐圧特性を向上させる。
実際応用中、ショットキーダイオードの電気特性パラメータは、例えば順方向ターンオン電圧、導通抵抗、逆方向耐圧及び逆方向リーク電流は、ショットキーダイオードの応用効果に影響を与える。より良い応用効果を実現するため、ショットキーダイオードは、小さい順方向ターンオン電圧、小さい導通抵抗、高い逆方向耐圧及び小さい逆方向リーク電流の特性を有しなければならない。
図５Ａと図５Ｂは、図１に示された既存技術のショットキーダイオードの逆方向電気特性と本発明の第１実施例によるショットキーダイオードの逆方向電気特性の比較曲線図を示す。
図５Ａでは、破線ａ１が既存技術のショットキーダイオードの逆方向電気特性を示し、実線ｂ１が本発明の第１実施例によるショットキーダイオードの逆方向電気特性を示す。図５Ａに示すように、同じ逆バイアス電圧の条件下で、既存技術のショットキーダイオードの逆バイアス電流に対して、本発明の第１実施例によるショットキーダイオードの逆バイアス電流は顕著に低減される。同じリーク電流レベルを利用してダイオードの耐圧特性を定義する場合、本発明に提案したフィールドプレートチャネル構造を有するショットキーダイオードの耐圧特性は、顕著に向上される。垂直座標の電流単位は絶対単位であり、ａｕはａｂｓｏｌｕｔｅ ｕｎｉｔ（絶対単位）の略語である。図５Ｂでは、破線ａ２が既存技術のショットキーダイオードの順方向電気特性を示し、実線ｂ２が本発明の第１実施例によるショットキーダイオードの順方向電気特性を示す。図５Ｂに示すように、既存技術のショットキーダイオードの順方向電圧と順方向電流との関係と比較すると、本発明の第１実施例によるショットキーダイオードの順方向電圧と順方向電流との関係はほぼ変わらない。つまり、フィールドプレートチャネル構造を用いる場合、ショットキーダイオードの順方向特性への影響は軽微である。垂直座標の電流単位は絶対単位であり、ａｕはａｂｓｏｌｕｔｅ ｕｎｉｔ（絶対単位）の略語である。
上述の電気特性比較によって、本発明の第１実施例によるショットキーダイオードは逆方向リーク電流が小さい利点を有し、同時に順方向ターンオン電圧が低く、導通抵抗が小さい利点を保留することをさらに証明する。
図６Ａと図６Ｂは、アノードに同じ逆バイアス電圧（−２０∨）を印加している場合、本発明の第１実施例によるショットキーダイオードの電子濃度分布及び図１に示された既存技術のショットキーダイオードの電子濃度分布をそれぞれ示す。
図６Ａと図６Ｂに示すように、アノードに同じ逆バイアス電圧（−２０∨）を印加している条件下で、本発明の第１実施例によるショットキーダイオードは、そのアノードフィールドプレート下の第２チャネルに対応するチャネル領域における電子がほぼ空乏化され、二次元電子ガスの濃度が２．４×１０−６／ｃｍ３だけであるが、しかし、既存技術のショットキーダイオードのアノードフィールドプレート下のチャネル領域における電子が空乏化されなく、二次元電子ガスの濃度が１．７×１０１２／ｃｍ３と同じくらい高くなる。
図７Ａと図７Ｂは、アノードに同じ逆バイアス電圧を印加している場合、本発明の第１実施例によるショットキーダイオードの電界分布及び図１に示された既存技術のショットキーダイオードの電界分布をそれぞれ示す。
図７Ａと図７Ｂに示すように、アノードに同じ逆バイアス電圧を印加している条件下で、本発明の第１実施例によるショットキーダイオードのアノードにおける第１チャネル側面の電界強度は２．６×１０６Ｖ／ｃｍであるが、しかし、既存技術のショットキーダイオードのアノードチャネル側面の電界強度は３．１×１０６Ｖ／ｃｍである。既存技術のショットキーダイオードと比較すると、本発明の第１実施例によるショットキーダイオードのアノードにおける第１チャネル側面の電界強度は、既存技術のショットキーダイオードのアノード電界強度の約８３％である。電界熱電子放出及びトンネル効果による逆方向リーク電流の全ては、電界強度に対して指数関数的な関係特性を有する。したがって、逆方向バイアス電圧が低減した条件下の電界強度は、逆方向リーク電流を効果的に減少することができる。
図６Ａと６Ｂのチャネル電子濃度の比較及び図７Ａと７Ｂの電界強度の比較によって、本発明の第１実施例によるショットキーダイオードのアノード構造は、小さい逆バイアス電圧でフィールドプレートの下のフィールドプレートチャネルに対応するチャネル領域の二次元電子ガスを空乏化させて、金属／二次元電子ガスで形成されたショットキー接合に印加されている電界強度を減少させることができることがさらに証明される。
本発明の第１実施例によるショットキーダイオードは、アノードチャネル構造及びフィールドプレートチャネル構造を結合して、順方向導通電圧を効果的に低減し且つ逆方向リーク電流を抑制することができる。アノードチャネルによって、アノードのショットキー金属及び二次元電子ガスチャネルは、直接接触を形成する。このようにして、チャネル構造がない場合に対して、ショットキーのバリア高さ及びバリア幅は、大幅に減少される。したがって、低い順方向導通電圧を取得することができる。フィールドプレートチャネル構造によって、フィールドプレートチャネルの下の二次元電子ガスチャネルは、小さいアノード逆バイアス電圧で空乏化されることができる。したがって、ショットキー接合に印加されている逆バイアス電圧を減少する。つまり、ショットキー接合の逆バイアス電界強度を減少することができ、さらに、電界熱電子放出又はトンネル効果による逆方向リーク電流を減少することで、逆方向リーク電流を減少する効果が実現される。
パッシベーション技術を利用して窒化アルミニウムガリウムの障壁層に所定の厚さである第１パッシベーション誘電体層（１００ｎｍ程度の窒化ケイ素の誘電体層が一般的に使用される）を成膜する。第１パッシベーション誘電体層は、窒化アルミニウムガリウム材料の表面準位の充放電による電流コラプス現象を抑制する役割を主に果たす。カソードの間に位置する半導体構造及び誘電体層において、エッチング技術を利用してアノードチャネル構造及びフィールドプレートチャネル構造を実現する。アノードチャネル構造の底部は、二次元電子ガスに達するか又は二次元電子ガスを通過する。フィールドプレートチャネル構造の底部は、第２半導体層の表面に達するか又は第２半導体層の表面を通過して第２半導体層内に延伸する。
アノード金属を成膜し、アノードチャネル構造においてアノード金属を二次元電子ガスチャネルと直接接触することで、ショットキーのバリア高さ及びバリア幅を減少し、ダイオードの順方向ターンオン電圧を低減する。
フィールドプレートチャネル構造において、アノード金属及び第２半導体層の表面は、ショットキー接触を形成する。フィールドプレートチャネル構造の存在のため、フィールドプレート金属を二次元電子ガスチャネルにより接近させる。したがって、より小さい逆バイアス電圧によって、チャネル領域の下の二次元電子ガスチャネルを空乏化させることができる。これによって、金属／二次元電子ガスで形成されたショットキー接合に印加されている逆バイアス電圧を大幅に減少させ、さらに、当該ショットキー接合が逆バイアスされた時のリーク電流を低減させる。
フィールドプレートは、アノード金属と共に成膜されることができ、延伸してフィールドプレートチャネルとカソードとの間に位置する第１パッシベーション誘電体層の一部を覆う。当該延伸部分は、カソード縁部に隣接するフィールドプレートチャネルの強電界を変調し、この箇所の電界ピークが平準化される。したがって、ピーク電界が減少し、耐圧特性が向上する。
＜第２実施例＞
図８は、本発明の第２実施例によるショットキーダイオードの断面模式図を示す。
図８に示すように、第１実施例との相違は、第２実施例によるショットキーダイオードのフィールドプレートチャネルは、第２半導体層６内に延伸するが、第２半導体層６は超えないことである。第２半導体層がエッチングされて薄厚化された後、その下の二次元電子ガスの濃度を減少させる。それによって、導通抵抗が増大される。エッチング深さが深すぎると、二次元電子ガスの空乏化を引き起こし、ダイオードの順方向導通電圧を増大させる。したがって、フィールドプレートチャネルのエッチング深さを合理的な範囲にとどめるべきである。正常導通可能な二次元電子ガスの濃度を有することを確保するように、一般的に、チャネル底部が二次元電子ガスチャネルから離れる距離を５ｎｍよりも大きくするべきである。
本発明の第１実施例によるショットキーダイオードと比較すると、本発明の第２実施例によるショットキーダイオードは、フィールドプレートを二次元電子ガスチャネルにより接近させる。したがって、より小さい逆バイアス電圧によって、チャネル領域のフィールドプレートの下の二次元電子ガスを空乏化することができる。これによって、金属／二次元電子ガスで形成されたショットキー接合に印加されている逆バイアス電圧がさらに減少され、さらに、当該ショットキー接合が逆バイアスされた時のリーク電流を低減させる。
＜第３実施例＞
図９は、本発明の第３実施例によるショットキーダイオードの断面模式図を示す。
図９に示すように、第１実施例との相違は、第３実施例によるショットキーダイオードは、フィールドプレートチャネル誘電体層１０をさらに備える。
フィールドプレートチャネル誘電体層１０は、パッシベーション誘電体層８上及びフィールドプレートチャネル上に位置する。
本実施例において、フィールドプレートチャネル誘電体層１０の材料は、窒化ケイ素、二酸化ケイ素、酸化窒化ケイ素又は酸化アルミニウムのいずれか１種類又は少なくとも２種類の組み合わせであってもよい。
本発明の第１実施例によるショットキーダイオードと比較すると、本発明の第３実施例によるショットキーダイオードのアノード構造は、フィールドプレートチャネルとアノードとの間にフィールドプレートチャネル誘電体層を追加する。これによって、逆バイアス電圧でフィールドプレートチャネル領域のショットキー接合に流れるリーク電流をさらに減少することができる。
＜第４実施例＞
図１０は、本発明の第４実施例によるショットキーダイオードの断面模式図を示す。
図１０に示すように、第３実施例との相違は、第４実施例によるショットキーダイオードにおけるフィールドプレートチャネル構造は、チャネルのエッチング工程において、ドライエッチング工程を利用して、エッチング時間を制御し、フィールドプレートチャネル誘電体層を形成するようにパッシベーション誘電体層の一部を残すことである。
本発明の第２実施例によるショットキーダイオードと比較すると、本発明の第４実施例によるショットキーダイオードのアノード構造は、フィールドプレートチャネル誘電体層の成膜ステップを簡略化する。
＜第５実施例＞
図１１は、本発明の第５実施例によるショットキーダイオードの断面模式図を示す。
図１１に示すように、第１実施例との相違は、本発明の第５実施例によるショットキーダイオードの半導体構造において、第１半導体層４の下にバック障壁層１１が介在されることである。
バック障壁層１１は、材料が窒化アルミニウムガリウムであり、アルミニウム成分の含有量が５〜１５％であってもよい。バック障壁層のアルミニウム成分の含有量は、第２半導体層のアルミニウム成分の含有量よりも少ない。
窒化ガリウムと比較すると、窒化アルミニウムガリウムは、より大きいバンドギャップを有する。バック障壁層の増加は、第１半導体層における二次元電子ガスチャネルをよりよく制限する役割を果たすことができる。印加されている逆バイアス電圧によって、電子は、アノードからバッファ層を経由してカソードに漏れて、ショットキーダイオードの逆方向リーク電流を増大させる。アルミニウム成分の含有量が低い窒化アルミニウムガリウムのバック障壁層を増加することで、電子がバッファ層に流れることを制限することができ、バッファ層を経由して漏らされる逆方向リーク電流を低減させる。
本発明の第１実施例によるショットキーダイオードと比較すると、本発明の第５実施例によるショットキーダイオードの半導体構造において、アルミニウム成分の含有量が低いバック障壁層が追加され、バッファ層に流れる逆方向リーク電流を抑制する役割を果たす。
＜第６実施例＞
図１２は、本発明の第６実施例によるショットキーダイオードの断面模式図を示す。
図１２に示すように、第１実施例との相違は、本発明の第６実施例によるショットキーダイオードの第２半導体層は、第１障壁層６ａ及び第２障壁層６ｂからなる。
第１障壁層６ａは、材料が窒化アルミニウムガリウムであってもよく、アルミニウム成分の含有量が１０〜１５％であってもよく、厚さが５〜１５ｎｍであってもよい。第２障壁層６ｂは、材料が窒化アルミニウムガリウムであってもよい。第２障壁層６ｂのアルミニウム成分の含有量は、第１障壁層６ａよりも高いであり、２５〜４５％であってもよい。第２障壁層６ｂの厚さは、１５〜５０ｎｍであってもよい。
フィールドプレートチャネルのエッチング工程を利用して第１パッシベーション誘電体層及びアルミニウム成分の含有量の高い障壁層中にフィールドプレートチャネルを形成する。チャネルの底部は、第１障壁層の表面に達するか第１障壁層の表面を通過する。フィールドプレートチャネルの下の第１障壁層は、アルミニウム成分の含有量が低く、厚さが薄い。したがって、第１実施例と比較すると、フィールドプレートチャネルの下の二次元電子ガスの濃度がより低く、アノードに負バイアス電圧が印加されているとき空乏化され易く、これによって、金属／二次元電子ガスのショットキー接合に印加されている逆バイアス電圧がより低く、さらに、電界熱電子放出及びトンネル効果による逆方向リーク電流を減少する。フィールドプレートチャネルとカソードとの間には、第２障壁層の高いアルミニウム成分の含有量によって、第２障壁層の下の二次元電子ガスは、高い濃度を有することができる。したがって、ショットキーダイオードは、小さい導通抵抗を有し、順方向導通電圧を低減する。
第６実施例によるショットキーダイオードは、第１半導体層の下にバック障壁層を介在することができ、バッファ層に流れる逆方向リーク電流を抑制する役割を果たす。バック障壁層の材料は、窒化アルミニウムガリウムであってもよい。バック障壁層が二次元電子ガスをさらに空乏化させるため、導通抵抗を増大させ、順方向導通電圧を増加させる。したがって、窒化アルミニウムガリウムのアルミニウム成分の含有量を５〜８％に限定するべきである。つまり、バック障壁層のアルミニウム成分の含有量は、第１障壁層のアルミニウム成分の含有量よりも低い。それによって、フィールドプレートチャネルの下の二次元電子ガスが所定濃度を有し、完全に空乏化されないことを保証することができる。当該構造のショットキーダイオードの順方向導通電圧が低いようにする。
＜第７実施例＞
図１３は、本発明の第７実施例によるショットキーダイオードの断面模式図を示す。
図１３に示すように、第６実施例との相違は、本発明の第７実施例によるショットキーダイオードは、阻止層６ｃをさらに備える。
阻止層６ｃは、第１障壁層６ａと第２障壁層６ｂとの間に位置し、阻止層６ｃの材料は、窒化アルミニウムであってもよい。
本発明の第６実施例によるショットキーダイオードと比較すると、本発明の第７実施例によるショットキーダイオードの第２半導体層は、第２障壁層と第１障壁層との間に阻止層が介在される。阻止層の窒化アルミニウムを増加することで、ドライエッチングするとき窒化アルミニウムと窒化アルミニウムガリウムとの間のエッチング選択比が高い。したがって、エッチングされるチャネル界面は、精確な停止位置を有し、ショットキーダイオードのターンオン電圧の均一性を向上させる。
＜第８実施例＞
図１４は、本発明の第８実施例によるショットキーダイオードの断面模式図を示す。
図１４に示すように、第１実施例との相違は、本発明の第８施例によるショットキーダイオードの構造において、第２パッシベーション誘電体層１２と、第２アノードフィールドプレート１３とをさらに備える。
第２パッシベーション誘電体層１２は、アノード９上に成膜される。
第２アノードフィールドプレート１３は、第２パッシベーション誘電体層１２上に成膜され、アノード９に接続される。
本実施例において、第２パッシベーション誘電体層１２の材料は、窒化ケイ素、二酸化ケイ素、酸化窒化ケイ素又は酸化アルミニウムのいずれか１種類又は少なくとも２種類の組み合わせであってもよい。
本発明の第１実施例によるショットキーダイオードと比較すると、本発明の第８実施例によるショットキーダイオード構造において、アノード上に第２パッシベーション誘電体層が成膜され、第２パッシベーション誘電体層上に第２アノードフィールドプレートが成膜され、当該第２アノードフィールドプレートはアノードに接続される。第２アノードフィールドプレートを追加することで、アノードとカソードとの間にアノード縁部のピーク電界をさらに低減し、耐圧特性を向上することができる。
＜第９実施例＞
図１５は、本発明の第９実施例によるショットキーダイオードの断面模式図を示す。
図１５に示すように、第８実施例との相違は、本発明の第９実施例によるショットキーダイオードは、第３パッシベーション誘電体層１４と、第３アノードフィールドプレート１５とをさらに備える。
第３パッシベーション誘電体層１４は、第２パッシベーション誘電体層１２上及び第２アノードフィールドプレート１３上に成膜される。
第３アノードフィールドプレート１５は、第３パッシベーション誘電体層１４に成膜され、第３アノードフィールドプレートは、アノード９及び第２アノードフィールドプレート１３に接続される。
本実施例において、第３パッシベーション誘電体層１４材料は、窒化ケイ素、二酸化ケイ素、酸化窒化ケイ素又は酸化アルミニウムのいずれか１種類又は少なくとも２種類の組み合わせであってもよい。
本発明の第８実施例によるショットキーダイオードと比較すると、本発明の第９実施例によるショットキーダイオード構造において、第３パッシベーション誘電体層及び第３アノードフィールドプレートは、第２パッシベーション誘電体層及び第２アノードフィールドプレート上に成膜され、当該第３アノードフィールドプレートはアノードに接続される。第３アノードフィールドプレートを追加することで、第８実施例に基づいて、ノードとカソードとの間にアノード縁部のピーク電界をさらに低減し、耐圧特性を向上することができる。
＜第１０実施例＞
図１６は、本発明の第１０実施例によるショットキーダイオードの断面模式図を示す。
図１６に示すように、第１実施例との相違は、本発明の第１０実施例によるショットキーダイオードの構造において、第１半導体層４は第２半導体層６の上表面に成膜され、カソード５及び第１半導体層４の表面はオーミック接触を形成し、アノード９及び第１半導体層４の表面はショットキー接触を形成する。第１半導体層４のバンドギャップは第２半導体層６のバンドギャップよりも小さいので、第１半導体層４及びカソード５はオーミック接触を形成しやすい。本発明の第１実施例によるショットキーダイオードと比較すると、本発明の第１０実施例によるショットキーダイオードは、同様に、小さい逆方向リーク電流及び低い順方向ターンオン電圧の電気特性を実現することができる。
＜第１１実施例＞
図１７は、本発明の第１１実施例によるショットキーダイオードの断面模式図を示す。
図１７に示すように、第１実施例との相違は、本発明の第１１実施例によるショットキーダイオードの構造において、１つのカソードと１つフィールドプレートチャネルを備える。
本発明の第１実施例によるショットキーダイオードと比較すると、本発明の第１１実施例によるショットキーダイオードは、同様に、小さい逆方向リーク電流及び低い順方向ターンオン電圧の利点を有し、同時に当該ダイオードの製造プロセスをより簡単にする。
＜第１２実施例＞
図１８は、本発明の第１２実施例によるショットキーダイオードの製造方法を示す。図１８に示すように、当該方法は、以下のステップを含む。
ステップＳ１において、基板に第１半導体層、第２半導体層及び第１パッシベーション誘電体層を順に成膜し、第１半導体層と第２半導体層との界面に二次元電子ガスを形成する。
ステップＳ２において、第２半導体層上にカソードを形成する。
ステップＳ３において、カソードの間における第１パッシベーション誘電体層及び第２半導体層内にアノードチャネルを形成し、アノードチャネルの底部は、前記二次元電子ガスの位置する領域に延伸するか、又は前記二次元電子ガスの位置する領域を通過する。
ステップＳ４において、アノードチャネル及びカソードの間における第１パッシベーション誘電体層内にフィールドプレートチャネルを形成し、フィールドプレートチャネルの底部は、前記第１パッシベーション誘電体層内に位置するか、前記第２半導体層の上表面に延伸するか、前記第２半導体層内に延伸する。
ステップＳ５において、アノードチャネル上に及びフィールドプレートチャネル上に、及びアノードチャネルとフィールドプレートチャネルとの間における第１パッシベーション誘電体層上に、及び／又はフィールドプレートチャネル以外の第１パッシベーション誘電体層上には、アノードを形成する。
ドライエッチング工程及び／又はウエットエッチング工程によって、アノードチャネル又はフィールドプレートチャネルを製造することができる。
以上は、本発明の好ましい実施例及び技術原理に過ぎない。当業者であれば、本発明が以上の具体的な実施例に限定されず、本発明の要旨を逸脱しない範囲において、種々の変形、調整及び変更が可能であることが分かるはずである。したがって、上述の実施例により本発明について詳細に説明したが、本発明は、上述の実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲で、他の均等実施例をさらに含んでもよく、本発明の範囲は以下の特許請求の範囲により規定される。

Claims (16)

  1. ショットキーダイオードであって、
    基板と、第１半導体層と、第２半導体層と、カソードと、第１パッシベーション誘電体層と、アノードチャネルと、フィールドプレートチャネルと、アノードとを備え、
    前記第１半導体層は、前記基板上に位置し、
    前記第２半導体層は、前記第１半導体層上に位置し、前記第１半導体層と前記第２半導体層との界面には、二次元電子ガスを形成し、
    前記カソードは、前記第２半導体層上に位置し、前記カソード及び前記第２半導体層は、オーミック接触を形成し、
    前記第１パッシベーション誘電体層は、前記第２半導体層上に位置し、
    前記アノードチャネルは、前記第１パッシベーション誘電体層及び前記第２半導体層内に位置し、前記アノードチャネルの底部は、前記二次元電子ガスの位置する領域に延伸するか、又は前記二次元電子ガスの位置する領域を通過し、
    前記フィールドプレートチャネルは、前記アノードチャネルと前記カソードとの間における第１パッシベーション誘電体層内に位置し、前記フィールドプレートチャネルの底部は、前記第２半導体層内に延伸し、
    前記フィールドプレートチャネルの底部及び前記二次元電子ガスの間の距離は５ｎｍより大きく、
    前記アノードは、前記アノードチャネル、前記フィールドプレートチャネル、及び前記アノードチャネルと前記フィールドプレートチャネルとの間における第１パッシベーション誘電体層を覆い、前記アノードチャネル内のアノード及び前記第２半導体層は、ショットキー接触を形成し、前記フィールドプレートチャネル及び前記第１パッシベーション誘電体層上のアノードは、アノードフィールドプレートを構成する、ことを特徴とするショットキーダイオード。
  2. フィールドプレートチャネル誘電体層をさらに備え、
    前記フィールドプレートチャネル誘電体層は、前記フィールドプレートチャネル以外の第１パッシベーション誘電体層上、及び前記フィールドプレートチャネル上に位置する、ことを特徴とする請求項１に記載のショットキーダイオード。
  3. 前記アノードは、前記フィールドプレートチャネル以外の第１パッシベーション誘電体層の一部をさらに覆う、ことを特徴とする請求項１に記載のショットキーダイオード。
  4. 前記アノードには、第２パッシベーション誘電体層が成膜され、
    前記第２パッシベーション誘電体層には、第２アノードフィールドプレートが成膜され、
    前記第２アノードフィールドプレートは、前記アノードに電気接続される、ことを特徴とする請求項１に記載のショットキーダイオード。
  5. 前記第２アノードフィールドプレートには、第３パッシベーション誘電体層が成膜され、
    前記第３パッシベーション誘電体層には、第３アノードフィールドプレートが成膜され、
    前記第３アノードフィールドプレートは、前記アノードに電気接続される、ことを特徴とする請求項４に記載のショットキーダイオード。
  6. 前記第２半導体層は、第１障壁層と、第２障壁層とを備える、ことを特徴とする請求項１に記載のショットキーダイオード。
  7. 前記第１障壁層と第２障壁層との間には、阻止層が成膜される、ことを特徴とする請求項６に記載のショットキーダイオード。
  8. 前記第１障壁層及び第２障壁層の材料は、窒化アルミニウムガリウムであり、
    前記第１障壁層のアルミニウム成分の含有量は、１０〜１５％であり、前記第１障壁層の厚さは、５〜１５ｎｍであり、
    前記第２障壁層のアルミニウム成分の含有量は、２０〜４５％であり、前記第２障壁層の厚さは、１５〜５０ｎｍである、ことを特徴とする請求項６に記載のショットキーダイオード。
  9. 前記阻止層の材料は、窒化アルミニウムである、ことを特徴とする請求項７に記載のショットキーダイオード。
  10. 前記アノードチャネルのいずれかの側面と前記アノードチャネルの底部の夾角は、直角、鈍角又は鋭角である、ことを特徴とする請求項１〜９のいずれか１項に記載のショットキーダイオード。
  11. 前記フィールドプレートチャネルのいずれかの側面と前記フィールドプレートチャネルの底部の夾角は、直角、鈍角又は鋭角である、ことを特徴とする請求項１〜９のいずれか１項に記載のショットキーダイオード。
  12. 前記基板と前記第１半導体層の間には、核形成層、バッファ層又はバック障壁層のいずれか１つ又は少なくとも２つの組み合わせを順に成膜される、ことを特徴とする請求項１〜９のいずれか１項に記載のショットキーダイオード。
  13. 前記核形成層の材料は、窒化アルミニウム、窒化ガリウム又は他のＩＩＩ−Ｖ族窒化物であり、
    前記バッファ層の材料は、アンドープの窒化アルミニウム、窒化ガリウム、窒化アルミニウムガリウム又は他のＩＩＩ−Ｖ族窒化物であり、
    前記バック障壁層の材料は、窒化アルミニウムガリウムであり、前記バック障壁層のアルミニウム成分の含有量は、５〜８％である、ことを特徴とする請求項１２に記載のショットキーダイオード。
  14. 前記基板の材料は、炭化ケイ素、シリコン、サファイア、窒化アルミニウム、窒化ガリウム又はＩＩＩ−Ｖ族窒化物を成長できる他の基板材料であり、
    前記第１半導体層の材料は、アンドープの窒化ガリウムであり、
    前記第２半導体層の材料は、窒化アルミニウムガリウム又は他のＩＩＩ−Ｖ族窒化物である、ことを特徴とする請求項１〜９のいずれか１項に記載のショットキーダイオード。
  15. ショットキーダイオードを製造する方法であって、
    基板に第１半導体層、第２半導体層及び第１パッシベーション誘電体層を順に成膜し、前記第１半導体層と前記第２半導体層との界面に二次元電子ガスを形成することと、
    前記第２半導体層上にカソードを形成することと、
    前記カソードの間における第１パッシベーション誘電体層及び第２半導体層内にアノードチャネルを形成し、前記アノードチャネルの底部は、前記二次元電子ガスの位置する領域に延伸するか、又は二次元電子ガスの位置する領域を通過することと、
    前記アノードチャネルと前記カソードとの間における第１パッシベーション誘電体層内にフィールドプレートチャネルを形成し、前記フィールドプレートチャネルの底部は、前記第２半導体層内に延伸することと、
    前記アノードチャネル上及び前記フィールドプレートチャネル上、及び前記アノードチャネルと前記フィールドプレートチャネルとの間における第１パッシベーション誘電体層上、及び／又は前記フィールドプレートチャネル以外の第１パッシベーション誘電体層上に、アノードを形成することと
    を備え、
    前記フィールドプレートチャネルの底部及び前記二次元電子ガスの間の距離は５ｎｍより大きい、ショットキーダイオードの製造方法。
  16. 前記アノードチャネル又はフィールドプレートチャネルは、ドライエッチング工程及び／又はウエットエッチング工程によって製造される、ことを特徴とする請求項１５に記載のショットキーダイオードの製造方法。
JP2017500024A 2014-11-19 2015-06-15 ショットキーダイオード及びその製造方法 Active JP6474881B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410663922.0 2014-11-19
CN201410663922.0A CN104465795B (zh) 2014-11-19 2014-11-19 一种肖特基二极管及其制作方法
PCT/CN2015/081501 WO2016078400A1 (zh) 2014-11-19 2015-06-15 一种肖特基二极管及其制作方法

Publications (2)

Publication Number Publication Date
JP2017524247A JP2017524247A (ja) 2017-08-24
JP6474881B2 true JP6474881B2 (ja) 2019-02-27

Family

ID=52911538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017500024A Active JP6474881B2 (ja) 2014-11-19 2015-06-15 ショットキーダイオード及びその製造方法

Country Status (4)

Country Link
US (2) US9985143B2 (ja)
JP (1) JP6474881B2 (ja)
CN (1) CN104465795B (ja)
WO (1) WO2016078400A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465795B (zh) * 2014-11-19 2017-11-03 苏州捷芯威半导体有限公司 一种肖特基二极管及其制作方法
CN106611776A (zh) * 2015-10-22 2017-05-03 南京励盛半导体科技有限公司 一种n型碳化硅肖特基二极管结构
CN107104040A (zh) * 2016-02-23 2017-08-29 北京大学 氮化镓肖特基二极管的阳极制作方法
JP6558385B2 (ja) * 2017-02-23 2019-08-14 トヨタ自動車株式会社 半導体装置の製造方法
US20180331235A1 (en) * 2017-05-12 2018-11-15 Gpower Semiconductor, Inc. Schottky diode and manufacturing method thereof
TW201911583A (zh) * 2017-07-26 2019-03-16 新唐科技股份有限公司 異質接面蕭特基二極體元件
WO2019155768A1 (ja) * 2018-02-09 2019-08-15 三菱電機株式会社 電力用半導体装置
CN109786453B (zh) * 2018-04-25 2022-05-17 苏州捷芯威半导体有限公司 半导体器件及其制作方法
CN110718589B (zh) * 2018-07-12 2024-04-16 纳姆实验有限责任公司 具有半导体器件的电子电路的异质结构
CN110521005B (zh) * 2018-12-28 2022-03-18 香港应用科技研究院有限公司 碳化硅肖特基二极管及其制作方法
CN111755510B (zh) * 2019-03-26 2024-04-12 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
CN112420850B (zh) * 2019-08-23 2024-04-12 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
CN111370483B (zh) * 2020-02-27 2023-05-26 常熟理工学院 一种具有多场板结构的氮化镓功率器件及其制备方法
CN111477678B (zh) * 2020-04-02 2021-07-09 西安电子科技大学 一种基于叉指结构的横向肖特基二极管及其制备方法
CN111952366A (zh) * 2020-08-19 2020-11-17 深圳方正微电子有限公司 场效应晶体管及其制备方法
EP4365948A1 (en) * 2021-08-03 2024-05-08 Nuvoton Technology Corporation Japan Variable capacitance element
CN115084231B (zh) * 2022-07-19 2023-03-03 浙江大学 一种二极管及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5065595B2 (ja) * 2005-12-28 2012-11-07 株式会社東芝 窒化物系半導体装置
JP4761319B2 (ja) * 2008-02-19 2011-08-31 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
CN101604704B (zh) * 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
JP2010010412A (ja) * 2008-06-27 2010-01-14 Furukawa Electric Co Ltd:The 半導体素子及びその製造方法
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
JP2010219117A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 半導体装置
CN101540343B (zh) * 2009-04-14 2011-08-24 西安电子科技大学 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
JP5589329B2 (ja) * 2009-09-24 2014-09-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
JPWO2011118098A1 (ja) * 2010-03-26 2013-07-04 日本電気株式会社 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP5056883B2 (ja) * 2010-03-26 2012-10-24 サンケン電気株式会社 半導体装置
US8772842B2 (en) * 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8772901B2 (en) * 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Termination structure for gallium nitride schottky diode
JP2013232578A (ja) * 2012-05-01 2013-11-14 Advanced Power Device Research Association ショットキーバリアダイオード
DE102012105162B4 (de) * 2012-06-14 2017-02-02 Infineon Technologies Austria Ag Integriertes Leistungshalbleiterbauelement, Herstellungsverfahren dafür und Chopperschaltung mit integriertem Halbleiterbauelement
KR101927408B1 (ko) * 2012-07-20 2019-03-07 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
JP5777586B2 (ja) * 2012-09-20 2015-09-09 株式会社東芝 半導体装置及びその製造方法
JP2014090037A (ja) * 2012-10-29 2014-05-15 Advanced Power Device Research Association 半導体装置
CN104465795B (zh) * 2014-11-19 2017-11-03 苏州捷芯威半导体有限公司 一种肖特基二极管及其制作方法

Also Published As

Publication number Publication date
US10367101B2 (en) 2019-07-30
JP2017524247A (ja) 2017-08-24
CN104465795B (zh) 2017-11-03
WO2016078400A1 (zh) 2016-05-26
CN104465795A (zh) 2015-03-25
US20180248049A1 (en) 2018-08-30
US20170098719A1 (en) 2017-04-06
US9985143B2 (en) 2018-05-29

Similar Documents

Publication Publication Date Title
JP6474881B2 (ja) ショットキーダイオード及びその製造方法
US11121216B2 (en) III-nitride devices including a graded depleting layer
US9431511B2 (en) Method for producing a semiconductor device comprising a Schottky diode and a high electron mobility transistor
US20170110598A1 (en) Field effect diode and method of manufacturing the same
JP6173661B2 (ja) Ｉｉｉ−窒化物デバイスの製造方法およびｉｉｉ−窒化物デバイス
TWI555199B (zh) 具有場板的半導體元件
JP6066933B2 (ja) 半導体デバイスの電極構造
TWI640095B (zh) 增強型ｉｉｉ族氮化物元件
US8269259B2 (en) Gated AlGaN/GaN heterojunction Schottky device
JP6182029B2 (ja) ショットキーダイオード構造およびその製造方法
CN108028273B (zh) 半导体装置和制造半导体装置的方法
JP4974454B2 (ja) 半導体装置
US9502544B2 (en) Method and system for planar regrowth in GaN electronic devices
EP2955755B1 (en) Nitride high-voltage component and manufacturing method therefor
WO2013020051A1 (en) Method and system for a gan vertical jfet utilizing a regrown channel
CN104332504A (zh) 一种GaN基异质结肖特基二极管器件及其制作方法
JP2016501443A (ja) 一部が凹んだアノードを有するＧａＮ系ショットキーダイオード
US20150311329A1 (en) Field effect transistor
US10985253B2 (en) Semiconductor devices with multiple channels and three-dimensional electrodes
JP2013232578A (ja) ショットキーバリアダイオード
US11515395B2 (en) Gallium nitride power device and manufacturing method thereof
CN112331718B (zh) 一种半导体器件及其制备方法
JP2014017291A (ja) 縦型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180131

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190130

R150 Certificate of patent or registration of utility model

Ref document number: 6474881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250