JP6066933B2 - 半導体デバイスの電極構造 - Google Patents

半導体デバイスの電極構造 Download PDF

Info

Publication number
JP6066933B2
JP6066933B2 JP2013556827A JP2013556827A JP6066933B2 JP 6066933 B2 JP6066933 B2 JP 6066933B2 JP 2013556827 A JP2013556827 A JP 2013556827A JP 2013556827 A JP2013556827 A JP 2013556827A JP 6066933 B2 JP6066933 B2 JP 6066933B2
Authority
JP
Japan
Prior art keywords
iii
layer
electrode
recess
electrode defining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013556827A
Other languages
English (en)
Other versions
JP2014511032A (ja
Inventor
ドラ，ユヴァラジ
Original Assignee
トランスフォーム インコーポレーテッド
トランスフォーム インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トランスフォーム インコーポレーテッド, トランスフォーム インコーポレーテッド filed Critical トランスフォーム インコーポレーテッド
Publication of JP2014511032A publication Critical patent/JP2014511032A/ja
Application granted granted Critical
Publication of JP6066933B2 publication Critical patent/JP6066933B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Description

本発明は、半導体電子デバイスに関し、詳しくは、電極がフィールドプレートに接続されたデバイスに関する。
これまで、例えば、高電圧のＰ−Ｉ−Ｎダイオード、及びパワートランジスタ、例えば、電力ＭＯＳＦＥＴ及び絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistors：ＩＧＢＴ）等の現代のパワー半導体ダイオードは、通常シリコン（Ｓｉ）半導体材料から製造されてきた。より近年になって、炭化シリコン（ＳｉＣ）パワーデバイスも、その優れた特性のために研究されている。大電流を搬送し、高電圧をサポートし、極低レベルのオン抵抗、高電圧デバイス動作及び高速スイッチングを提供する魅力的な候補として、ＩＩＩ族窒化物（ＩＩＩ−Ｎ）半導体デバイスが注目されている。ここで使用するＩＩＩ−Ｎ又はＩＩＩ族窒化物材料、層、デバイス等の用語は、化学式ＡｌｘＩｎｙＧａｚＮで表される化合物半導体材料を含む材料又はデバイスを意味し、ｘ＋ｙ＋ｚは、約１である。
従来のＩＩＩ−Ｎ高電子移動度トランジスタ（electron mobility transistor：ＨＥＭＴ）及びＩＩＩ−Ｎダイオードの実例をそれぞれ図１及び図２に示す。図１に示すＩＩＩ−Ｎ ＨＥＭＴは、基板１０と、例えば、基板上のＧａＮの層であるチャネル層１１と、例えば、チャネル層上のＡｌｘＧａ１−ｘＮの層であるバリア層１２とを含む。チャネル層１１内のチャネル層１１とバリア層１２との間の界面の近傍には、２次元電子ガス（two-dimensional electron gas：２ＤＥＧ）チャネル１９が誘起されている。ソース電極１４及びドレイン電極１５は、２ＤＥＧチャネルとオーミックコンタクトを形成する。ゲート１６は、ゲート領域内、すなわち、ゲート１６の直下の２ＤＥＧの一部を変調する。図２のＩＩＩ−Ｎダイオードは、図１のＩＩＩ−Ｎ ＨＥＭＴと同様のＩＩＩ−Ｎ材料層を含む。但し、図２のＩＩＩ−Ｎダイオードが有しているのは、アノードコンタクト２７及びカソードコンタクト２８の２つのコンタクトのみである。アノードコンタクト２７は、ＩＩＩ−Ｎバリア層１２上に形成され、カソードコンタクト２８は、２ＤＥＧ１９に接触する単一のコンタクトである。アノードコンタクト２７は、ショットキーコンタクトであり、単一のカソードコンタクト２８は、オーミックコンタクトである。図２では、２つのカソードコンタクトがあるように見えるが、実際には、２つのコンタクトが電気的に接続されおり、単一のカソードコンタクト２８を形成している。
ＩＩＩ−Ｎデバイスでは、一般的にフィールドプレートが使用され、これは、デバイスの高フィールド領域に電界を形成し、ピーク電界を減少させ、デバイス降伏電圧を高め、この結果、より高い電圧での動作を実現する。フィールドプレートが使用されている従来のＩＩＩ−Ｎ ＨＥＭＴの具体例を図３に示す。図３のデバイスは、図１のデバイスに含まれている層に加えて、ゲート１６に接続されたフィールドプレート１８と、ＳｉＮ等の層である絶縁層１３とを含む。フィールドプレート１８は、ゲート１６と同じ材料を含んでもよく、同じ材料から形成してもよい。絶縁層１３は、表面パッシベーション層として機能でき、絶縁層１３に隣接するＩＩＩ−Ｎ材料の表面における電圧変動を防止又は抑制する。
傾斜フィールドプレート（slant field plate）は、ＩＩＩ−Ｎデバイスにおけるピーク電界を低減し、降伏電圧を高める点で特に有効であることが知られている。図４は、図３と同様のＩＩＩ−Ｎデバイスであって、傾斜フィールドプレート２４を有するＩＩＩ−Ｎデバイスを示している。このデバイスでは、ゲート１６及び傾斜フィールドプレート２４は、単一の電極２９によって形成されている。絶縁層２３は、ＳｉＮを材料としてもよく、電極２９の形状を少なくとも部分的に画定する凹部を含む。また、電極画定層２３は、電極画定層２３に隣接するＩＩＩ−Ｎ材料の表面における電圧変動を防止又は抑制する表面パッシベーション層としても機能できる。このデバイスのゲート１６及び傾斜フィールドプレート２４は、まず、ＩＩＩ−Ｎバリア層１２の表面全体上に電極画定層２３を堆積させ、ゲート１６を含む領域内で電極画定層２３を介して傾斜側壁２５を含む凹部をエッチングし、最後に少なくとも凹部内及び傾斜側壁２５上に電極２９を堆積させることによって形成できる。ＩＩＩ−Ｎダイオードにおいても、同様の傾斜フィールドプレート構造を形成できる。例えば、図２と同様のＩＩＩ−Ｎダイオードは、アノードコンタクト２７に接続された傾斜フィールドプレートを含むことができる。
例えば図４のフィールドプレート２４等の傾斜フィールドプレートは、図３のフィールドプレート１８等の傾斜部分を含まない従来のフィールドプレートに比べて、より大きな体積に亘ってデバイス内の電界を広げる傾向がある。したがって、傾斜フィールドプレートは、基底にあるデバイスにおけるピーク電界を低減するためにより効果的であり、この結果、より高い動作電圧及び降伏電圧を実現できる。
傾斜フィールドプレートは、多くの用途において望ましいが、再現可能に製造することが困難である。したがって、ピーク電界を適切に抑制できると共に、再現可能に製造できるフィールドプレート構造が望まれている。
一側面においては、ＩＩＩ−Ｎ材料構造の表面上に設けられた厚さを有する電極画定層を備えるＩＩＩ−Ｎ半導体デバイスを開示する。電極画定層は、側壁を有する凹部を有し、側壁は、複数の段を有する。ＩＩＩ−Ｎ材料構造から遠い凹部の一部は、第１の幅を有し、ＩＩＩ−Ｎ材料構造に近い凹部の一部は、第２の幅を有し、第１の幅は、第２の幅より大きい。凹部内には電極が設けられ、電極は、凹部の側壁の上に拡張部分を有する。電極画定層の一部は、拡張部分とＩＩＩ−Ｎ材料構造との間にある。側壁は、ＩＩＩ−Ｎ材料構造の表面に対して約４０°以下の有効角を形成する。
他の側面においては、ＩＩＩ−Ｎ材料構造の表面上に設けられた厚さを有する電極画定層を備えるＩＩＩ−Ｎ半導体デバイスを開示する。電極画定層は、側壁を有する凹部を有し、側壁は、複数の段を有する。ＩＩＩ−Ｎ材料構造から遠い凹部の一部は、第１の幅を有し、ＩＩＩ−Ｎ材料構造に近い凹部の一部は、第２の幅を有し、第１の幅は、第２の幅より大きい。凹部内には電極が設けられ、電極は、凹部の側壁の上に拡張部分を有する。電極画定層の一部は、拡張部分とＩＩＩ−Ｎ材料構造との間にある。側壁の段の少なくとも１つは、ＩＩＩ−Ｎ材料構造の表面に実質的に平行な第１の表面と、傾斜した第２の表面とを有し、第２の表面は、ＩＩＩ−Ｎ材料構造の表面に対して５°〜８５°の角度を形成する。
ここに開示するデバイスは、以下の特徴の１つ以上を含むことができる。ＩＩＩ−Ｎ材料構造は、第１のＩＩＩ−Ｎ材料層と、第２のＩＩＩ−Ｎ材料層と、第１のＩＩＩ−Ｎ材料層及び第２のＩＩＩ−Ｎ材料層の間の組成の相違によって、第２のＩＩＩ−Ｎ材料層に隣接する第１のＩＩＩ−Ｎ材料層内に誘起された２ＤＥＧチャネルとを備えていてもよい。第１のＩＩＩ−Ｎ材料層は、ＧａＮを含んでいてもよい。第２のＩＩＩ−Ｎ材料層は、ＡｌＧａＮ又はＡｌＩｎＧａＮを含んでいてもよい。第１のＩＩＩ−Ｎ材料層と第２のＩＩＩ−Ｎ材料層との間に第３のＩＩＩ−Ｎ材料層を設けてもよい。第３のＩＩＩ−Ｎ材料層は、ＡｌＮを含んでいてもよい。第１のＩＩＩ−Ｎ材料層及び第２のＩＩＩ−Ｎ材料層は、第ＩＩＩ族面又は［０００１］配向、又は第ＩＩＩ族終端半極層であってもよく、第２のＩＩＩ−Ｎ材料層は、第１のＩＩＩ−Ｎ材料層と電極画定層との間にあってもよい。第１のＩＩＩ−Ｎ材料層及び第２のＩＩＩ−Ｎ材料層は、Ｎ面又は［０００１ｂａｒ］配向又は窒素終端半極層であってもよく、第２のＩＩＩ−Ｎ材料層は、第１のＩＩＩ−Ｎ材料層と電極画定層との間にあってもよい。
凹部は、電極画定層の厚さの全体に亘って延びていてもよく、ＩＩＩ−Ｎ材料構造内まで延びていてもよく、２ＤＥＧチャネルを介して延びていてもよい。凹部は、ＩＩＩ−Ｎ材料構造内に少なくとも３０ナノメートル延びていてもよい。凹部は、電極画定層の厚さ方向に部分的に延びていてもよい。電極画定層は、全体的に実質的に一定の組成を有していてもよい。電極画定層は、ＳｉＮｘを含んでいてもよい。電極画定層の厚さは、約０．１μｍ乃至５μｍであってもよい。
ＩＩＩ−Ｎ材料構造と電極画定層との間に誘電性パッシベーション層を設けてもよく、誘電性パッシベーション層は、電極に隣接するＩＩＩ−Ｎ材料の表面に直接的に接触する。誘電性パッシベーション層は、ＳｉＮｘを含んでいてもよい。誘電性パッシベーション層は、電極がＩＩＩ−Ｎ材料構造に直接的に接触しないように、電極とＩＩＩ−Ｎ材料構造との間に設けてもよい。誘電性パッシベーション層と電極画定層との間に更なる絶縁層を設けてもよい。更なる絶縁層は、ＡｌＮを含んでいてもよい。更なる絶縁層の厚さは、約２０ナノメートル未満であってもよい。
電極の拡張部分は、フィールドプレートとして機能してもよい。電極は、アノードであってもよく、デバイスは、ダイオードであってもよい。電極は、ゲートであってもよく、デバイスは、トランジスタであってもよい。デバイスは、エンハンスメントモードデバイスであってもよく、デプレションモードデバイスであってもよく、高電圧デバイスであってもよい。有効角は、約２０°以下であってもよく、デバイスの降伏電圧は、約１００Ｖ以上であってもよい。有効角は、約１０°以下であってもよく、デバイスの降伏電圧は、３００Ｖ以上であってもよい。
段の少なくとも１つは、ＩＩＩ−Ｎ材料構造の表面に実質的に平行な第１の表面と、ＩＩＩ−Ｎ材料構造の表面に実質的に垂直な第２の表面とを有していてもよい。段の少なくとも１つは、ＩＩＩ−Ｎ材料構造の表面に実質的に平行な第１の表面と、傾斜した第２の表面とを有し、第２の表面は、ＩＩＩ−Ｎ材料構造の表面に対して、５°乃至８５°の角度を形成してもよい。拡張部分は、側壁に直接的に接触してもよい。
他の側面では、ＩＩＩ−Ｎデバイスを製造する方法を開示し、この方法は、ＩＩＩ−Ｎ材料構造の表面上に厚さを有する電極画定層を形成するステップと、電極画定層上に幅を有する開口を含むマスク層をパターン化するステップとを有する。方法は、更に、電極画定層をエッチングして、複数の段を含む側壁を有する凹部を形成するステップを有する。ＩＩＩ−Ｎ材料構造から遠い凹部の一部は、第１の幅を有し、ＩＩＩ−Ｎ材料構造に近い凹部の一部は、第２の幅を有し、第１の幅は、第２の幅より大きい。この方法は、更に、マスク層を除去するステップと、凹部内に、側壁上に拡張部分を有する電極を形成するステップを有する。電極画定層の一部は、拡張部分とＩＩＩ−Ｎ材料構造の間にある。エッチングステップは、第１の処理及び第２の処理を含み、第１の処理は、電極画定層の一部を除去し、第２の処理は、マスク層を完全には除去することなく、マスク層の一部を除去する第２の処理によって、マスク層の開口の幅が広がる。
ここに開示する方法は、以下の１つ以上の特徴を含むことができる。第２の処理は、第１の処理が実行された後に再度実行してもよい。第２の処理は、第１の処理が再度実行された後に再度実行してもよい。マスク層は、ホトレジストを含んでいてもよく、エッチングステップを実行する前に、マスク層内のホトレジストを再分布させてもよい。ホトレジストを再分布させるステップは、ホトレジストを熱アニール処理するステップを含んでいてもよい。ホトレジストの再分布によって、マスク層は、開口に隣接した傾斜側壁を有することができる。エッチングステップによって、電極画定層の厚さの全体の亘って延びる凹部を形成してもよい。エッチングステップは、第１のエッチングステップであってもよく、方法は、ＩＩＩ−Ｎ材料構造内に延びる凹部を形成する第２のエッチングステップを更に有していてもよい。
デバイスは、電極画定層とＩＩＩ−Ｎ材料構造との間に厚さを有する更なる誘電体層を含んでいてもよい。エッチングステップによって、更なる誘電体層の厚さの全体に亘って延びる凹部を形成してもよい。電極は、アノードであってもよく、ＩＩＩ−Ｎデバイスは、ダイオードであってもよい電極は、ゲートであってもよく、デバイスは、トランジスタであってもよい。エッチングステップによって、ＩＩＩ−Ｎ材料構造の表面に対して約４０°以下の有効角を形成する側壁を形成してもよい。エッチングステップによって、側壁の少なくとも１つの段がＩＩＩ−Ｎ材料構造の表面に実質的に平行な第１の表面と、傾斜した第２の表面とを有するように形成してもよく、第２の表面は、ＩＩＩ−Ｎ材料構造の表面に対して５°〜８５°の角度を形成してもよい。
再現可能に製造でき、低い漏洩で高い電圧をサポートでき、同時に低いオン抵抗及び高い降伏電圧を示すＩＩＩ−Ｎデバイスを開示する。このデバイスを製造する方法についても開示する。ここに開示するＩＩＩ−Ｎデバイスは、トランジスタ又はダイオードであってもよく、高電圧用途に適する高電圧デバイスであってもよい。本発明の１つ以上の具体例の詳細は、添付の図面及び以下の説明に記されている。本発明の他の特徴及び利点は、明細書、図面及び特許請求の範囲によって明らかとなる。
従来のＩＩＩ−Ｎ ＨＥＭＴデバイスの断面図である。 従来のＩＩＩ−Ｎダイオードの断面図である。 従来のＩＩＩ−Ｎ ＨＥＭＴデバイスの断面図である。 従来のＩＩＩ−Ｎ ＨＥＭＴデバイスの断面図である。 ＩＩＩ−Ｎダイオードの１つの具体例の断面図である。 ＩＩＩ−Ｎダイオードの電極レイアウトの平面図である。 ＩＩＩ−Ｎダイオードの他の具体例の断面図である。 ＩＩＩ−Ｎ ＨＥＭＴデバイスの１つの具体例の断面図である。 ＩＩＩ−Ｎダイオードの他の具体例の断面図である。 ＩＩＩ−Ｎ ＨＥＭＴデバイスの他の具体例の断面図である。 図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。 図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。 図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。 図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。 図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。 図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。 図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。 図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。 図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。 図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。
各図面において、同様の符号は、同様の要素を示している。
ＩＩＩ−Ｎヘテロ構造に基づくデバイスを開示する。このデバイスの電極は、デバイスを再現可能に製造でき、低い漏洩で高い電圧をサポートでき、同時に低いオン抵抗を示すことができるように設計されている。また、このデバイスを製造する方法についても開示する。ここに説明するＩＩＩ−Ｎデバイスは、例えば、トランジスタ又はダイオードであってもよく、高電圧用途に適する高電圧デバイスであってもよい。このような高電圧ダイオードでは、ダイオードが逆バイアスされると、ダイオードは、少なくとも、その用途において使用されている高電圧以下の全ての電圧をサポートし、この電圧は、例えば、１００Ｖ、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ又はこれ以上であってもよい。ダイオードは、順バイアスされると、低いオン電圧で実質的な電流を流すことができる。許容可能な最大のオン電圧は、ダイオードが使用されている用途においてサポートされている最大電圧である。高電圧トランジスタのバイアスがオフにされると（すなわち、ソースに対するゲートの電圧がトランジスタ閾値電圧より低くなると）、高電圧トランジスタは、少なくとも使用される用途の高電圧以下の全てのソースドレイン電圧をサポートできる。高電圧トランジスタのバイアスがオンになると（すなわち、ソースに対するゲートの電圧がトランジスタ閾値電圧より高くなると）、高電圧トランジスタは、低いオン電圧で実質的な電流を流すことができる。許容可能な最大のオン電圧は、トランジスタが使用されている用途においてサポートされている最大電圧である。
図４に示すように、所与の厚さの電極画定層２３について、傾斜フィールドプレート２４を設けたことによって広がる電界の領域の水平方向の長さは、主に、基底にあるＩＩＩ−Ｎ材料構造の表面２８に対してフィールドプレートが形成する角度２６によって決まる。角度２６が小さい程、電界が広がり、対応するデバイスの動作電圧及び降伏電圧が大きくなる。例えば、厚さ約０．８５μｍの電極画定層２３を有するＩＩＩ−Ｎデバイスでは、信頼できる５０Ｖ又は１００Ｖ動作のためには、約４０°以下の角度が必要となることがあり、信頼できる３００Ｖ又は６００Ｖ動作のためには、約１０°以下の角度が必要となることがある。しかしながら、このような小さな角度２６で傾斜フィールドプレート２４を再現可能に製造することは、困難な場合がある。大規模生産のためには、これに相当するデバイス動作電圧及び降伏電圧を達成しながら、再現可能な製造を実現するフィールドプレート構造が必要である。
図５〜図１０に示すように、ここに開示するＩＩＩ−Ｎデバイスは、それぞれがＩＩＩ−Ｎ材料構造上に電極画定層を有するトランジスタ及びダイオードである。電極画定層は、凹部を含み、この凹部内に電極が設けられる。凹部の頂部の幅は、凹部の底部の幅より大きい。電極は、電極画定層の一部の上に配設され、フィールドプレートとして機能する拡張部分を含む。電極は、電極画定領域内の凹部内にコンフォーマルに堆積され、拡張部分は、凹部の側壁上に設けられる。したがって拡張部分のプロファイルは、少なくとも部分的に、側壁のプロファイルによって決定される。電極の拡張部分の下の凹部の側壁は、複数の段（steps）を含む。側壁は、基底にあるＩＩＩ−Ｎ材料構造の最上位の表面に対して、有効角（effective angle）を形成する。有効角は、デバイスが使用される回路用途による要求に応じて、デバイスの高電圧動作が実現されるように十分小さくすることができる。
図５に示すように、ＩＩＩ−Ｎダイオードは、基板１０と、基板の上の第１のＩＩＩ−Ｎ層１１と、第１のＩＩＩ−Ｎ層上の第２のＩＩＩ−Ｎ層１２とを備える。ＩＩＩ−Ｎ層１１、１２は、互いに異なる組成を有し、これらの組成は、第１のＩＩＩ−Ｎ層１１と第２のＩＩＩ−Ｎ層１２との間の界面近傍で、第１のＩＩＩ−Ｎ層１１内に（破線で示される）２次元電子ガス（two-dimensional electron gas：２ＤＥＧ）１９、すなわち、導電チャネルが誘起されるように選択される。
第２のＩＩＩ−Ｎ層１２上には、電極画定層３３が形成され、この電極画定層３３は、電極画定層３３の厚さの全体に亘る凹部を有し、アノードコンタクト３９がこの凹部内に形成される。電極画定層３３の厚さは、通常、約０．１μｍ〜５μｍ、例えば、約０．８５μｍである。電極画定層３３は、全体に亘って実質的に均一な組成を有していてもよい。電極画定層３３は、ＳｉＮｘ等の絶縁体から形成される。凹部内に形成されたアノードコンタクト３９は、デバイスの領域４１において、第２のＩＩＩ−Ｎ層１２の上面に接触する。アノードコンタクト３９は、電極画定層３３の一部を覆い、フィールドプレートとして機能する拡張部分３４を有する。アノードコンタクト３９は、電極画定層３３の凹部内にコンフォーマルに堆積され、拡張部分３４が凹部の側壁４３を覆い、側壁４３は、電極画定層３３の領域４１に最も近い部分（すなわち、点４４）から、電極画定層３３が実質的に平坦になる部分を僅かに超える電極画定層３３の頂部の点４５までの全体に亘って広がっている。したがって拡張部分のプロファイルは、少なくとも部分的に、側壁４３のプロファイルによって決定される。アノードコンタクト３９の少なくとも一部に近接して、２ＤＥＧ１９に接触する単一のカソードコンタクト２８が形成されている。アノードコンタクト３９は、ショットキーコンタクトであり、単一のカソードコンタクト２８は、オーミックコンタクトである。
ここで用いる「単一のカソードコンタクト」という用語は、カソードとして機能する単一の金属コンタクト、又はカソードとして機能し、電気的に接続されて、デバイス動作の間に各コンタクトの電位が略々同じになり、若しくは同じになることが意図された複数のコンタクトを意味する。図５の断面図では、２つのカソードコンタクトがあるように見えるが、実際には、２つのコンタクトが電気的に接続されおり、単一のカソードコンタクト２８を形成している。これは、図５のダイオードの平面図である図６に明確に示されている。ここで用いる２つ以上のコンタクト又は他の要素が「電気的に接続される」という表現は、これらが十分な導電性を有する材料で接続されて、動作中は常に、これらのコンタクト又は他の要素のそれぞれの電位が略々同じになり、若しくは同じになることが意図されることが保証されていることを意味する。
図６は、図５のデバイスで用いることができる電極構造の平面図（上面図）であり、この電極構造は、図６の上部に示すカソードコンタクトパッド及び図６の下部に示すアノードコンタクトパッドに接続されたカソードコンタクト２８及びアノードコンタクト３９の交互の「フィンガ」を有する。図５の断面図は、単一のアノードフィンガ及び２つのカソードフィンガのみを示しているが、図６に示すように、更なるカソードフィンガ及びアノードフィンガを追加することができる。
図５に戻って説明すると、ダイオードは、オプションとして、少なくともアノードコンタクト３９とカソードコンタクト２８との間でＩＩＩ−Ｎ材料表面に接触するパッシベーション層２２と、パッシベーション層２２と電極画定層３３との間の更なる誘電体層２１とを備えていてもよい。また、デバイスは、例えば、第１のＩＩＩ−Ｎ層１１と基板１０との間のＩＩＩ−Ｎバッファ層、又は第１のＩＩＩ−Ｎ層１１と第２のＩＩＩ−Ｎ層１２との間のＡｌＮ等のＩＩＩ−Ｎ層等の更なるＩＩＩ−Ｎ層（図示せず）を含むことができる。
図５のダイオードは、以下のように動作する。アノードコンタクト３９における電圧がカソードコンタクト２８における電圧より低くなり、アノードコンタクト３９とＩＩＩ−Ｎ層１２との間のショットキーコンタクトが逆バイアスされると、ダイオードは、オフ状態になり、アノードとカソードとの間には、僅かな逆バイアス電流のみが流れる。理想的には、逆バイアス電流は、可能な限り小さいことが望ましい。アノードコンタクト３９における電圧がカソードコンタクト２８における電圧より高くなると、アノードコンタクト３９とＩＩＩ−Ｎ層１２との間のショットキーコンタクトが順バイアスされ、ダイオードは、オン状態になる。この状態では、実質的な電流が、カソードコンタクト２８から、主に２ＤＥＧ１９を介して、続いて順バイアスされたショットキーコンタクトを介して、アノードコンタクト３９に流れる。順方向バイアス電流フローの少なくとも９９％は、ショットキーバリア及び２ＤＥＧチャネルを介してアノードからカソードに流れる。他の経路を介して、例えば、デバイスの表面に沿って、少量の漏れ電流が流れることもある。
上述したように、ＩＩＩ−Ｎ層１１、１２は、互いに異なる組成を有する。この組成は、第２のＩＩＩ−Ｎ層１２が第１のＩＩＩ−Ｎ層１１より大きいバンドギャップを有し、２ＤＥＧ１９の形成に寄与するように選択される。ＩＩＩ−Ｎ層１１、１２が非極性（non-polar）配向又は半極性（semi-polar）配向に配向されたＩＩＩ−Ｎ材料から構成されている場合、２ＤＥＧ１９を誘起するために、第２の半導体層１２の全部又は一部にｎ型不純物をドーピングする必要がある場合がある。ＩＩＩ−Ｎ層１１、１２が［０００１］（すなわち、第ＩＩＩ族面）配向等の極性方向（polar direction）に配向されている場合、２ＤＥＧ１９は、何れのＩＩＩ−Ｎ層にもドーピングを行う必要なく、分極場によって誘起することができるが、第２のＩＩＩ−Ｎ層１２の全部又は一部にｎ型不純物をドーピングすることによって、２ＤＥＧシート電荷密度（sheet charge concentration）を高めることができる。２ＤＥＧシート電荷密度を高めることは、ダイオードのオン抵抗を低くする点で有益であるが、これによって、逆バイアス降伏電圧も低くなってしまうことがある。したがって、２ＤＥＧシート電荷密度は、ダイオードが使用される用途に適する値に最適化することが好ましい。
層１１、１２には、ＩＩＩ−Ｎ材料を使用することができ、層の組成は、層１１、１２の要求を満たすように選択される。例えば、ＩＩＩ−Ｎ層１１は、ＧａＮであってもよく、ＩＩＩ−Ｎ層１２は、ＡｌＧａＮ又はＡｌＩｎＧａＮであってもよく、層１２には、ｎ形不純物をドーピングしてもよく、又は有意な濃度のドーピング不純物を含まなくてもよい。層１２がドーピングされない場合、２ＤＥＧは、層１１、１２間の分極場の差から誘起される。また、上述したダイオードのためのＩＩＩ−Ｎ材料構成は、例えば、図１、図３及び図４に示すようなＩＩＩ−Ｎ ＨＥＭＴデバイスにおいても用いることができる。したがって、ここに開示するダイオードは、単一のチップ上でＩＩＩ−Ｎ ＨＥＭＴデバイスと統合でき、これによって、製造工程を簡素化し、ダイオード及びＨＥＭＴの両方を必要とする回路のコストを削減することができる。
基板１０は、その上にＩＩＩ−Ｎ層１１、１２を形成できる適切な如何なる基板であってもよく、例えば、炭化シリコン（ＳｉＣ）、シリコン、サファイア、ＧａＮ、ＡｌＮ又は他のその上にＩＩＩ−Ｎデバイスを形成できる如何なる適切な基板であってもよい。幾つかの具体例では、層１１及び層１２における材料欠陥を最小化するために、基板１０と半導体層１１の間にＩＩＩ−Ｎバッファ層（図示せず）、例えば、ＡｌＧａＮ又はＡｌＮの層が設けられる。
図５のダイオードは、オプションとして、パッシベーション層２２及び更なる誘電体層２１を含む。第２のＩＩＩ−Ｎ層１２上にＳｉＮｘ等の絶縁性誘電体材料から形成されるパッシベーション層２２は、デバイスの最上位のＩＩＩ−Ｎ表面の有効なパッシベーションを維持する。ここで使用する「パッシベーション層」という用語は、半導体デバイス内の半導体層の表面に成長又は堆積されて、デバイス動作の間、表面における電圧変動を防止又は抑制でき、これによって分散（dispersion）を防止又は抑制することができるあらゆる層又は層の組合せを指す。例えば、パッシベーション層は、最上位のＩＩＩ−Ｎ表面における表面／界面準位の形成を防止又は抑制することができ、又はデバイス動作の間、表面／界面準位が電荷をトラップしてしまうことを防止又は抑制できる。パッシベーション層２２と電極画定層３３との間にオプションとして設けられる更なる誘電体層２１は、エッチング停止層として機能することによってデバイス製造を容易にする。更なる誘電体層２１は、電極画定層３３の材料をエッチングできるが、更なる誘電体層２１の材料を実質的にエッチングしない化学エッチングが存在する材料から形成できる。更に、アノードコンタクト３９は、基底にあるＩＩＩ−Ｎ材料に接触しているので、電極画定層３３の凹部は、更なる誘電体層２１及びパッシベーション層２２を完全に貫通して延びている。幾つかの具体例では、パッシベーション層２２及び更なる誘電体層２１は、省略され、電極画定層３３がデバイスの最上位のＩＩＩ−Ｎ表面の有効なパッシベーションを維持する。
分散（dispersion）とは、デバイスがＲＦ又はスイッチング条件で動作しているときと、デバイスがＤＣ条件で動作しているときとを比較して観測される電流電圧（Ｉ−Ｖ）特性における差を意味する。ＩＩＩ−Ｎデバイスでは、例えば、最上位のＩＩＩ−Ｎ表面における電圧フリッカによって分散等の作用が生じることが多く、この結果、デバイス動作の間に表面準位がチャージされる。例えば、層２２等のパッシベーション層は、最上位のＩＩＩ−Ｎ表面において電圧フリッカを防止又は抑圧することによって、分散を防止又は抑制する。
図５のダイオードでは、パッシベーション層２２が設けられる場合、電極画定層３３は、パッシベーション層２２と連携して、デバイスの最上位のＩＩＩ−Ｎ表面の有効なパッシベーションを維持する。パッシベーション層２２と電極画定層３３との間に、例えば、ＡｌＮ等の更なる誘電体層２１を設ける場合、最上位のＩＩＩ−Ｎ表面の有効なパッシベーションを維持するために、更なる誘電体層２１は、十分薄く例えば、約２０ｎｍ以下、約１０ｎｍ以下、又は約５ｎｍ以下に形成する必要がある場合がある。更なる誘電体層２１が厚すぎる、例えば、約２０ｎｍより厚い場合、パッシベーション層２２、３３の効果が低下することがある。
ＩＩＩ−Ｎ層１２の表面上に形成されるアノードコンタクト３９の一部３５は、層１２へのショットキーコンタクトを形成する。カソードコンタクト２８は、オーミック領域４９で２ＤＥＧ１９に接触し、実質的にオーミックコンタクトを形成する。カソードコンタクト２８は、複数の手法で２ＤＥＧ１９に接触することができる。例えば、層１２の表面上のオーミックコンタクト領域４９内に金属又は金属の組合せを堆積させ、熱アニール処理を行い、この結果、堆積した金属が基底にある半導体材料と共に金属合金を形成してもよい。２ＤＥＧに接触することができる他の手法では、以下に限定されるものではないが、オーミック領域４９にｎ型ドーパントのイオン打ち込みを行い、続いて、この領域の上に金属を堆積させ、又はオーミックコンタクト領域４９内の材料をエッチング除去し、ｎ型材料を再成長させ、続いて、この領域上に金属を堆積させる。アノードコンタクト３９及びカソードコンタクト２８は、任意の形状を有することができるが、この形状は、理想的には、所定の順電流のために必要とされるデバイス面積を最小化するために、最適化される。
側壁４３（したがって、アノードコンタクト３９の拡張部分３４）は、複数の段４６を有する。図５では、３つの段４６が設けられている。最上段の水平方向の幅は、構造内の他の段の平均幅になるように画定される。これに応じて、カソードコンタクト２８に最も近い側壁４３の端部（すなわち、点４５の位置）が最上段の端部となるように画定される。側壁４３は、点４４から点４５を通る破線４７の傾斜に等しい有効な傾斜を有する。このように、側壁４３は、基底にあるＩＩＩ−Ｎ材料構造の最上位の表面に対して有効角３６を形成する。
所与の厚さの電極画定層３３について、有効角３６が小さい程、基底にあるデバイスにおけるピーク電界が小さくなる傾向がある。したがって、有効角３６が小さい程、降伏電圧が大きく、高い動作電圧における信頼性が向上したデバイスが実現される傾向がある。例えば、５０Ｖ又は１００Ｖの逆バイアスで動作するように設計されたデバイスでは、有効角３６を約４０°以下にする必要がある場合がある。約２００Ｖの逆バイアスで動作するように設計されたデバイスでは、有効角３６を約２０°以下にする必要がある場合があり、３００Ｖ又は６００Ｖの逆バイアスで動作するように設計されたデバイスでは、有効角３６を約１０°以下にする必要がある場合がある。特に、電極画定層３３がより厚く形成される程、約４０°以下の角度を有する傾斜フィールドプレート構造（slant field plate structure）は、再現可能に製造することが困難な傾向があるが、例えば、図５に示すような段状フィールドプレート構造（stepped field plate structure）は、有効角が約４０°以下であっても、より容易に、再現可能に製造できる。
図５に示すように、各段４６は、２つの表面を有する（段は、更に多くの表面を有していてもよい）。段４６の第１の表面は、ＩＩＩ−Ｎ材料構造の最上位の表面に実質的に平行であり、第２の表面は、ＩＩＩ−Ｎ材料構造の最上位の表面に対してある角度を有する。段４６の第２の表面は、ＩＩＩ−Ｎ材料構造の最上位の表面に実質的に垂直であってもよく、又は第２の表面は、例えば、ＩＩＩ−Ｎ材料構造の最上位の表面に対して、約５°から８５°の間の角度を形成してもよい。第２の表面がＩＩＩ−Ｎ材料構造の最上位の表面に対して実質的に垂直である段４６を形成する方が簡単ではあるが、第２の表面の傾斜によって、基底にあるデバイスのピーク電界が更に低下し、ＩＩＩ−Ｎ材料構造の最上位の表面に対する側壁４３の有効角３６がより小さくなるため、傾斜した第２の表面を形成する方が望ましい。
他の具体例を図７に示す。図７のダイオードは、図５のダイオードと同様であるが、電極画定層３３の凹部は、更にＩＩＩ−Ｎ材料内まで延びている。この図に示すように、凹部の底部において、アノードコンタクト３９が第１のＩＩＩ−Ｎ層１１と直接的に接触するように、凹部は、少なくとも、２ＤＥＧ１９を介して延びている。更に、図７のアノードコンタクト３９を含む凹部の深さ（すなわち、２ＤＥＧ１９より下の深さ）によって、デバイスの順動作電圧Ｖｏｎ及びこれに対応して、逆バイアス電流Ｉｒｅｖｅｒｓｅのシフトを制御又は変更できることが見出された。アパーチャの深さを変更することによって、アノードコンタクト３９上の電位によって変調される２ＤＥＧ１９の一部の近傍のＩＩＩ−Ｎ材料における電界プロファイルが変化する。凹部をより深くすると、従来のフィールドプレートと同様に、２ＤＥＧ１９の近くの領域内のピーク電界が低下し、この結果、順動作電圧Ｖｏｎが高く、逆バイアス電流Ｉｒｅｖｅｒｓｅが低く、及び／又は逆降伏電圧が高いデバイスが得られる。
図５及び図７に示すダイオードと同様の段状フィールドプレート構造を用いて高電圧動作を実現すると共に、製造手順が簡単で再現可能であるＩＩＩ−Ｎ ＨＥＭＴトランジスタを図８に示す。図５及び図７のダイオードと同様に、図８のＩＩＩ−Ｎ ＨＥＭＴは、基板１０と、基板上の第１のＩＩＩ−Ｎ層１１と、第１のＩＩＩ−Ｎ層上の第２のＩＩＩ−Ｎ層１２とを備える。ＩＩＩ−Ｎ層１１、１２は、互いに異なる組成を有し、これらの組成は、第１のＩＩＩ−Ｎ層１１内の第１のＩＩＩ−Ｎ層１１と第２のＩＩＩ−Ｎ層１２との間の界面近傍（破線で示される）に２次元電子ガス（two-dimensional electron gas：２ＤＥＧ）１９、すなわち、導電チャネルが誘起されるように選択される。第２のＩＩＩ−Ｎ層上には、電極画定層３３が形成され、電極画定層３３は、電極画定層３３の厚さの全体に亘る凹部を有する。電極画定層３３の厚さは、通常、約０．１μｍ〜５μｍ、例えば、約０．８５μｍである。電極画定層３３は、全体に亘って実質的に均一な組成を有していてもよい。電極画定層３３は、ＳｉＮｘ等の絶縁体から形成される。
凹部には、ゲート５９が形成される。ゲート５９は、デバイスのゲート領域５１内にアクティブなゲート部分６１を有し、及びドレインアクセス領域５３内の電極画定層の一部の上に配設され、フィールドプレートとして機能する拡張部分５４を有する。ゲート５９は、電極画定層の凹部内にコンフォーマルに堆積され、拡張部分が凹部の側壁４３を覆い、側壁４３は、電極画定層３３の領域５１に最も近い部分（すなわち、点４４）から、電極画定層３３が実質的に平坦になる部分を僅かに超える電極画定層３３の頂部の点４５までの全体に亘って広がっている。したがって拡張部分のプロファイルは、少なくとも部分的に、側壁４３のプロファイルによって決定される。ソースコンタクト１４及びドレインコンタクト１５は、ゲート５９を挟んで反対側にあり、２ＤＥＧチャネル１９とオーミックコンタクトを形成する。また、デバイスは、例えば、第１のＩＩＩ−Ｎ層１１と基板１０との間のＩＩＩ−Ｎバッファ層、又は第１のＩＩＩ−Ｎ層１１と第２のＩＩＩ−Ｎ層１２との間のＡｌＮ等のＩＩＩ−Ｎ層等の更なるＩＩＩ−Ｎ層（図示せず）を含むことができる。
図８のＩＩＩ−Ｎ ＨＥＭＴは、ゲート領域５１と、ゲート領域を挟んで反対側に設けられたソースアクセス領域５２及びドレインアクセス領域５３と、オーミック領域５６とを有する。ソースアクセス領域５２は、ソースコンタクト１４とゲートの一部６１との間あり、ドレインアクセス領域５３は、ドレインコンタクト１５とゲートの一部６１との間にある。図５及び図７のダイオードと同様に、図８のＩＩＩ−Ｎ ＨＥＭＴは、少なくともアクセス領域において、ＩＩＩ−Ｎ材料表面に接触するパッシベーション層２２と、パッシベーション層２２と電極画定層３３との間の更なる誘電体層２１とを備えていてもよい。なお、図８に示すように、電極画定層３３の凹部は、更なる誘電体層２１の厚さの全体に亘って延びていてもよいが、パッシベーション２２内には延びない。したがって、パッシベーション層２２は、ＩＩＩ−Ｎ材料と、ゲート領域５１内のゲート５９の一部６１との間に存在し、これによって、ゲート絶縁体として機能する。ゲート絶縁体は、ＨＥＭＴにおけるゲート漏れ電流を防止することに役立つ。
図８のＩＩＩ−Ｎ ＨＥＭＴは、エンハンスメントモード（enhancement-mode）デバイス（すなわち、閾値電圧が０Ｖより大きい、通常、オフのデバイス）であってもよく、又はデプレションモード（depletion-mode）デバイス（すなわち、閾値電圧が０Ｖより小さい、通常、オンのデバイス）であってもよい。また、図８のＩＩＩ−Ｎ ＨＥＭＴは、他の構成を有することもできる。例えば、一具体例においては、電極画定層３３の凹部は、電極画定層３３の厚さの全体ではなく、部分的に延びていてもよく、これによって、電極画定層３３の一部は、ＩＩＩ−Ｎ材料とゲートの一部６１との間に存在する（図示せず）。この場合、電極画定層３３がゲート絶縁体として機能でき、パッシベーション層２２及び／又は更なる誘電体層２１を省略することができる。他の具体例では、電極画定層３３の凹部は、パッシベーション層２２の厚さの全体に亘って更に延びており、ゲート５９は、基底のＩＩＩ−Ｎと直接的に接触する（図示せず）。更に他の具体例では、凹部は、更にＩＩＩ−Ｎ材料内まで延び（図示せず）、例えば、図７のダイオードと同様に、２ＤＥＧ１９を越えて延びている。凹部が２ＤＥＧ１９を貫通して延びている場合、ＨＥＭＴは、エンハンスメントモードデバイスとなることができる。
段状フィールドプレート構造を有するデバイスの、更なる具体例を図９及び図１０に示す。図９は、図５のデバイスと同様であるが、Ｎ極［０００１ｂａｒ］方向に配向され又は窒素終端された半極材料（nitrogen-terminated semipolar material）であるＩＩＩ−Ｎ半導体材料上に形成されたダイオードの断面図を示している。すなわち基板から最も遠いＩＩＩ−Ｎ材料の面は、［０００１ｂａｒ］面又は窒素終端された半極面である。このデバイスは、Ｎ極又は半極性ＩＩＩ−Ｎ材料の成長に適する基板２００を含む。層２０１は、上位のＩＩＩ−Ｎ材料における欠陥密度を低減するＧａＮ又はＡｌＮ等のバッファ層である。幾つかの場合、層２０１を省略して、基板２００に直接的にＩＩＩ−Ｎ層２０４を成長させることもできる。ＩＩＩ−Ｎ層２０４、２０２の組成は、層２０２、２０４の間の界面の近傍の層２０２において２ＤＥＧ１９が誘起されるように選択される。例えば、層２０４は、ＡｌＧａＮ又はＡｌＩｎＧａＮであってもよく、層２０２は、ＧａＮであってもよい。ＩＩＩ−Ｎ層２０４、２０２の間にＡｌＮの層等の更なるＩＩＩ−Ｎ層（図示せず）を設けてもよい。電極画定層３３は、図５のダイオードの電極画定層３３と同様又は同じである。アノードコンタクト３９は、電極画定層３３内の凹部に形成され、基板２００から反対側のＩＩＩ−Ｎ層２０２の表面に接触する。単一のカソードコンタクト２８は、２ＤＥＧ１９に接触して形成されており、アノードコンタクト３９の少なくとも一部に近接している。アノードコンタクト３９は、ショットキーコンタクトであり、単一のカソードコンタクト２８は、オーミックコンタクトである。図５のダイオードと同様に、ＩＩＩ−Ｎ材料構造の最上位の表面上にパッシベーション層２２、例えば、ＳｉＮｘ層を設けてもよく、電極画定層３３とパッシベーション層２２との間に更なる誘電体層２１、例えばＡｌＮ層を設けてもよい。また、図７のダイオードと同様に、アノードコンタクト３９を含む凹部は、ＩＩＩ−Ｎ材料構造内に延びていてもよく（図示せず）、例えば、２ＤＥＧ１９を介して延びていてもよく、アノードコンタクト３９は、凹部の底部でＩＩＩ−Ｎ層２０４に接触してもよい。
図１０は、図８のデバイスと同様であるが、Ｎ極［０００１ｂａｒ］方向に配向され又は窒素終端された半極材料であるＩＩＩ−Ｎ半導体材料上に形成されたＩＩＩ−Ｎ ＨＥＭＴトランジスタの断面図を示している。このデバイスは、Ｎ極又は半極性ＩＩＩ−Ｎ材料の成長に適する基板２００を含む。層２０１は、上位のＩＩＩ−Ｎ材料における欠陥密度を低減するＧａＮ又はＡｌＮ等のバッファ層である。幾つかの場合、層２０１を省略して、基板２００に直接的にＩＩＩ−Ｎ層２０４を成長させることもできる。ＩＩＩ−Ｎ層２０４、２０２の組成は、層２０２、２０４の間の界面の近傍の層２０２において２ＤＥＧ１９が誘起されるように選択される。例えば、層２０４は、ＡｌＧａＮ又はＡｌＩｎＧａＮであってもよく、層２０２は、ＧａＮであってもよい。ＩＩＩ−Ｎ層２０４、２０２の間にＡｌＮの層等の更なるＩＩＩ−Ｎ層（図示せず）を設けてもよい。凹部を含む電極画定層３３も、図８の電極画定層３３と同様又は同じである。この凹部には、ゲート５９が形成される。ゲート５９は、デバイスのゲート領域５１内にアクティブなゲート部分６１を有し、及びドレインアクセス領域５３内の電極画定層の一部の上に配設され、フィールドプレートとして機能する拡張部分５４を有する。ゲート５９は、電極画定層の凹部内にコンフォーマルに堆積され、拡張部分が凹部の側壁４３を覆い、側壁４３は、電極画定層３３の領域５１に最も近い部分（すなわち、点４４）から、電極画定層３３が実質的に平坦になる部分を僅かに超える電極画定層３３の頂部の点４５までの全体に亘って広がっている。したがって拡張部分のプロファイルは、少なくとも部分的に、側壁４３のプロファイルによって決定される。ソースコンタクト１４及びドレインコンタクト１５は、ゲート５９の反対側にある、２ＤＥＧチャネル１９にオーミックコンタクトを形成する。
図８のＨＥＭＴと同様に、ＩＩＩ−Ｎ材料構造の最上位の表面上にパッシベーション層２２、例えば、ＳｉＮｘ層を設けてもよく、電極画定層３３とパッシベーション層２２との間に更なる誘電体層２１、例えばＡｌＮ層を設けてもよい。図１０に示すように、電極画定層３３の凹部は、更なる誘電体層２１の厚さの全体に亘って延びていてもよいが、パッシベーション２２内には延びず、これによって、パッシベーション層２２は、ゲート絶縁体として機能する。
図１０のＩＩＩ−Ｎ ＨＥＭＴは、エンハンスメントモード（enhancement-mode）デバイス（すなわち、閾値電圧が０Ｖより大きく、通常状態でオフのデバイス）であってもよく、又はデプレションモード（depletion-mode）デバイス（すなわち、閾値電圧が０Ｖより小さく、通常状態でオンのデバイス）であってもよい。また、図１０のＩＩＩ−Ｎ ＨＥＭＴは、他の構成を有することもできる。例えば、一具体例においては、電極画定層３３の凹部は、電極画定層３３の厚さの全体ではなく、部分的に延びていてもよく、これによって、電極画定層３３の一部がＩＩＩ−Ｎ材料とゲートの一部６１との間に存在する（図示せず）。この場合、電極画定層３３がゲート絶縁体として機能でき、パッシベーション層２２及び／又は更なる誘電体層２１を省略することができる。他の具体例では、電極画定層３３の凹部は、パッシベーション層２２の厚さの全体に亘って更に延びており、ゲート５９は、基底のＩＩＩ−Ｎと直接的に接触する（図示せず）。更に他の具体例では、凹部は、更にＩＩＩ−Ｎ材料内まで延び（図示せず）、例えば、図７のダイオードと同様に、２ＤＥＧ１９を越えて延びている。
図５のデバイスを製造する方法を図１１〜図２０を用いて説明する。図１１に示すように、例えば、有機金属気相成長（metalorganic chemical vapor deposition：ＭＯＣＶＤ）又は分子線エピタキシー（molecular beam epitaxy：ＭＢＥ）によって、基板１０上にＩＩＩ−Ｎ材料層１１、１２を形成する。次に、例えば、ＭＯＣＶＤ又はプラズマ化学気相成長（plasma enhanced chemical vapor deposition：ＰＥＣＶＤ）によって、ＩＩＩ−Ｎ材料層１１、１２の上にパッシベーション層２２を堆積させる。次に、図１２に示すように、ＩＩＩ−Ｎ材料層内に誘起される２ＤＥＧ１９に接触するカソードコンタクト２８を形成する。カソードコンタクト２８は、様々な手法で形成できる。例えば、蒸着、スパッタリング又はＣＶＤによって、層１２の表面上のオーミックコンタクト領域４９内に金属又は金属の組合せを堆積させ、熱アニール処理を行い、この結果、堆積した金属が基底にある半導体材料と共に金属合金を形成してもよい。これに代えて、ｎ型ドーパントをオーミック領域４９にイオン打ち込みし、続いて、蒸着、スパッタリング又はＣＶＤによって、この領域の上に金属を堆積させてもよい。或いは、オーミックコンタクト領域４９内の材料をエッチング除去し、ＭＯＣＶＤ又はＭＢＥによってこの領域内でｎ型材料を再成長させ、続いて、この領域上に金属を堆積させてもよい。
そして、図１３に示すように、例えば、ＰＥＣＶＤ法、スパッタリング又は蒸着によって、パッシベーション層２２上に更なる誘電体層２１及び電極画定層３３を堆積させる。そして、例えば、反応性イオンエッチング（reactive ion etching：ＲＩＥ）又は誘導結合プラズマ（inductively coupled plasma：ＩＣＰ）エッチングによって電極画定層をエッチングして凹部を形成する。凹部を形成するための手順を図１４〜図１９に示す。
図１４に示すように、電極画定層３３上にホトレジストマスク層７１をパターン化し、開口７２を設ける。パターン化は、標準的なリゾグラフィ処理によって行うことができる。そして、例えば、構造を熱アニール処理することによってマスク層７１のホトレジストを再分布させ（redistributed）、図１５に示すようなホトレジストプロファイルを得る。アニール処理は、ホトレジスト層７１又は基底にある如何なる層も損なわない温度で実行される。図１５に示すように、ホトレジストの再分布の後、ホトレジストマスク層には、傾斜側壁７３が形成される。これにより得られるホトレジスト層７１及び側壁７３のプロファイルは、例えば、アニール時間、アニール温度、アニール処理が実行される雰囲気の化学的性質等のアニール条件を変更することによって制御できる。例えば、アニール時間を長くし、又はアニール温度を高くする程、側壁７３の傾斜が小さくなる。
次に、図１６に示すように、層７１のホトレジスト材料及び電極画定層３３の材料の両方をエッチングする化学エッチングを用いた第１のエッチングを実行することによって、電極画定層３３の凹部を部分的に形成する。例えば、電極画定層３３がＳｉＮｘである場合、第１のエッチングは、Ｏ２及びＳＦ６を含むエッチャントを用いる反応性イオンエッチング（ＲＩＥ）又は誘導結合プラズマ（ＩＣＰ）エッチングによって実行できる。幾つかの具体例では、第１のエッチングは、実質的に、異方性エッチングである。
次に、図１７に示すように、ホトレジストマスク層７１をエッチングするが、電極画定層３３を実質的にエッチングせず、この結果、開口７２の幅を広くする第２のエッチングを実行する。例えば、電極画定層３３がＳｉＮｘである場合、第２のエッチングは、Ｏ２のみを含むエッチャントを用いる反応性イオンエッチング（ＲＩＥ）又は誘導結合プラズマ（ＩＣＰ）エッチングによって実行できる。幾つかの具体例では、第２のエッチングは、実質的に等方性エッチングである。次に、層７１のホトレジスト材料及び電極画定層３３の材料の両方をエッチングする化学エッチングを用いた第１のエッチングと同様の第３のエッチングを実行することによって、図１８に示すプロファイルを得る。そして、凹部が電極画定層３３を貫通し、段状の側壁を有するアパーチャが得られるまで、ホトレジストをエッチングする処理及びこれに続いて両方の層７１、３３をエッチングする処理を複数回繰り返す。そして、例えば、溶剤洗浄によってホトレジストマスク層７１を除去し、図１９に示すプロファイルを得る。更なる誘電体層２１は、電極画定層３３に凹部をエッチングするために用いられるエッチング処理では実質的にエッチングされない材料から形成できる。
次に、図２０に示すように、例えば、更なる誘電体層２１の材料をエッチングするが電極画定層３３又はパッシベーション層２２の材料をエッチングしないエッチングを実行することによって、電極画定層３３の凹部に隣接している更なる誘電体層２１の一部を除去する。例えば、層３３、２２が共にＳｉＮｘであり、層２１がＡｌＮである場合、電極画定層３３の凹部に隣接する層２１の一部は、ホトレジスト現像液等の基剤において化学エッチングすることができる。次に、例えば、ＲＩＥ又はＩＣＰエッチングによって、凹部に隣接するパッシベーション層２２の一部をエッチングすることによって、図２０の構造を得る。最後に、例えば、蒸着、スパッタリング又はＣＶＤによって凹部に電極３９をコンフォーマルに堆積させ、オプションとして、化学ウエットエッチング又はＲＩＥ若しくはＩＣＰエッチングによってカソードコンタクト１８上の層２１、３３の一部を除去し、図５のダイオードを得る。
電極画定層３３を介する凹部内の各段構造の側壁の傾斜した角度は、図１５に示すホトレジストマスク層７１の傾斜側壁から得られる。各段構造について、傾斜側壁ではなく垂直側壁が望まれる場合、ホトレジスト再分布工程を省略又は変更して、結果的に得られるホトレジストプロファイルを変更してもよい。
図７〜図１０のデバイスは、上述した方法を僅かに変更したバージョンを用いて形成できる。例えば、図７のデバイスは、上述した手順に更に１つの工程を加えて形成できる。この場合、凹部がパッシベーション層２２を介してＩＩＩ−Ｎ材料の最上位の表面まで延びた後、電極３９の蒸着の前に、電極画定層３３及びパッシベーション層２２に用いられている材料より高いエッチングレートでＩＩＩ−Ｎ材料をエッチングする化学エッチングを用いて、構造をエッチングできる。例えば、電極画定層３３及びパッシベーション層２２が共にＳｉＮｘである場合、Ｃｌ２ＲＩＥ又はＩＣＰエッチングを実行して、ＩＩＩ−Ｎ材料構造内に延びる凹部を得ることができる。図８のデバイスは、上述の手順において、カソードコンタクト１８に代えて、ソースオーミックコンタクト１４及びドレインオーミックコンタクト１５を形成し、パッシベーション層２２をエッチングする工程を省略する変更を加えることによって形成できる。図９及び図１０のデバイスを形成するための手順は、それぞれ図５及び図８のデバイスを形成するための手順と同じであるが、図９及び図１０において基板上に形成されるＩＩＩ−Ｎ層は、図５及び図８において基板上に形成されたＩＩＩ−Ｎ層とは異なる結晶方位（crystallographic orientation）を有する点が異なる。
幾つかの具体例について説明した。但し、ここに開示した技術及びデバイスの思想及び範囲から逸脱することなく、様々な変更を加えることができることは明らかである。それぞれの具体例に示した特徴は、単独で若しくは互いに組み合わせて用いることができる。したがって、他の具体例も特許請求の範囲に含まれる。

Claims (79)

  1. ＩＩＩ−Ｎ材料構造の表面上に設けられた厚さを有する電極画定層であって、１層の電極画定層に複数の段を含む側壁を有する凹部を有し、前記ＩＩＩ−Ｎ材料構造から遠い凹部の一部は、第１の幅を有し、前記ＩＩＩ−Ｎ材料構造に近い凹部の一部は、第２の幅を有し、前記複数の段は、それぞれ、前記ＩＩＩ−Ｎ材料構造の表面に実質的に平行な複数の第１の表面と、前記ＩＩＩ−Ｎ材料構造の表面に実質的に複数の垂直な第２の表面とを有し、前記第１の幅が前記第２の幅より大きい電極画定層と、
    前記凹部内に設けられ、前記側壁の上に拡張部分を有し、前記電極画定層の一部が前記拡張部分と前記ＩＩＩ−Ｎ材料構造との間に前記複数の第１の表面と前記複数の第２の表面とを沿うように設けられた電極とを備え、
    前記側壁は、前記ＩＩＩ−Ｎ材料構造の表面に対して約４０°以下の有効角を形成するＩＩＩ−Ｎ半導体デバイス。
  2. 前記ＩＩＩ−Ｎ材料構造は、第１のＩＩＩ−Ｎ材料層と、第２のＩＩＩ−Ｎ材料層と、前記第１のＩＩＩ−Ｎ材料層及び前記第２のＩＩＩ−Ｎ材料層の間の組成の相違によって、前記第２のＩＩＩ−Ｎ材料層に隣接する前記第１のＩＩＩ−Ｎ材料層内に誘起された２ＤＥＧチャネルとを備える請求項１記載のデバイス。
  3. 前記第１のＩＩＩ−Ｎ材料層は、ＧａＮを含む請求項２記載のデバイス。
  4. 前記第２のＩＩＩ−Ｎ材料層は、ＡｌＧａＮ又はＡｌＩｎＧａＮを含む請求項３記載のデバイス。
  5. 前記第１のＩＩＩ−Ｎ材料層と前記第２のＩＩＩ−Ｎ材料層との間に第３のＩＩＩ−Ｎ材料層を更に備える請求項２記載のデバイス。
  6. 前記第３のＩＩＩ−Ｎ材料層は、ＡｌＮを含む請求項５記載のデバイス。
  7. 前記第１のＩＩＩ−Ｎ材料層及び前記第２のＩＩＩ−Ｎ材料層は、第ＩＩＩ族面又は［０００１］配向、又は第ＩＩＩ族終端半極層であり、前記第２のＩＩＩ−Ｎ材料層は、前記第１のＩＩＩ−Ｎ材料層と前記電極画定層との間にある請求項２記載のデバイス。
  8. 前記第１のＩＩＩ−Ｎ材料層及び前記第２のＩＩＩ−Ｎ材料層は、Ｎ面又は［０００１ｂａｒ］配向又は窒素終端半極層であり、前記第２のＩＩＩ−Ｎ材料層は、前記第１のＩＩＩ−Ｎ材料層と前記電極画定層との間にある請求項２記載のデバイス。
  9. 前記凹部は、前記電極画定層の厚さの全体に亘って延びている請求項２記載のデバイス。
  10. 前記凹部は、前記ＩＩＩ−Ｎ材料構造内まで延びている請求項９記載のデバイス。
  11. 前記凹部は、前記２ＤＥＧチャネルを介して延びている請求項１０記載のデバイス。
  12. 前記凹部は、前記ＩＩＩ−Ｎ材料構造内に少なくとも３０ナノメートル延びている請求項１０記載のデバイス。
  13. 前記凹部は、前記電極画定層の厚さ方向に部分的に延びている請求項１記載のデバイス。
  14. 前記電極画定層は、全体的に実質的に一定の組成を有する請求項１記載のデバイス。
  15. 前記電極画定層は、ＳｉＮｘを含む請求項１記載のデバイス。
  16. 前記電極画定層の厚さは、約０．１μｍ乃至５μｍである請求項１記載のデバイス。
  17. 前記ＩＩＩ−Ｎ材料構造と前記電極画定層との間に誘電性パッシベーション層を更に備え、前記誘電性パッシベーション層は、前記電極に隣接するＩＩＩ−Ｎ材料の表面に直接的に接触する請求項１記載のデバイス。
  18. 前記誘電性パッシベーション層は、ＳｉＮｘを含む請求項１７記載のデバイス。
  19. 前記誘電性パッシベーション層は、前記電極が前記ＩＩＩ−Ｎ材料構造に直接的に接触しないように、前記電極と前記ＩＩＩ−Ｎ材料構造との間に設けられている請求項１７記載のデバイス。
  20. 前記誘電性パッシベーション層と前記電極画定層との間に更なる絶縁層を更に備える請求項１７記載のデバイス。
  21. 前記更なる絶縁層は、ＡｌＮを含む請求項２０記載のデバイス。
  22. 前記更なる絶縁層の厚さは、約２０ナノメートル未満である請求項２０記載のデバイス。
  23. 前記電極の拡張部分は、フィールドプレートとして機能する請求項１記載のデバイス。
  24. 前記電極は、アノードであり、前記デバイスは、ダイオードである請求項１記載のデバイス。
  25. 前記電極は、ゲートであり、前記デバイスは、トランジスタである請求項１記載のデバイス。
  26. 前記デバイスは、エンハンスメントモードデバイスである請求項２５記載のデバイス。
  27. 前記デバイスは、デプレションモードデバイスである請求項２５記載のデバイス。
  28. 前記デバイスは、高電圧デバイスである請求項１記載のデバイス。
  29. 前記有効角は、約２０°以下であり、前記デバイスの降伏電圧は、約１００Ｖ以上である請求項１記載のデバイス。
  30. 前記有効角は、約１０°以下であり、前記デバイスの降伏電圧は、３００Ｖ以上である請求項１記載のデバイス。
  31. 前記段の少なくとも１つは、前記ＩＩＩ−Ｎ材料構造の表面に実質的に平行な第１の表面と、前記ＩＩＩ−Ｎ材料構造の表面に実質的に垂直な第２の表面とを有する請求項１記載のデバイス。
  32. 前記段の少なくとも１つは、前記ＩＩＩ−Ｎ材料構造の表面に実質的に平行な第１の表面と、傾斜した第２の表面とを有し、前記第２の表面は、前記ＩＩＩ−Ｎ材料構造の表面に対して、５°乃至８５°の角度を形成する請求項１記載のデバイス。
  33. 前記拡張部分は、前記側壁に直接的に接触する請求項１記載のデバイス。
  34. ＩＩＩ−Ｎ材料構造の表面上に設けられた厚さを有する電極画定層であって、１層の電極画定層に複数の段を含む側壁を有する凹部を有し、前記ＩＩＩ−Ｎ材料構造から遠い凹部の一部は、第１の幅を有し、前記ＩＩＩ−Ｎ材料構造に近い凹部の一部は、第２の幅を有し、前記第１の幅が前記第２の幅より大きい電極画定層と、
    前記側壁の段は、前記ＩＩＩ−Ｎ材料構造の表面に実質的に平行な複数の第１の表面と、傾斜した複数の第２の表面とを有し、
    前記凹部内に設けられ、前記側壁の上に拡張部分を有し、前記電極画定層の一部が前記拡張部分と前記ＩＩＩ−Ｎ材料構造との間に前記複数の第１の表面と前記複数の第２の表面とを沿うように設けられた電極とを備え、
    前記第２の表面は、前記ＩＩＩ−Ｎ材料構造の表面に対して５°〜８５°の角度を形成するＩＩＩ−Ｎ半導体デバイス。
  35. 前記ＩＩＩ−Ｎ材料構造は、第１のＩＩＩ−Ｎ材料層と第２のＩＩＩ−Ｎ材料層とを備え、前記第１のＩＩＩ−Ｎ材料層及び前記第２のＩＩＩ−Ｎ材料層の間の組成の相違によって、前記第２のＩＩＩ−Ｎ材料層に隣接する前記第１のＩＩＩ−Ｎ材料層内に２ＤＥＧチャネルが誘起されている請求項３４記載のデバイス。
  36. 前記第１のＩＩＩ−Ｎ材料層は、ＧａＮを含む請求項３５記載のデバイス。
  37. 前記第２のＩＩＩ−Ｎ材料層は、ＡｌＧａＮ又はＡｌＩｎＧａＮを含む請求項３６記載のデバイス。
  38. 前記第１のＩＩＩ−Ｎ材料層と前記第２のＩＩＩ−Ｎ材料層との間に第３のＩＩＩ−Ｎ材料層を更に備える請求項３５記載のデバイス。
  39. 前記第３のＩＩＩ−Ｎ材料層は、ＡｌＮを含む請求項３８記載のデバイス。
  40. 前記第１のＩＩＩ−Ｎ材料層及び前記第２のＩＩＩ−Ｎ材料層は、第ＩＩＩ族面又は［０００１］配向、又は第ＩＩＩ族終端半極層であり、前記第２のＩＩＩ−Ｎ材料層は、前記第１のＩＩＩ−Ｎ材料層と前記電極画定層との間にある請求項３５記載のデバイス。
  41. 前記第１のＩＩＩ−Ｎ材料層及び前記第２のＩＩＩ−Ｎ材料層は、Ｎ面又は［０００１ｂａｒ］配向又は窒素終端半極層であり、前記第２のＩＩＩ−Ｎ材料層は、前記第１のＩＩＩ−Ｎ材料層と前記電極画定層との間にある請求項３５記載のデバイス。
  42. 前記凹部は、前記電極画定層の厚さの全体に亘って延びている請求項３５記載のデバイス。
  43. 前記凹部は、前記ＩＩＩ−Ｎ材料構造内まで延びている請求項４２記載のデバイス。
  44. 前記凹部は、前記２ＤＥＧチャネルを介して延びている請求項４３記載のデバイス。
  45. 前記凹部は、前記ＩＩＩ−Ｎ材料構造内に少なくとも３０ナノメートル延びている請求項４３記載のデバイス。
  46. 前記凹部は、前記電極画定層の厚さ方向に部分的に延びている請求項３４記載のデバイス。
  47. 前記電極画定層は、全体的に実質的に一定の組成を有する請求項３４記載のデバイス。
  48. 前記電極画定層は、ＳｉＮｘを含む請求項３４記載のデバイス。
  49. 前記電極画定層の厚さは、約０．１μｍ乃至５μｍである請求項３４記載のデバイス。
  50. 前記ＩＩＩ−Ｎ材料構造と前記電極画定層との間に誘電性パッシベーション層を更に備え、前記誘電性パッシベーション層は、前記電極に隣接するＩＩＩ−Ｎ材料の表面に直接的に接触する請求項３４記載のデバイス。
  51. 前記誘電性パッシベーション層は、ＳｉＮｘを含む請求項５０記載のデバイス。
  52. 前記誘電性パッシベーション層は、前記電極が前記ＩＩＩ−Ｎ材料構造に直接的に接触しないように、前記電極と前記ＩＩＩ−Ｎ材料構造との間に設けられている請求項５０記載のデバイス。
  53. 前記誘電性パッシベーション層と前記電極画定層との間に更なる絶縁層を更に備える請求項５０記載のデバイス。
  54. 前記更なる絶縁層は、ＡｌＮを含む請求項５３記載のデバイス。
  55. 前記更なる絶縁層の厚さは、約２０ナノメートル未満である請求項５３記載のデバイス。
  56. 前記電極の拡張部分は、フィールドプレートとして機能する請求項３４記載のデバイス。
  57. 前記電極は、アノードであり、前記デバイスは、ダイオードである請求項３４記載のデバイス。
  58. 前記電極は、ゲートであり、前記デバイスは、トランジスタである請求項３４記載のデバイス。
  59. 前記デバイスは、エンハンスメントモードデバイスである請求項５８記載のデバイス。
  60. 前記デバイスは、デプレションモードデバイスである請求項５８記載のデバイス。
  61. 前記デバイスは、高電圧デバイスである請求項３４記載のデバイス。
  62. 前記拡張部分は、前記側壁に直接的に接触する請求項３４記載のデバイス。
  63. ＩＩＩ−Ｎデバイスを製造する方法であって、
    ＩＩＩ−Ｎ材料構造の表面上に厚さを有する電極画定層を形成するステップと、
    前記電極画定層上に幅を有する開口を含むマスク層をパターン化するステップと、
    前記電極画定層をエッチングして、１層の電極画定層に複数の段を含む側壁を有する凹部であって、前記ＩＩＩ−Ｎ材料構造から遠い凹部の一部が第１の幅を有し、前記ＩＩＩ−Ｎ材料構造に近い凹部の一部が第２の幅を有し、前記複数の段は、それぞれ、前記ＩＩＩ−Ｎ材料構造の表面に実質的に平行な複数の第１の表面と、前記ＩＩＩ−Ｎ材料構造の表面に実質的に垂直な複数の第２の表面とを有し、前記第１の幅が前記第２の幅より大きい凹部を形成するステップと、
    前記マスク層を除去するステップと、
    前記凹部内に、前記側壁上に拡張部分を有し、前記電極画定層の一部が前記拡張部分と前記ＩＩＩ−Ｎ材料構造の間に前記複数の第１の表面と前記複数の第２の表面とを沿うように電極を形成するステップとを有し、
    前記エッチングするステップは、第１の処理及び第２の処理を含み、前記第１の処理は、前記電極画定層の一部を除去し、前記第２の処理は、前記マスク層を完全には除去することなく、前記マスク層の一部を除去し、前記マスク層の開口の幅を広げる方法。
  64. 前記第２の処理は、前記第１の処理が実行された後に再度実行される請求項６３記載の方法。
  65. 前記第２の処理は、前記第１の処理が再度実行された後に再度実行される請求項６４記載の方法。
  66. 前記マスク層は、ホトレジストを含む請求項６３記載の方法。
  67. 前記エッチングステップを実行する前に、前記マスク層内のホトレジストを再分布させるステップを更に有する請求項６６記載の方法。
  68. 前記ホトレジストを再分布させるステップは、前記ホトレジストを熱アニール処理するステップを含む請求項６７記載の方法。
  69. 前記ホトレジストの再分布によって、前記マスク層は、前記開口に隣接した傾斜側壁を有するようになる請求項６７記載の方法。
  70. 前記エッチングステップによって、前記電極画定層の厚さの全体の亘って延びる凹部が形成される請求項６３記載の方法。
  71. 前記エッチングステップは、第１のエッチングステップであり、前記ＩＩＩ−Ｎ材料構造内に延びる凹部を形成する第２のエッチングステップを更に有する請求項７０記載の方法。
  72. 前記デバイスは、前記電極画定層と前記ＩＩＩ−Ｎ材料構造との間に厚さを有する更なる誘電体層を含む請求項６３記載の方法。
  73. 前記エッチングステップによって、前記更なる誘電体層の厚さの全体に亘って延びる凹部が形成される請求項７２記載の方法。
  74. 前記デバイスは、前記電極画定層と前記更なる誘電体層との間に厚さを有するパッシベーション層を更に有する請求項７２記載の方法。
  75. 前記エッチングステップによって、前記パッシベーション層の厚さの全体に亘って延びる凹部が形成される請求項７４記載の方法。
  76. 前記電極は、アノードであり、前記ＩＩＩ−Ｎデバイスは、ダイオードである請求項６３記載の方法。
  77. 前記電極は、ゲートであり、前記ＩＩＩ−Ｎデバイスは、トランジスタである請求項６３記載の方法。
  78. 前記エッチングステップによって、前記ＩＩＩ−Ｎ材料構造の表面に対して約４０°以下の有効角を形成する側壁が形成される請求項６３記載の方法。
  79. 前記エッチングステップによって、前記側壁の少なくとも１つの段は、前記ＩＩＩ−Ｎ材料構造の表面に実質的に平行な第１の表面と、傾斜した第２の表面とを有するように形成され、前記第２の表面は、前記ＩＩＩ−Ｎ材料構造の表面に対して５°〜８５°の角度を形成する請求項６３記載の方法。
JP2013556827A 2011-03-04 2012-02-29 半導体デバイスの電極構造 Active JP6066933B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/040,940 2011-03-04
US13/040,940 US8716141B2 (en) 2011-03-04 2011-03-04 Electrode configurations for semiconductor devices
PCT/US2012/027146 WO2012121952A2 (en) 2011-03-04 2012-02-29 Electrode configurations for semiconductor devices

Publications (2)

Publication Number Publication Date
JP2014511032A JP2014511032A (ja) 2014-05-01
JP6066933B2 true JP6066933B2 (ja) 2017-01-25

Family

ID=46752773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013556827A Active JP6066933B2 (ja) 2011-03-04 2012-02-29 半導体デバイスの電極構造

Country Status (5)

Country Link
US (2) US8716141B2 (ja)
JP (1) JP6066933B2 (ja)
CN (1) CN103503152A (ja)
TW (1) TWI563655B (ja)
WO (1) WO2012121952A2 (ja)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2040299A1 (en) * 2007-09-12 2009-03-25 Forschungsverbund Berlin e.V. Electrical devices having improved transfer characteristics and method for tailoring the transfer characteristics of such an electrical device
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
GB201112330D0 (en) * 2011-07-18 2011-08-31 Epigan Nv Method for growing III-V epitaxial layers and semiconductor structure
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US10002957B2 (en) * 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
US8860088B2 (en) * 2012-02-23 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
CN102723358B (zh) * 2012-05-30 2015-01-07 苏州能讯高能半导体有限公司 绝缘栅场效应晶体管及其制造方法
US9064709B2 (en) * 2012-09-28 2015-06-23 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
US10134727B2 (en) 2012-09-28 2018-11-20 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
EP2722890B1 (en) * 2012-10-17 2020-12-16 IMEC vzw Schottky diode structure and method of fabrication
JP6161889B2 (ja) * 2012-10-23 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置
US8981528B2 (en) * 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having partially recessed anode
US8981381B2 (en) * 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having dual metal, partially recessed electrode
US9171730B2 (en) * 2013-02-15 2015-10-27 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9059076B2 (en) 2013-04-01 2015-06-16 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
CN103311284B (zh) * 2013-06-06 2015-11-25 苏州晶湛半导体有限公司 半导体器件及其制作方法
WO2015006111A1 (en) 2013-07-09 2015-01-15 Transphorm Inc. Multilevel inverters and their components
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
US9263569B2 (en) * 2013-08-05 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. MISFET device and method of forming the same
JP6225584B2 (ja) * 2013-09-13 2017-11-08 富士電機株式会社 半導体装置の評価方法、並びに半導体装置およびその製造方法
JP6133191B2 (ja) 2013-10-18 2017-05-24 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
US9130033B2 (en) 2013-12-03 2015-09-08 Vanguard International Semiconductor Corporation Semiconductor device and method for fabricating the same
US20150187925A1 (en) * 2013-12-30 2015-07-02 Enkris Semiconductor, Inc. Enhancement-mode device
JP5830111B2 (ja) * 2014-01-27 2015-12-09 世界先進積體電路股▲ふん▼有限公司 半導体装置およびその製造方法
US9437724B2 (en) * 2014-04-21 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US9543940B2 (en) 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
WO2016147541A1 (ja) * 2015-03-17 2016-09-22 パナソニック株式会社 窒化物半導体装置
JP6609109B2 (ja) * 2015-04-16 2019-11-20 ローム株式会社 熱電変換素子およびその製造方法、および熱電発電装置およびペルチェ装置
US9755027B2 (en) 2015-09-15 2017-09-05 Electronics And Telecommunications Research Institute Electronical device
TWI670851B (zh) 2015-10-28 2019-09-01 晶元光電股份有限公司 半導體功率元件
JP6888013B2 (ja) 2016-01-15 2021-06-16 トランスフォーム テクノロジー，インコーポレーテッド ＡＬ（１−ｘ）Ｓｉ（ｘ）Ｏゲート絶縁体を有するエンハンスメントモードＩＩＩ族窒化物デバイス
JP6408503B2 (ja) 2016-03-11 2018-10-17 株式会社東芝 半導体装置
US9722063B1 (en) * 2016-04-11 2017-08-01 Power Integrations, Inc. Protective insulator for HFET devices
US20170301780A1 (en) 2016-04-15 2017-10-19 Macom Technology Solutions Holdings, Inc. High-voltage gan high electron mobility transistors with reduced leakage current
US10985284B2 (en) * 2016-04-15 2021-04-20 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current
TWI762486B (zh) 2016-05-31 2022-05-01 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
US11545586B2 (en) * 2017-09-29 2023-01-03 Intel Corporation Group III-nitride Schottky diode
DE112017007912T5 (de) 2017-09-29 2020-07-02 Intel Corporation Gruppe-iii-nitrid-antennendiode
US10734537B2 (en) * 2017-11-08 2020-08-04 Wisconsin Alumni Research Foundation High performance, high electron mobility transistors with graphene hole extraction contacts
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
US10103239B1 (en) * 2017-12-28 2018-10-16 Vanguard International Semiconductor Corporation High electron mobility transistor structure
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
TWI746854B (zh) * 2018-05-25 2021-11-21 世界先進積體電路股份有限公司 高電子移動率電晶體及其形成方法
US10797153B2 (en) * 2018-07-02 2020-10-06 Semiconductor Components Industries, Llc Process of forming an electronic device including an access region
JP7143660B2 (ja) * 2018-07-18 2022-09-29 サンケン電気株式会社 半導体装置
CN109308999B (zh) * 2018-09-29 2022-03-29 大连芯冠科技有限公司 选择性刻蚀制备功率器件多场板的方法
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
US10741666B2 (en) 2018-11-19 2020-08-11 Vanguard International Semiconductor Corporation High electron mobility transistor and method for forming the same
CN113826206A (zh) 2019-03-21 2021-12-21 创世舫科技有限公司 Iii-氮化物器件的集成设计
WO2021195506A1 (en) 2020-03-26 2021-09-30 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
US11316019B2 (en) 2020-07-29 2022-04-26 Globalfoundries U.S. Inc. Symmetric arrangement of field plates in semiconductor devices
CN113451127B (zh) * 2021-06-28 2023-03-24 湖南三安半导体有限责任公司 一种功率器件及其制备方法
KR102655449B1 (ko) * 2023-11-24 2024-04-09 주식회사 멤스 쇼트키 다이오드 및 이의 형성 방법

Family Cites Families (180)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4645562A (en) 1985-04-29 1987-02-24 Hughes Aircraft Company Double layer photoresist technique for side-wall profile control in plasma etching processes
US4728826A (en) 1986-03-19 1988-03-01 Siemens Aktiengesellschaft MOSFET switch with inductive load
US4821093A (en) 1986-08-18 1989-04-11 The United States Of America As Represented By The Secretary Of The Army Dual channel high electron mobility field effect transistor
JPH07120807B2 (ja) 1986-12-20 1995-12-20 富士通株式会社 定電流半導体装置
JPH04348516A (ja) * 1991-05-27 1992-12-03 Matsushita Electric Works Ltd コンタクトホールの形成方法
JPH06140516A (ja) * 1991-11-18 1994-05-20 Sony Corp コンタクト形成方法
US5329147A (en) 1993-01-04 1994-07-12 Xerox Corporation High voltage integrated flyback circuit in 2 μm CMOS
JPH06291096A (ja) * 1993-03-31 1994-10-18 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US6097046A (en) 1993-04-30 2000-08-01 Texas Instruments Incorporated Vertical field effect transistor and diode
US5550404A (en) * 1993-05-20 1996-08-27 Actel Corporation Electrically programmable antifuse having stair aperture
US5740192A (en) 1994-12-19 1998-04-14 Kabushiki Kaisha Toshiba Semiconductor laser
US5646069A (en) 1995-06-07 1997-07-08 Hughes Aircraft Company Fabrication process for Alx In1-x As/Gay In1-y As power HFET ohmic contacts
US5618384A (en) * 1995-12-27 1997-04-08 Chartered Semiconductor Manufacturing Pte, Ltd. Method for forming residue free patterned conductor layers upon high step height integrated circuit substrates using reflow of photoresist
JP3677350B2 (ja) 1996-06-10 2005-07-27 三菱電機株式会社 半導体装置、及び半導体装置の製造方法
US6008684A (en) 1996-10-23 1999-12-28 Industrial Technology Research Institute CMOS output buffer with CMOS-controlled lateral SCR devices
US5714393A (en) 1996-12-09 1998-02-03 Motorola, Inc. Diode-connected semiconductor device and method of manufacture
JP3222847B2 (ja) 1997-11-14 2001-10-29 松下電工株式会社 双方向形半導体装置
JP3129264B2 (ja) 1997-12-04 2001-01-29 日本電気株式会社 化合物半導体電界効果トランジスタ
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP3111985B2 (ja) 1998-06-16 2000-11-27 日本電気株式会社 電界効果型トランジスタ
JP3180776B2 (ja) 1998-09-22 2001-06-25 日本電気株式会社 電界効果型トランジスタ
JP2000058871A (ja) 1999-07-02 2000-02-25 Citizen Watch Co Ltd 電子機器の集積回路
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP3751791B2 (ja) 2000-03-28 2006-03-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ
JP5130641B2 (ja) 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
US7892974B2 (en) 2000-04-11 2011-02-22 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6580101B2 (en) 2000-04-25 2003-06-17 The Furukawa Electric Co., Ltd. GaN-based compound semiconductor device
US6624452B2 (en) 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
US6727531B1 (en) 2000-08-07 2004-04-27 Advanced Technology Materials, Inc. Indium gallium nitride channel high electron mobility transistors, and method of making the same
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
TW466768B (en) 2000-12-30 2001-12-01 Nat Science Council An In0.34Al0.66As0.85Sb0.15/InP HFET utilizing InP channels
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP3834589B2 (ja) 2001-06-27 2006-10-18 株式会社ルネサステクノロジ 半導体装置の製造方法
WO2003032397A2 (en) 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
JP4177048B2 (ja) 2001-11-27 2008-11-05 古河電気工業株式会社 電力変換装置及びそれに用いるＧａＮ系半導体装置
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP2003244943A (ja) 2002-02-13 2003-08-29 Honda Motor Co Ltd 電源装置の昇圧装置
US7919791B2 (en) 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
KR100497890B1 (ko) 2002-08-19 2005-06-29 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
AU2003265691A1 (en) 2002-08-26 2004-03-11 University Of Florida GaN-TYPE ENHANCEMENT MOSFET USING HETERO STRUCTURE
WO2004040761A1 (en) 2002-10-29 2004-05-13 Koninklijke Philips Electronics N.V. Bi-directional double nmos switch
JP4385205B2 (ja) 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
US7169634B2 (en) 2003-01-15 2007-01-30 Advanced Power Technology, Inc. Design and fabrication of rugged FRED
KR20050090372A (ko) 2003-02-04 2005-09-13 그레이트 웰 세미컨덕터 양-방향 파워 스위치
JP2004260114A (ja) 2003-02-27 2004-09-16 Shin Etsu Handotai Co Ltd 化合物半導体素子
US7112860B2 (en) 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
CA2427039C (en) 2003-04-29 2013-08-13 Kinectrics Inc. High speed bi-directional solid state switch
EP2592655B1 (en) 2003-09-09 2019-11-06 The Regents of The University of California Fabrication of single or multiple gate field plates
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
WO2005062745A2 (en) 2003-10-10 2005-07-14 The Regents Of The University Of California GaN/AlGaN/GaN DISPERSION-FREE HIGH ELECTRON MOBILITY TRANSISTORS
US7268375B2 (en) 2003-10-27 2007-09-11 Sensor Electronic Technology, Inc. Inverted nitride-based semiconductor structure
US6867078B1 (en) 2003-11-19 2005-03-15 Freescale Semiconductor, Inc. Method for forming a microwave field effect transistor with high operating voltage
US7071498B2 (en) 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US20050133816A1 (en) 2003-12-19 2005-06-23 Zhaoyang Fan III-nitride quantum-well field effect transistors
US7901994B2 (en) 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US8174048B2 (en) 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
US7382001B2 (en) 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7170111B2 (en) 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7550781B2 (en) 2004-02-12 2009-06-23 International Rectifier Corporation Integrated III-nitride power devices
US7465997B2 (en) 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
US7084475B2 (en) 2004-02-17 2006-08-01 Velox Semiconductor Corporation Lateral conduction Schottky diode with plural mesas
JP2005276914A (ja) * 2004-03-23 2005-10-06 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7432142B2 (en) 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7332795B2 (en) 2004-05-22 2008-02-19 Cree, Inc. Dielectric passivation for semiconductor devices
JP4810072B2 (ja) 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置
WO2006001369A1 (ja) 2004-06-24 2006-01-05 Nec Corporation 半導体装置
JP2006032552A (ja) 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP4744109B2 (ja) 2004-07-20 2011-08-10 トヨタ自動車株式会社 半導体装置とその製造方法
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US20060076677A1 (en) * 2004-10-12 2006-04-13 International Business Machines Corporation Resist sidewall spacer for C4 BLM undercut control
US7265399B2 (en) 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
JP4650224B2 (ja) 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
JP4637553B2 (ja) 2004-11-22 2011-02-23 パナソニック株式会社 ショットキーバリアダイオード及びそれを用いた集積回路
US7456443B2 (en) 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7709859B2 (en) 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7161194B2 (en) 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US7834380B2 (en) 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
US7217960B2 (en) 2005-01-14 2007-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7429534B2 (en) 2005-02-22 2008-09-30 Sensor Electronic Technology, Inc. Etching a nitride-based heterostructure
US7253454B2 (en) 2005-03-03 2007-08-07 Cree, Inc. High electron mobility transistor
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7321132B2 (en) 2005-03-15 2008-01-22 Lockheed Martin Corporation Multi-layer structure for use in the fabrication of integrated circuit devices and methods for fabrication of same
US7465967B2 (en) 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
JP4912604B2 (ja) 2005-03-30 2012-04-11 住友電工デバイス・イノベーション株式会社 窒化物半導体ｈｅｍｔおよびその製造方法。
WO2006114883A1 (ja) 2005-04-22 2006-11-02 Renesas Technology Corp. 半導体装置
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7364988B2 (en) 2005-06-08 2008-04-29 Cree, Inc. Method of manufacturing gallium nitride based high-electron mobility devices
US7326971B2 (en) 2005-06-08 2008-02-05 Cree, Inc. Gallium nitride based high-electron mobility devices
US7408399B2 (en) 2005-06-27 2008-08-05 International Rectifier Corporation Active driving of normally on, normally off cascoded configuration devices through asymmetrical CMOS
US7855401B2 (en) 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
JP5202312B2 (ja) 2005-07-06 2013-06-05 インターナショナル レクティフィアー コーポレイション 第ｉｉｉ族窒化物エンハンスメント型デバイス
JP4730529B2 (ja) 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
US20070018199A1 (en) 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
KR100610639B1 (ko) 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP4751150B2 (ja) 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP4997621B2 (ja) 2005-09-05 2012-08-08 パナソニック株式会社 半導体発光素子およびそれを用いた照明装置
TW200715570A (en) 2005-09-07 2007-04-16 Cree Inc Robust transistors with fluorine treatment
CA2622750C (en) 2005-09-16 2015-11-03 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
US7482788B2 (en) 2005-10-12 2009-01-27 System General Corp. Buck converter for both full load and light load operations
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
WO2007059220A2 (en) 2005-11-15 2007-05-24 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
US7932539B2 (en) 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
JP2007157829A (ja) 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
TW200723624A (en) 2005-12-05 2007-06-16 Univ Nat Chiao Tung Process of producing group III nitride based reflectors
KR100661602B1 (ko) 2005-12-09 2006-12-26 삼성전기주식회사 수직 구조 질화갈륨계 ｌｅｄ 소자의 제조방법
JP2007165446A (ja) 2005-12-12 2007-06-28 Oki Electric Ind Co Ltd 半導体素子のオーミックコンタクト構造
US7419892B2 (en) 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US8853666B2 (en) 2005-12-28 2014-10-07 Renesas Electronics Corporation Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
JP5065595B2 (ja) 2005-12-28 2012-11-07 株式会社東芝 窒化物系半導体装置
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
JP2007215331A (ja) 2006-02-10 2007-08-23 Hitachi Ltd 昇圧回路
US7566918B2 (en) 2006-02-23 2009-07-28 Cree, Inc. Nitride based transistors for millimeter wave operation
JP2007242853A (ja) 2006-03-08 2007-09-20 Sanken Electric Co Ltd 半導体基体及びこれを使用した半導体装置
WO2007108055A1 (ja) 2006-03-16 2007-09-27 Fujitsu Limited 化合物半導体装置及びその製造方法
TW200742076A (en) 2006-03-17 2007-11-01 Sumitomo Chemical Co Semiconductor field effect transistor and method of manufacturing the same
WO2007109301A2 (en) 2006-03-20 2007-09-27 International Rectifier Corporation Merged gate cascode transistor
JP2007266030A (ja) * 2006-03-27 2007-10-11 Seiko Epson Corp 半導体装置の製造方法および半導体装置
US7388236B2 (en) 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
US7745851B2 (en) 2006-04-13 2010-06-29 Cree, Inc. Polytype hetero-interface high electron mobility device and method of making
US7629627B2 (en) 2006-04-18 2009-12-08 University Of Massachusetts Field effect transistor with independently biased gates
TW200830550A (en) * 2006-08-18 2008-07-16 Univ California High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
KR100782430B1 (ko) 2006-09-22 2007-12-05 한국과학기술원 고전력을 위한 내부전계전극을 갖는 갈륨나이트라이드기반의 고전자 이동도 트랜지스터 구조
JP4282708B2 (ja) 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
JP5114947B2 (ja) * 2006-12-28 2013-01-09 富士通株式会社 窒化物半導体装置とその製造方法
JP2008199771A (ja) 2007-02-13 2008-08-28 Fujitsu Ten Ltd 昇圧回路制御装置、及び昇圧回路
US7655962B2 (en) 2007-02-23 2010-02-02 Sensor Electronic Technology, Inc. Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact
US8110425B2 (en) 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
US7501670B2 (en) 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET
JP2008243848A (ja) * 2007-03-23 2008-10-09 Sanken Electric Co Ltd 半導体装置
TWI467759B (zh) 2007-03-29 2015-01-01 Univ California 具有低緩衝漏電及低寄生阻抗之氮面高電子遷移電晶體
US20090085065A1 (en) 2007-03-29 2009-04-02 The Regents Of The University Of California Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
FR2914500B1 (fr) 2007-03-30 2009-11-20 Picogiga Internat Dispositif electronique a contact ohmique ameliore
JP5292716B2 (ja) 2007-03-30 2013-09-18 富士通株式会社 化合物半導体装置
JP2008288289A (ja) 2007-05-16 2008-11-27 Oki Electric Ind Co Ltd 電界効果トランジスタとその製造方法
CN101312207B (zh) 2007-05-21 2011-01-05 西安捷威半导体有限公司 增强型hemt器件及其制造方法
TWI512831B (zh) 2007-06-01 2015-12-11 Univ California 氮化鎵ｐ型／氮化鋁鎵／氮化鋁／氮化鎵增強型場效電晶體
JP2008306130A (ja) 2007-06-11 2008-12-18 Sanken Electric Co Ltd 電界効果型半導体装置及びその製造方法
JP4478175B2 (ja) 2007-06-26 2010-06-09 株式会社東芝 半導体装置
US7598108B2 (en) 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
CN101359686B (zh) 2007-08-03 2013-01-02 香港科技大学 可靠的常关型ⅲ-氮化物有源器件结构及相关方法和系统
JP4775859B2 (ja) 2007-08-24 2011-09-21 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
US7875537B2 (en) 2007-08-29 2011-01-25 Cree, Inc. High temperature ion implantation of nitride based HEMTs
WO2009036266A2 (en) 2007-09-12 2009-03-19 Transphorm Inc. Iii-nitride bidirectional switches
US7795642B2 (en) 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US20090075455A1 (en) 2007-09-14 2009-03-19 Umesh Mishra Growing N-polar III-nitride Structures
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US20090072269A1 (en) 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
CN101897029B (zh) 2007-12-10 2015-08-12 特兰斯夫公司 绝缘栅e模式晶体管
JP5100413B2 (ja) 2008-01-24 2012-12-19 株式会社東芝 半導体装置およびその製造方法
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
WO2009113612A1 (ja) 2008-03-12 2009-09-17 日本電気株式会社 半導体装置
US8076699B2 (en) 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US7985986B2 (en) 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
TWI371163B (en) 2008-09-12 2012-08-21 Glacialtech Inc Unidirectional mosfet and applications thereof
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
JP2010087076A (ja) 2008-09-30 2010-04-15 Oki Electric Ind Co Ltd 半導体装置
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US7884394B2 (en) 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8138529B2 (en) 2009-11-02 2012-03-20 Transphorm Inc. Package configurations for low EMI circuits
US20120217512A1 (en) 2009-11-19 2012-08-30 Philippe Renaud Lateral power transistor device and method of manufacturing the same
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability

Also Published As

Publication number Publication date
JP2014511032A (ja) 2014-05-01
CN103503152A (zh) 2014-01-08
US20140197421A1 (en) 2014-07-17
TW201244083A (en) 2012-11-01
WO2012121952A2 (en) 2012-09-13
WO2012121952A3 (en) 2012-12-06
TWI563655B (en) 2016-12-21
US9142659B2 (en) 2015-09-22
US20120223320A1 (en) 2012-09-06
US8716141B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
JP6066933B2 (ja) 半導体デバイスの電極構造
US9520491B2 (en) Electrodes for semiconductor devices and methods of forming the same
US11121216B2 (en) III-nitride devices including a graded depleting layer
US10756207B2 (en) Lateral III-nitride devices including a vertical gate module
US10535763B2 (en) Enhancement-mode III-nitride devices
US9941399B2 (en) Enhancement mode III-N HEMTs
US11437485B2 (en) Doped gate dielectrics materials
JP6246849B2 (ja) フィールドプレートを有する半導体デバイス
US10043896B2 (en) III-Nitride transistor including a III-N depleting layer

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20140623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161220

R150 Certificate of patent or registration of utility model

Ref document number: 6066933

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250