JP2008199771A - 昇圧回路制御装置、及び昇圧回路 - Google Patents
昇圧回路制御装置、及び昇圧回路 Download PDFInfo
- Publication number
- JP2008199771A JP2008199771A JP2007031926A JP2007031926A JP2008199771A JP 2008199771 A JP2008199771 A JP 2008199771A JP 2007031926 A JP2007031926 A JP 2007031926A JP 2007031926 A JP2007031926 A JP 2007031926A JP 2008199771 A JP2008199771 A JP 2008199771A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- transistor
- booster circuit
- turned
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】昇圧回路５０内での発熱を抑えることができ、昇圧の効率についても向上させ
ることのできる昇圧回路制御装置を提供すること。
【解決手段】バッテリの出力側に接続されるコイルＬと、コイルＬの出力側に接続され
たトランジスタＱ１、Ｑ２と、トランジスタＱ２の出力側に接続されたコンデンサＣ２と
を備えた昇圧回路５０を制御する昇圧回路制御装置６１に、トランジスタＱ１のオン／オ
フを制御することによって、コイルＬでのエネルギーの蓄積と放出とを繰り返させ、コン
デンサＣ２に昇圧電圧を充電させる手段と、トランジスタＱ１がオフされた後、トランジ
スタＱ２をオンする手段と、トランジスタＱ１がオンされていた時にコイルＬを流れてい
た電流の変化量よりも、トランジスタＱ１がオフされている時にコイルＬを流れる電流の
変化量が大きくならないように、トランジスタＱ２をオフする手段とを装備する。
【選択図】図８
ることのできる昇圧回路制御装置を提供すること。
【解決手段】バッテリの出力側に接続されるコイルＬと、コイルＬの出力側に接続され
たトランジスタＱ１、Ｑ２と、トランジスタＱ２の出力側に接続されたコンデンサＣ２と
を備えた昇圧回路５０を制御する昇圧回路制御装置６１に、トランジスタＱ１のオン／オ
フを制御することによって、コイルＬでのエネルギーの蓄積と放出とを繰り返させ、コン
デンサＣ２に昇圧電圧を充電させる手段と、トランジスタＱ１がオフされた後、トランジ
スタＱ２をオンする手段と、トランジスタＱ１がオンされていた時にコイルＬを流れてい
た電流の変化量よりも、トランジスタＱ１がオフされている時にコイルＬを流れる電流の
変化量が大きくならないように、トランジスタＱ２をオフする手段とを装備する。
【選択図】図８
Description
本発明は昇圧回路制御装置、及び昇圧回路に関し、より詳細には、スイッチング素子を
オン／オフさせることによって入力より高い電圧を取り出せる昇圧回路を制御する昇圧回
路制御装置、及び昇圧回路に関する。
オン／オフさせることによって入力より高い電圧を取り出せる昇圧回路を制御する昇圧回
路制御装置、及び昇圧回路に関する。
運転者の操舵力を補助する電動パワーステアリングシステムは、運転者がステアリング
ホイールを操作した際に発生する操舵トルクに応じて、アシストモータを使って操舵力を
補助するシステムである。図１は、従来の電動パワーステアリングシステムの要部を概略
的に示したブロック図である。
ホイールを操作した際に発生する操舵トルクに応じて、アシストモータを使って操舵力を
補助するシステムである。図１は、従来の電動パワーステアリングシステムの要部を概略
的に示したブロック図である。
図中１は電動パワーステアリング制御装置を示しており、電動パワーステアリング制御
装置１は図示しないＣＰＵ、ＲＯＭ、及びＲＡＭを備えたマイコン２と、Ｉ／Ｆ（入出力
インターフェース）３と、３相モータ（ブラシレスモータ）のアシストモータ１１を駆動
するモータ駆動回路４と、抵抗Ｒｕ、Ｒｖ、Ｒｗ間に現れた電圧からアシストモータ１１
に流れる電流値を検出するモータ電流検出回路５と、マイコン２を作動させるための定電
圧回路６とを含んで構成されている。
装置１は図示しないＣＰＵ、ＲＯＭ、及びＲＡＭを備えたマイコン２と、Ｉ／Ｆ（入出力
インターフェース）３と、３相モータ（ブラシレスモータ）のアシストモータ１１を駆動
するモータ駆動回路４と、抵抗Ｒｕ、Ｒｖ、Ｒｗ間に現れた電圧からアシストモータ１１
に流れる電流値を検出するモータ電流検出回路５と、マイコン２を作動させるための定電
圧回路６とを含んで構成されている。
ステアリング軸に加えられる操舵トルクを検出するトルクセンサ１２、及び車速を検出
する車速センサ１３がＩ／Ｆ３に接続されており、トルクセンサ１２で検出された操舵ト
ルクを示す信号、及び車速センサ１３で検出された車速を示す信号がＩ／Ｆ３を介してマ
イコン２に送信されるようになっている。
する車速センサ１３がＩ／Ｆ３に接続されており、トルクセンサ１２で検出された操舵ト
ルクを示す信号、及び車速センサ１３で検出された車速を示す信号がＩ／Ｆ３を介してマ
イコン２に送信されるようになっている。
マイコン２にはモータ電流検出回路５が接続され、アシストモータ１１に流れる電流値
を示す信号を読み込むことができるようになっている。また、マイコン２には定電圧回路
６が接続され、マイコン２へは一定の電圧（例えば、５Ｖの電圧）電源が供給されるよう
になっている。
また、定電圧回路６にはヒューズ回路１４、及びイグニッションスイッチなどのキース
イッチ１５を介してバッテリ１６の電力が供給されるようになっている。
を示す信号を読み込むことができるようになっている。また、マイコン２には定電圧回路
６が接続され、マイコン２へは一定の電圧（例えば、５Ｖの電圧）電源が供給されるよう
になっている。
また、定電圧回路６にはヒューズ回路１４、及びイグニッションスイッチなどのキース
イッチ１５を介してバッテリ１６の電力が供給されるようになっている。
マイコン２はＲＯＭに格納されたプログラムを実行することによって、目標電流設定部
２１、ＰＩ制御演算部２２、及びＰＷＭ信号生成部２３として機能することができるよう
になっている。目標電流設定部２１はトルクセンサ１２から得られた操舵トルクを示す信
号、及び車速センサ１３から得られた車速を示す信号に基づいて、アシストモータ１１に
流すべき目標電流値Ｉｔを設定するものである。
２１、ＰＩ制御演算部２２、及びＰＷＭ信号生成部２３として機能することができるよう
になっている。目標電流設定部２１はトルクセンサ１２から得られた操舵トルクを示す信
号、及び車速センサ１３から得られた車速を示す信号に基づいて、アシストモータ１１に
流すべき目標電流値Ｉｔを設定するものである。
ＰＩ制御演算部２２は、モータ電流検出回路５から得られたアシストモータ１１に流れ
る電流値Ｉｎを示す信号に基づいて、目標電流設定部２１で設定された目標電流値Ｉｔと
電流値Ｉｎとの偏差ΔＩを算出し、目標電流値Ｉｔがアシストモータ１１で実現されるよ
うに、フィードバック制御（比例積分制御）を行い、モータ駆動回路４に与えるべき指令
値を算出するものである。
ＰＷＭ信号生成部２３は、ＰＩ制御演算部２２で算出された指令値に応じたデューティ
比のパルス信号（すなわち、この指令値に応じてパルス幅の変化するＰＷＭ信号）を生成
し、そのパルス信号をモータ駆動回路４へ出力するものである。
る電流値Ｉｎを示す信号に基づいて、目標電流設定部２１で設定された目標電流値Ｉｔと
電流値Ｉｎとの偏差ΔＩを算出し、目標電流値Ｉｔがアシストモータ１１で実現されるよ
うに、フィードバック制御（比例積分制御）を行い、モータ駆動回路４に与えるべき指令
値を算出するものである。
ＰＷＭ信号生成部２３は、ＰＩ制御演算部２２で算出された指令値に応じたデューティ
比のパルス信号（すなわち、この指令値に応じてパルス幅の変化するＰＷＭ信号）を生成
し、そのパルス信号をモータ駆動回路４へ出力するものである。
モータ駆動回路４はプリドライバ４１、及び６つのＦＥＴ４２ａ〜４２ｃ、４３ａ〜４
３ｃを含んで構成されている。ＦＥＴ４２ａ、４３ａの直列回路、ＦＥＴ４２ｂ、４３ｂ
の直列回路、及びＦＥＴ４２ｃ、４３ｃの直列回路は、バッテリ１６の電源ラインと（抵
抗Ｒｕ、Ｒｖ、Ｒｗを介して）接地ラインとの間に、ＦＥＴ４２ａ〜４２ｃがバッテリ１
６側にＦＥＴ４３ａ〜４３ｃが接地側になるように、並列に接続されている。
３ｃを含んで構成されている。ＦＥＴ４２ａ、４３ａの直列回路、ＦＥＴ４２ｂ、４３ｂ
の直列回路、及びＦＥＴ４２ｃ、４３ｃの直列回路は、バッテリ１６の電源ラインと（抵
抗Ｒｕ、Ｒｖ、Ｒｗを介して）接地ラインとの間に、ＦＥＴ４２ａ〜４２ｃがバッテリ１
６側にＦＥＴ４３ａ〜４３ｃが接地側になるように、並列に接続されている。
ＦＥＴ４２ａ、４３ａの直列回路、ＦＥＴ４２ｂ、４３ｂの直列回路、及びＦＥＴ４２
ｃ、４３ｃの直列回路にはそれぞれヒューズ回路１７を介してバッテリ１６からの電圧（
例えば、１２［Ｖ］）が印加されるようになっている。また、ＦＥＴ４２ａ、４３ａ間の
接続点４４ａ、ＦＥＴ４２ｂ、４３ｂ間の接続点４４ｂ、及びＦＥＴ４２ｃ、４３ｃ間の
接続点４４ｃはそれぞれ出力端子となっており、アシストモータ１１に接続されている。
また、プリドライバ４１は、ＰＷＭ信号生成部２３で生成されたＰＷＭ信号のパルス幅
に応じた電圧をアシストモータ１１に印加するように、ＦＥＴ４２ａ〜４２ｃ、４３ａ〜
４３ｃを電子制御するものである。
ｃ、４３ｃの直列回路にはそれぞれヒューズ回路１７を介してバッテリ１６からの電圧（
例えば、１２［Ｖ］）が印加されるようになっている。また、ＦＥＴ４２ａ、４３ａ間の
接続点４４ａ、ＦＥＴ４２ｂ、４３ｂ間の接続点４４ｂ、及びＦＥＴ４２ｃ、４３ｃ間の
接続点４４ｃはそれぞれ出力端子となっており、アシストモータ１１に接続されている。
また、プリドライバ４１は、ＰＷＭ信号生成部２３で生成されたＰＷＭ信号のパルス幅
に応じた電圧をアシストモータ１１に印加するように、ＦＥＴ４２ａ〜４２ｃ、４３ａ〜
４３ｃを電子制御するものである。
ところで、このような電動パワーステアリングシステムでは、大きなトルクを得るため
に大電流を必要とする。そのため、図２に示したような昇圧回路５０及び昇圧回路制御装
置５１を設けた電動パワーステアリングシステムが提案されている（例えば、下記の特許
文献１参照）。
に大電流を必要とする。そのため、図２に示したような昇圧回路５０及び昇圧回路制御装
置５１を設けた電動パワーステアリングシステムが提案されている（例えば、下記の特許
文献１参照）。
昇圧回路５０は、バッテリ１６（図１）からのバッテリ電圧ＶIN（例えば、１２Ｖ）の
印加点Ｐ１とアシストモータ１１への電圧印加点Ｐ２との間に設けられるものであり、例
えば、図１に示したヒューズ回路１７とモータ駆動回路４（ＦＥＴ４２ａ〜４２ｃ）との
間に設けられるものである。また、昇圧回路５０は、コンデンサＣ１、Ｃ２、コイルＬ、
及びトランジスタＱ１、Ｑ２を含んで構成されている。なお、ダイオードＤ１、Ｄ２はト
ランジスタＱ１、Ｑ２それぞれの寄生ダイオードである。
印加点Ｐ１とアシストモータ１１への電圧印加点Ｐ２との間に設けられるものであり、例
えば、図１に示したヒューズ回路１７とモータ駆動回路４（ＦＥＴ４２ａ〜４２ｃ）との
間に設けられるものである。また、昇圧回路５０は、コンデンサＣ１、Ｃ２、コイルＬ、
及びトランジスタＱ１、Ｑ２を含んで構成されている。なお、ダイオードＤ１、Ｄ２はト
ランジスタＱ１、Ｑ２それぞれの寄生ダイオードである。
昇圧回路５０においては、印加点Ｐ１と電圧印加点Ｐ２との間にコイルＬ及びトランジ
スタＱ２が接続されている。トランジスタＱ２は、ソースが電圧印加点Ｐ２に接続され、
ドレインがコイルＬの出力側に接続されている。また、トランジスタＱ２のゲートは昇圧
回路制御装置５１に接続されている。
トランジスタＱ１は、ソースが接地され、ドメインがコイルＬとトランジスタＱ２との
間に接続されている。また、トランジスタＱ１のゲートは昇圧回路制御装置５１に接続さ
れている。
スタＱ２が接続されている。トランジスタＱ２は、ソースが電圧印加点Ｐ２に接続され、
ドレインがコイルＬの出力側に接続されている。また、トランジスタＱ２のゲートは昇圧
回路制御装置５１に接続されている。
トランジスタＱ１は、ソースが接地され、ドメインがコイルＬとトランジスタＱ２との
間に接続されている。また、トランジスタＱ１のゲートは昇圧回路制御装置５１に接続さ
れている。
コンデンサＣ１の一端は印加点Ｐ１とコイルＬとの間に接続され、もう一端は接地され
ている。また、コンデンサＣ２の一端は電圧印加点Ｐ２とトランジスタＱ２との間に接続
され、もう一端は接地されている。なお、このコンデンサＣ２が、コイルＬによる昇圧電
圧を充電する平滑用コンデンサとなる。
ている。また、コンデンサＣ２の一端は電圧印加点Ｐ２とトランジスタＱ２との間に接続
され、もう一端は接地されている。なお、このコンデンサＣ２が、コイルＬによる昇圧電
圧を充電する平滑用コンデンサとなる。
昇圧回路制御装置５１は、図示しないＣＰＵ、ＲＯＭ、及びＲＡＭを備えたマイコンを
含んで構成されている。また、電圧印加点Ｐ２が昇圧回路制御装置５１に接続され、昇圧
回路制御装置５１で電圧印加点Ｐ２に生じる出力電圧ＶOUTを検出することができるよう
になっている。
含んで構成されている。また、電圧印加点Ｐ２が昇圧回路制御装置５１に接続され、昇圧
回路制御装置５１で電圧印加点Ｐ２に生じる出力電圧ＶOUTを検出することができるよう
になっている。
昇圧回路制御装置５１は、ＲＯＭに予め記憶された目標昇圧電圧（例えば、３６Ｖ）を
電圧印加点Ｐ２で実現するために、目標出力電圧と実際の出力電圧ＶOUTとの偏差を算出
し、その偏差を縮小すべく（すなわち、フィードバック制御を行うべく）、比例（Ｐ）、
積分（Ｉ）、微分（Ｄ）処理を施して、昇圧回路５０のトランジスタＱ１の制御量を算出
するようになっている。
電圧印加点Ｐ２で実現するために、目標出力電圧と実際の出力電圧ＶOUTとの偏差を算出
し、その偏差を縮小すべく（すなわち、フィードバック制御を行うべく）、比例（Ｐ）、
積分（Ｉ）、微分（Ｄ）処理を施して、昇圧回路５０のトランジスタＱ１の制御量を算出
するようになっている。
さらに、昇圧回路制御装置５１は、この制御量に応じて、トランジスタＱ１に対するデ
ューティ比を算出し、このデューティ比に基づいてトランジスタＱ１に対し、デューティ
比駆動信号を出力し、トランジスタＱ１のオン／オフをデューティ制御するようになって
いる。図３は、昇圧回路制御装置５１からトランジスタＱ１のゲートへ出力されるデュー
ティ比駆動信号の波形の一例を示した波形図である。図中ＴONはトランジスタＱ１のオン
時間を示し、Ｔはパルス周期を示している。従って、デューティ比はＴON／Ｔで表される
。
ューティ比を算出し、このデューティ比に基づいてトランジスタＱ１に対し、デューティ
比駆動信号を出力し、トランジスタＱ１のオン／オフをデューティ制御するようになって
いる。図３は、昇圧回路制御装置５１からトランジスタＱ１のゲートへ出力されるデュー
ティ比駆動信号の波形の一例を示した波形図である。図中ＴONはトランジスタＱ１のオン
時間を示し、Ｔはパルス周期を示している。従って、デューティ比はＴON／Ｔで表される
。
トランジスタＱ１がオンされると、図４（ａ）に示したように、コイルＬに電流が流れ
て、コイルＬにエネルギーが蓄積されることになる。このとき、コイルＬの入力側が正電
位となり、出力側が負電位となる。トランジスタＱ１のオン抵抗による電圧降下ＶQ1を０
Ｖとすれば、コイルＬの出力側は０Ｖとなって、ダイオードＤ２はオフとなる。
て、コイルＬにエネルギーが蓄積されることになる。このとき、コイルＬの入力側が正電
位となり、出力側が負電位となる。トランジスタＱ１のオン抵抗による電圧降下ＶQ1を０
Ｖとすれば、コイルＬの出力側は０Ｖとなって、ダイオードＤ２はオフとなる。
トランジスタＱ１がオフされると、図４（ｂ）に示したように、コイルＬの両端に逆起
電力ＶLが発生して、高い電圧が点Ａに発生し、バッテリ１６からコイルＬ及びダイオー
ドＤ２を通過して、コンデンサＣ２へと電流が流れ、コンデンサＣ２にエネルギーが蓄積
されることになる。すなわち、コイルＬに蓄積されたエネルギーがバッテリ１６の入力電
源に乗せて解放され、それがコンデンサＣ２に蓄積されることになる。このとき、コイル
Ｌの出力側が正電位となり、入力側が負電位となる。また、出力電圧ＶOUTは下記の式で
表される。
ＶOUT≒ＶIN＋ＶL−ＶF
ＶOUT ： 出力電圧
ＶIN ： バッテリ電圧
ＶL ： コイルＬにかかる電圧
ＶF ： ダイオードＤ２の順方向電圧
電力ＶLが発生して、高い電圧が点Ａに発生し、バッテリ１６からコイルＬ及びダイオー
ドＤ２を通過して、コンデンサＣ２へと電流が流れ、コンデンサＣ２にエネルギーが蓄積
されることになる。すなわち、コイルＬに蓄積されたエネルギーがバッテリ１６の入力電
源に乗せて解放され、それがコンデンサＣ２に蓄積されることになる。このとき、コイル
Ｌの出力側が正電位となり、入力側が負電位となる。また、出力電圧ＶOUTは下記の式で
表される。
ＶOUT≒ＶIN＋ＶL−ＶF
ＶOUT ： 出力電圧
ＶIN ： バッテリ電圧
ＶL ： コイルＬにかかる電圧
ＶF ： ダイオードＤ２の順方向電圧
トランジスタＱ１が再度オンされると、図４（ｃ）に示したように、コイルＬに電流が
流れて、コイルＬにエネルギーが蓄積されることになる。コンデンサＣ２に蓄積されたエ
ネルギーは、モータ駆動回路４の制御に応じて解放される。すなわち、モータ駆動回路４
の制御に応じて、コンデンサＣ２からモータ駆動回路４へと電流が流れることになる。
流れて、コイルＬにエネルギーが蓄積されることになる。コンデンサＣ２に蓄積されたエ
ネルギーは、モータ駆動回路４の制御に応じて解放される。すなわち、モータ駆動回路４
の制御に応じて、コンデンサＣ２からモータ駆動回路４へと電流が流れることになる。
昇圧回路制御装置５１（図２）は、上記したように、トランジスタＱ１のオン／オフを
デューティ制御するようになっている。また、昇圧回路制御装置５１は、アシストモータ
１１の回転数が高く、アシストモータ１１が高負荷状態である場合、図５（ａ）に示した
ように、トランジスタＱ１とトランジスタＱ２とを交互にオン／オフするようになってい
る。すなわち、昇圧回路制御装置５１は、アシストモータ１１が高負荷状態である場合、
同期整流方式でトランジスタＱ１、Ｑ２のオン／オフを制御するようになっている。なお
、図中ＩLはコイルＬを流れる電流値であり、トランジスタＱ１がオンされている時、電
流ＩLは徐々に増加し、トランジスタＱ１がオフされている時、電流ＩLは徐々に減少す
ることを示している。
デューティ制御するようになっている。また、昇圧回路制御装置５１は、アシストモータ
１１の回転数が高く、アシストモータ１１が高負荷状態である場合、図５（ａ）に示した
ように、トランジスタＱ１とトランジスタＱ２とを交互にオン／オフするようになってい
る。すなわち、昇圧回路制御装置５１は、アシストモータ１１が高負荷状態である場合、
同期整流方式でトランジスタＱ１、Ｑ２のオン／オフを制御するようになっている。なお
、図中ＩLはコイルＬを流れる電流値であり、トランジスタＱ１がオンされている時、電
流ＩLは徐々に増加し、トランジスタＱ１がオフされている時、電流ＩLは徐々に減少す
ることを示している。
これによって、アシストモータ１１が回生状態に入って、出力電圧ＶOUTが大きく上昇
したとしても、トランジスタＱ２のオンによって、回生電流をトランジスタＱ２を介して
バッテリ１６に流して吸収させることができる。その結果、出力電圧ＶOUTが過度に上昇
してコンデンサＣ２が破壊されるといった事態が生じるのを回避することができる。
したとしても、トランジスタＱ２のオンによって、回生電流をトランジスタＱ２を介して
バッテリ１６に流して吸収させることができる。その結果、出力電圧ＶOUTが過度に上昇
してコンデンサＣ２が破壊されるといった事態が生じるのを回避することができる。
一方、アシストモータ１１の回転数が低く、アシストモータ１１が低負荷状態である場
合、昇圧回路制御装置５１は、図５（ｂ）に示したように、トランジスタＱ１のみをオン
／オフ制御し、トランジスタＱ２はオフのままにしておくようになっている。すなわち、
昇圧回路制御装置５１は、アシストモータ１１が低負荷状態である場合、非同期整流方式
でトランジスタＱ１、Ｑ２のオン／オフを制御するようになっている。
合、昇圧回路制御装置５１は、図５（ｂ）に示したように、トランジスタＱ１のみをオン
／オフ制御し、トランジスタＱ２はオフのままにしておくようになっている。すなわち、
昇圧回路制御装置５１は、アシストモータ１１が低負荷状態である場合、非同期整流方式
でトランジスタＱ１、Ｑ２のオン／オフを制御するようになっている。
アシストモータ１１が低負荷状態である場合、モータ駆動回路４へ流れる電流量は少な
いため、デューティ比は小さくなる。そのため、アシストモータ１１が低負荷状態である
場合に、図６に示したように、同期整流方式でトランジスタＱ１、Ｑ２のオン／オフを制
御すると、コイルＬを流れる電流ＩLが減少して０Ａ以下になって、電流ＩLの流れる向
きが変わり、電流がバッテリ１６へ逆流することになる。
すなわち、アシストモータ１１が低負荷状態である場合に、トランジスタＱ１のみをオ
ン／オフ制御し、トランジスタＱ２をオフのままにしておくのは、コンデンサＣ２に蓄積
されたエネルギーがバッテリ１６側に無駄に放出されるのを防ぐためである。
いため、デューティ比は小さくなる。そのため、アシストモータ１１が低負荷状態である
場合に、図６に示したように、同期整流方式でトランジスタＱ１、Ｑ２のオン／オフを制
御すると、コイルＬを流れる電流ＩLが減少して０Ａ以下になって、電流ＩLの流れる向
きが変わり、電流がバッテリ１６へ逆流することになる。
すなわち、アシストモータ１１が低負荷状態である場合に、トランジスタＱ１のみをオ
ン／オフ制御し、トランジスタＱ２をオフのままにしておくのは、コンデンサＣ２に蓄積
されたエネルギーがバッテリ１６側に無駄に放出されるのを防ぐためである。
ところで、図５（ｂ）に示したように、トランジスタＱ１がオフの時に、トランジスタ
Ｑ２をオフのままにしておくと、コンデンサＣ２に流れ込む電流はダイオードＤ２を通過
することになる。ここで使用されるダイオードとしては、順方向電圧が０．７Ｖ程度のも
のが多く（特性の良いもので０．３Ｖ程度）、例えば、ダイオードＤ２の順方向電圧ＶF
が０．７Ｖで、電流ＩLが２０Ａであれば、ダイオードＤ２で１４Ｗ（＝２０Ａ×０．７
Ｖ）の電力が消費されることになる。
Ｑ２をオフのままにしておくと、コンデンサＣ２に流れ込む電流はダイオードＤ２を通過
することになる。ここで使用されるダイオードとしては、順方向電圧が０．７Ｖ程度のも
のが多く（特性の良いもので０．３Ｖ程度）、例えば、ダイオードＤ２の順方向電圧ＶF
が０．７Ｖで、電流ＩLが２０Ａであれば、ダイオードＤ２で１４Ｗ（＝２０Ａ×０．７
Ｖ）の電力が消費されることになる。
一方、トランジスタＱ２をオンしておけば、コンデンサＣ２に流れ込む電流はトランジ
スタＱ２を通過することになる。ここで使用されるトランジスタとしては、オン抵抗が１
０ｍΩ程度のものが多く、例えば、トランジスタＱ２のオン抵抗が１０ｍΩで、電流ＩL
が２０Ａであれば、トランジスタＱ２で４Ｗ（＝２０Ａ×２０Ａ×１０ｍΩ）の電力が消
費されることになる。
スタＱ２を通過することになる。ここで使用されるトランジスタとしては、オン抵抗が１
０ｍΩ程度のものが多く、例えば、トランジスタＱ２のオン抵抗が１０ｍΩで、電流ＩL
が２０Ａであれば、トランジスタＱ２で４Ｗ（＝２０Ａ×２０Ａ×１０ｍΩ）の電力が消
費されることになる。
すなわち、コンデンサＣ２に流れ込む電流を、トランジスタＱ２ではなく、ダイオード
Ｄ２で通過させると、電力の損失が大きくなり、昇圧の効率が低下することになる。また
、ダイオードＤ２での発熱量が大きくなり、昇圧回路５０の温度が上昇して、昇圧回路５
０に不具合が生じるおそれがある。
特開２００３−３１９７００号公報
Ｄ２で通過させると、電力の損失が大きくなり、昇圧の効率が低下することになる。また
、ダイオードＤ２での発熱量が大きくなり、昇圧回路５０の温度が上昇して、昇圧回路５
０に不具合が生じるおそれがある。
本発明は上記課題に鑑みなされたものであって、昇圧回路内での発熱を抑えることがで
き、昇圧の効率についても向上させることのできる昇圧回路制御装置、及び昇圧回路を提
供することを目的としている。
き、昇圧の効率についても向上させることのできる昇圧回路制御装置、及び昇圧回路を提
供することを目的としている。
上記目的を達成するために本発明に係る昇圧回路制御装置（１）は、直流電源の出力側
に接続される昇圧用コイルと、該昇圧用コイルの出力側に接続された第１のスイッチング
素子及び第２のスイッチング素子と、該第２のスイッチング素子の出力側に接続された平
滑用コンデンサとを備えた昇圧回路を制御する昇圧回路制御装置において、前記第１のス
イッチング素子のオン／オフを制御することによって、前記昇圧用コイルでのエネルギー
の蓄積と放出とを繰り返させ、前記平滑用コンデンサに昇圧電圧を充電させる第１の制御
手段と、前記第１のスイッチング素子がオフされた後、前記第２のスイッチング素子をオ
ンする第２の制御手段と、前記第１のスイッチング素子がオンされていた時に前記昇圧用
コイルを流れていた電流の変化量よりも、前記第１のスイッチング素子がオフされている
時に前記昇圧用コイルを流れる電流の変化量が大きくならないように、前記第２のスイッ
チング素子をオフする第３の制御手段とを備えていることを特徴としている。
に接続される昇圧用コイルと、該昇圧用コイルの出力側に接続された第１のスイッチング
素子及び第２のスイッチング素子と、該第２のスイッチング素子の出力側に接続された平
滑用コンデンサとを備えた昇圧回路を制御する昇圧回路制御装置において、前記第１のス
イッチング素子のオン／オフを制御することによって、前記昇圧用コイルでのエネルギー
の蓄積と放出とを繰り返させ、前記平滑用コンデンサに昇圧電圧を充電させる第１の制御
手段と、前記第１のスイッチング素子がオフされた後、前記第２のスイッチング素子をオ
ンする第２の制御手段と、前記第１のスイッチング素子がオンされていた時に前記昇圧用
コイルを流れていた電流の変化量よりも、前記第１のスイッチング素子がオフされている
時に前記昇圧用コイルを流れる電流の変化量が大きくならないように、前記第２のスイッ
チング素子をオフする第３の制御手段とを備えていることを特徴としている。
上記昇圧回路制御装置（１）によれば、前記第１のスイッチング素子がオンされている
間に前記昇圧用コイルで蓄積されたエネルギーが、前記第１のスイッチング素子がオフさ
れると、前記直流電源にのせて解放されて、前記平滑用コンデンサに蓄積される。すなわ
ち、前記平滑用コンデンサに昇圧電圧が充電される。
間に前記昇圧用コイルで蓄積されたエネルギーが、前記第１のスイッチング素子がオフさ
れると、前記直流電源にのせて解放されて、前記平滑用コンデンサに蓄積される。すなわ
ち、前記平滑用コンデンサに昇圧電圧が充電される。
また、前記第１のスイッチング素子がオフされた後、前記第２のスイッチング素子がオ
ンされるので、前記昇圧用コイルから前記平滑用コンデンサへ流れ込む電流は、前記第２
のスイッチング素子を通過することになる。これによって、前記第２のスイッチング素子
の寄生ダイオードでの発熱及び電力損失を低減することができる。
ンされるので、前記昇圧用コイルから前記平滑用コンデンサへ流れ込む電流は、前記第２
のスイッチング素子を通過することになる。これによって、前記第２のスイッチング素子
の寄生ダイオードでの発熱及び電力損失を低減することができる。
図７は、コイルＬに流れる電流ＩLの変化の一例を示した図である。図中ＴONはトラン
ジスタＱ１がオンされている時間を示し、ＴOFFはトランジスタＱ１がオフされている時
間を示している。ＶLONはトランジスタＱ１がオンされている時にコイルＬにかかる電圧
を示し、ＶLOFFはトランジスタＱ１がオフされている時にコイルＬにかかる電圧を示して
いる。また、ＩLPはコイルＬに流れる電流のピーク値を示し、ＩLSはトランジスタＱ１が
オンされた時にコイルＬに流れていた電流の大きさを示している。
ジスタＱ１がオンされている時間を示し、ＴOFFはトランジスタＱ１がオフされている時
間を示している。ＶLONはトランジスタＱ１がオンされている時にコイルＬにかかる電圧
を示し、ＶLOFFはトランジスタＱ１がオフされている時にコイルＬにかかる電圧を示して
いる。また、ＩLPはコイルＬに流れる電流のピーク値を示し、ＩLSはトランジスタＱ１が
オンされた時にコイルＬに流れていた電流の大きさを示している。
トランジスタＱ１がオンされている時、電流ＩLは徐々に増大し、トランジスタＱ１が
オフされている時、電流ＩLは徐々に減少する。コイルＬにかかる電圧ＶLは、コイルＬ
に流れる電流ＩLの微分に比例し、下記の式で表される。そのため、電流ＩLの変化の傾
きはＶL／Ｌ（＝ｄＩL／ｄｔ）で表すことができる。
ＶL＝Ｌ・ｄＩL／ｄｔ
Ｌ ： インダクタンス
オフされている時、電流ＩLは徐々に減少する。コイルＬにかかる電圧ＶLは、コイルＬ
に流れる電流ＩLの微分に比例し、下記の式で表される。そのため、電流ＩLの変化の傾
きはＶL／Ｌ（＝ｄＩL／ｄｔ）で表すことができる。
ＶL＝Ｌ・ｄＩL／ｄｔ
Ｌ ： インダクタンス
図７に示したように、トランジスタＱ１がオンされている時にコイルＬを流れる電流Ｉ
Lの変化量ΔＩLONよりも、トランジスタＱ１がオフされている時にコイルＬを流れる電
流ＩLの変化量ΔＩLOFFが大きければ、コイルＬに流れる電流ＩLは電流値ＩLSを下回る
ことになる。すなわち、電流値ＩLSが０Ａであった場合、コイルＬに流れる電流ＩLがバ
ッテリ１６側に逆流することになる。
Lの変化量ΔＩLONよりも、トランジスタＱ１がオフされている時にコイルＬを流れる電
流ＩLの変化量ΔＩLOFFが大きければ、コイルＬに流れる電流ＩLは電流値ＩLSを下回る
ことになる。すなわち、電流値ＩLSが０Ａであった場合、コイルＬに流れる電流ＩLがバ
ッテリ１６側に逆流することになる。
ところが、上記昇圧回路制御装置（１）によれば、前記第１のスイッチング素子がオン
されていた時に前記昇圧用コイルを流れていた電流の変化量よりも、前記第１のスイッチ
ング素子がオフされている時に前記昇圧用コイルを流れる電流の変化量が大きくならない
ように（すなわち、前記昇圧用コイルに流れる電流の向きが変わらないように）、前記第
２のスイッチング素子がオフされるので、前記平滑用コンデンサに蓄積されたエネルギー
が前記直流電源側に流れるのを防止することができる。すなわち、無駄にエネルギーが放
出されるといった事態が生じるのを回避することができる。
されていた時に前記昇圧用コイルを流れていた電流の変化量よりも、前記第１のスイッチ
ング素子がオフされている時に前記昇圧用コイルを流れる電流の変化量が大きくならない
ように（すなわち、前記昇圧用コイルに流れる電流の向きが変わらないように）、前記第
２のスイッチング素子がオフされるので、前記平滑用コンデンサに蓄積されたエネルギー
が前記直流電源側に流れるのを防止することができる。すなわち、無駄にエネルギーが放
出されるといった事態が生じるのを回避することができる。
また、本発明に係る昇圧回路制御装置（２）は、直流電源の出力側に接続される昇圧用
コイルと、該昇圧用コイルの出力側に接続された第１のスイッチング素子及び第２のスイ
ッチング素子と、該第２のスイッチング素子の出力側に接続された平滑用コンデンサとを
備えた昇圧回路を制御する昇圧回路制御装置において、前記第１のスイッチング素子のオ
ン／オフを制御することによって、前記昇圧用コイルでのエネルギーの蓄積と放出とを繰
り返させ、前記平滑用コンデンサに昇圧電圧を充電させる第１の制御手段と、前記第１の
スイッチング素子がオフされた後、前記第２のスイッチング素子をオンする第２の制御手
段と、前記第２のスイッチング素子の入力側の電圧が、前記第２のスイッチング素子の出
力側の電圧よりも小さくならないように、前記第２のスイッチング素子をオフする第３の
制御手段とを備えていることを特徴としている。
コイルと、該昇圧用コイルの出力側に接続された第１のスイッチング素子及び第２のスイ
ッチング素子と、該第２のスイッチング素子の出力側に接続された平滑用コンデンサとを
備えた昇圧回路を制御する昇圧回路制御装置において、前記第１のスイッチング素子のオ
ン／オフを制御することによって、前記昇圧用コイルでのエネルギーの蓄積と放出とを繰
り返させ、前記平滑用コンデンサに昇圧電圧を充電させる第１の制御手段と、前記第１の
スイッチング素子がオフされた後、前記第２のスイッチング素子をオンする第２の制御手
段と、前記第２のスイッチング素子の入力側の電圧が、前記第２のスイッチング素子の出
力側の電圧よりも小さくならないように、前記第２のスイッチング素子をオフする第３の
制御手段とを備えていることを特徴としている。
上記昇圧回路制御装置（２）によれば、前記第１のスイッチング素子がオンされている
間に前記昇圧用コイルで蓄積されたエネルギーが、前記第１のスイッチング素子がオフさ
れると、前記直流電源にのせて解放されて、前記平滑用コンデンサに蓄積される。すなわ
ち、前記平滑用コンデンサに昇圧電圧が充電される。
間に前記昇圧用コイルで蓄積されたエネルギーが、前記第１のスイッチング素子がオフさ
れると、前記直流電源にのせて解放されて、前記平滑用コンデンサに蓄積される。すなわ
ち、前記平滑用コンデンサに昇圧電圧が充電される。
また、前記第１のスイッチング素子がオフされた後、前記第２のスイッチング素子がオ
ンされるので、前記昇圧用コイルから前記平滑用コンデンサへ流れ込む電流は、前記第２
のスイッチング素子を通過することになる。これによって、前記第２のスイッチング素子
の寄生ダイオードでの発熱及び電力損失を低減することができる。
ンされるので、前記昇圧用コイルから前記平滑用コンデンサへ流れ込む電流は、前記第２
のスイッチング素子を通過することになる。これによって、前記第２のスイッチング素子
の寄生ダイオードでの発熱及び電力損失を低減することができる。
さらに、上記昇圧回路制御装置（２）によれば、前記第２のスイッチング素子の入力側
の電圧が、前記第２のスイッチング素子の出力側の電圧よりも小さくならないように（す
なわち、前記昇圧用コイルに流れる電流の向きが変わらないように）、前記第２のスイッ
チング素子がオフされるので、前記平滑用コンデンサに蓄積されたエネルギーが前記直流
電源側に流れるのを防止することができる。すなわち、無駄にエネルギーが放出されると
いった事態が生じるのを回避することができる。
の電圧が、前記第２のスイッチング素子の出力側の電圧よりも小さくならないように（す
なわち、前記昇圧用コイルに流れる電流の向きが変わらないように）、前記第２のスイッ
チング素子がオフされるので、前記平滑用コンデンサに蓄積されたエネルギーが前記直流
電源側に流れるのを防止することができる。すなわち、無駄にエネルギーが放出されると
いった事態が生じるのを回避することができる。
また、本発明に係る昇圧回路制御装置（３）は、直流電源の出力側に接続される昇圧用
コイルと、該昇圧用コイルの出力側に接続された第１のスイッチング素子及び第２のスイ
ッチング素子と、該第２のスイッチング素子の出力側に接続された平滑用コンデンサとを
備えた昇圧回路を制御する昇圧回路制御装置において、前記第１のスイッチング素子のオ
ン／オフを制御することによって、前記昇圧用コイルでのエネルギーの蓄積と放出とを繰
り返させ、前記平滑用コンデンサに昇圧電圧を充電させる第１の制御手段と、前記第１の
スイッチング素子がオフされた後、前記第２のスイッチング素子をオンする第２の制御手
段と、前記第２のスイッチング素子を流れる電流の向きが変わらないように、前記第２の
スイッチング素子をオフする第３の制御手段とを備えていることを特徴としている。
コイルと、該昇圧用コイルの出力側に接続された第１のスイッチング素子及び第２のスイ
ッチング素子と、該第２のスイッチング素子の出力側に接続された平滑用コンデンサとを
備えた昇圧回路を制御する昇圧回路制御装置において、前記第１のスイッチング素子のオ
ン／オフを制御することによって、前記昇圧用コイルでのエネルギーの蓄積と放出とを繰
り返させ、前記平滑用コンデンサに昇圧電圧を充電させる第１の制御手段と、前記第１の
スイッチング素子がオフされた後、前記第２のスイッチング素子をオンする第２の制御手
段と、前記第２のスイッチング素子を流れる電流の向きが変わらないように、前記第２の
スイッチング素子をオフする第３の制御手段とを備えていることを特徴としている。
上記昇圧回路制御装置（３）によれば、前記第１のスイッチング素子がオンされている
間に前記昇圧用コイルで蓄積されたエネルギーが、前記第１のスイッチング素子がオフさ
れると、前記直流電源にのせて解放されて、前記平滑用コンデンサに蓄積される。すなわ
ち、前記平滑用コンデンサに昇圧電圧が充電される。
間に前記昇圧用コイルで蓄積されたエネルギーが、前記第１のスイッチング素子がオフさ
れると、前記直流電源にのせて解放されて、前記平滑用コンデンサに蓄積される。すなわ
ち、前記平滑用コンデンサに昇圧電圧が充電される。
また、前記第１のスイッチング素子がオフされた後、前記第２のスイッチング素子がオ
ンされるので、前記昇圧用コイルから前記平滑用コンデンサへ流れ込む電流は、前記第２
のスイッチング素子を通過することになる。これによって、前記第２のスイッチング素子
の寄生ダイオードでの発熱及び電力損失を低減することができる。
ンされるので、前記昇圧用コイルから前記平滑用コンデンサへ流れ込む電流は、前記第２
のスイッチング素子を通過することになる。これによって、前記第２のスイッチング素子
の寄生ダイオードでの発熱及び電力損失を低減することができる。
さらに、上記昇圧回路制御装置（３）によれば、前記第１のスイッチング素子がオフさ
れ、前記第２のスイッチング素子がオンされた後、前記第２のスイッチング素子を流れる
電流の向きが変わらないように（すなわち、前記昇圧用コイルに流れる電流の向きが変わ
らないように）、前記第２のスイッチング素子がオフされるので、前記平滑用コンデンサ
に蓄積されたエネルギーが前記直流電源側に流れるのを防止することができる。すなわち
、無駄にエネルギーが放出されるといった事態が生じるのを回避することができる。
れ、前記第２のスイッチング素子がオンされた後、前記第２のスイッチング素子を流れる
電流の向きが変わらないように（すなわち、前記昇圧用コイルに流れる電流の向きが変わ
らないように）、前記第２のスイッチング素子がオフされるので、前記平滑用コンデンサ
に蓄積されたエネルギーが前記直流電源側に流れるのを防止することができる。すなわち
、無駄にエネルギーが放出されるといった事態が生じるのを回避することができる。
また、本発明に係る昇圧回路（１）は、直流電源の出力側に接続される昇圧用コイルと
、該昇圧用コイルの出力側に接続された第１のスイッチング素子及び第２のスイッチング
素子と、該第２のスイッチング素子の出力側に接続された平滑用コンデンサとを備えた昇
圧回路において、前記昇圧用コイルと前記第２のスイッチング素子との間を流れる電流値
を検出する検出手段と、該検出手段により得られた検出値と基準値とを比較し、その比較
結果に基づいて、前記第２のスイッチング素子をオン／オフするための信号を出力する比
較手段とを備えていることを特徴としている。
、該昇圧用コイルの出力側に接続された第１のスイッチング素子及び第２のスイッチング
素子と、該第２のスイッチング素子の出力側に接続された平滑用コンデンサとを備えた昇
圧回路において、前記昇圧用コイルと前記第２のスイッチング素子との間を流れる電流値
を検出する検出手段と、該検出手段により得られた検出値と基準値とを比較し、その比較
結果に基づいて、前記第２のスイッチング素子をオン／オフするための信号を出力する比
較手段とを備えていることを特徴としている。
上記昇圧回路（１）によれば、前記昇圧用コイルと前記第２のスイッチング素子との間
を流れる電流値に基づいて、前記第２のスイッチング素子をオン／オフすることができる
ので、前記第２のスイッチング素子をオンした後、前記昇圧用コイルに流れる電流の向き
が変わらないタイミングで、前記第２のスイッチング素子をオフすることができる。
を流れる電流値に基づいて、前記第２のスイッチング素子をオン／オフすることができる
ので、前記第２のスイッチング素子をオンした後、前記昇圧用コイルに流れる電流の向き
が変わらないタイミングで、前記第２のスイッチング素子をオフすることができる。
従って、前記平滑用コンデンサに蓄積されたエネルギーが前記直流電源側に流れるのを
防止することができる。すなわち、無駄にエネルギーが放出されるといった事態が生じる
のを回避することができる。また、前記第２のスイッチング素子のオン／オフがハード的
に行われ、前記昇圧回路を制御する制御装置が電流をモニタし続ける必要がないので、前
記制御装置の処理負荷を軽減することができる。
防止することができる。すなわち、無駄にエネルギーが放出されるといった事態が生じる
のを回避することができる。また、前記第２のスイッチング素子のオン／オフがハード的
に行われ、前記昇圧回路を制御する制御装置が電流をモニタし続ける必要がないので、前
記制御装置の処理負荷を軽減することができる。
以下、本発明に係る昇圧回路制御装置、及び昇圧回路の実施の形態を図面に基づいて説
明する。図８は実施の形態（１）に係る昇圧回路制御装置、及び昇圧回路を含んで構成さ
れる昇圧システムの要部を概略的に示したブロック図である。なお、ここでは図１に示し
た電動パワーステアリングシステムにこれら昇圧回路制御装置及び昇圧回路を設けた場合
について説明する。
明する。図８は実施の形態（１）に係る昇圧回路制御装置、及び昇圧回路を含んで構成さ
れる昇圧システムの要部を概略的に示したブロック図である。なお、ここでは図１に示し
た電動パワーステアリングシステムにこれら昇圧回路制御装置及び昇圧回路を設けた場合
について説明する。
図中５０は昇圧回路を示しており、昇圧回路５０は、バッテリ１６（図１）からのバッ
テリ電圧ＶIN（例えば、１２Ｖ）の印加点Ｐ１とアシストモータ１１への電圧印加点Ｐ２
との間に設けられるものであり、例えば、図１に示したヒューズ回路１７とモータ駆動回
路４（ＦＥＴ４２ａ〜４２ｃ）との間に設けられるものである。また、昇圧回路５０は、
コンデンサＣ１、Ｃ２、コイルＬ、及びトランジスタＱ１、Ｑ２を含んで構成されている
。なお、ダイオードＤ１、Ｄ２はトランジスタＱ１、Ｑ２それぞれの寄生ダイオードであ
る。
テリ電圧ＶIN（例えば、１２Ｖ）の印加点Ｐ１とアシストモータ１１への電圧印加点Ｐ２
との間に設けられるものであり、例えば、図１に示したヒューズ回路１７とモータ駆動回
路４（ＦＥＴ４２ａ〜４２ｃ）との間に設けられるものである。また、昇圧回路５０は、
コンデンサＣ１、Ｃ２、コイルＬ、及びトランジスタＱ１、Ｑ２を含んで構成されている
。なお、ダイオードＤ１、Ｄ２はトランジスタＱ１、Ｑ２それぞれの寄生ダイオードであ
る。
昇圧回路５０においては、印加点Ｐ１と電圧印加点Ｐ２との間にコイルＬ及びトランジ
スタＱ２が接続されている。トランジスタＱ２は、ソースが電圧印加点Ｐ２に接続され、
ドレインがコイルＬの出力側に接続されている。また、トランジスタＱ２のゲートは昇圧
回路制御装置６１に接続されている。
トランジスタＱ１は、ソースが接地され、ドメインがコイルＬとトランジスタＱ２との
間に接続されている。また、トランジスタＱ１のゲートは昇圧回路制御装置６１に接続さ
れている。
スタＱ２が接続されている。トランジスタＱ２は、ソースが電圧印加点Ｐ２に接続され、
ドレインがコイルＬの出力側に接続されている。また、トランジスタＱ２のゲートは昇圧
回路制御装置６１に接続されている。
トランジスタＱ１は、ソースが接地され、ドメインがコイルＬとトランジスタＱ２との
間に接続されている。また、トランジスタＱ１のゲートは昇圧回路制御装置６１に接続さ
れている。
コンデンサＣ１の一端は印加点Ｐ１とコイルＬとの間に接続され、もう一端は接地され
ている。また、コンデンサＣ２の一端は電圧印加点Ｐ２とトランジスタＱ２との間に接続
され、もう一端は接地されている。なお、このコンデンサＣ２が、コイルＬによる昇圧電
圧を充電する平滑用コンデンサとなる。
ている。また、コンデンサＣ２の一端は電圧印加点Ｐ２とトランジスタＱ２との間に接続
され、もう一端は接地されている。なお、このコンデンサＣ２が、コイルＬによる昇圧電
圧を充電する平滑用コンデンサとなる。
昇圧回路制御装置６１は、図示しないＣＰＵ、ＲＯＭ、及びＲＡＭを備えたマイコンを
含んで構成されている。また、電圧印加点Ｐ２は昇圧回路制御装置６１に接続され、昇圧
回路制御装置６１で電圧印加点Ｐ２に生じる出力電圧ＶOUTを検出することができるよう
になっている。
含んで構成されている。また、電圧印加点Ｐ２は昇圧回路制御装置６１に接続され、昇圧
回路制御装置６１で電圧印加点Ｐ２に生じる出力電圧ＶOUTを検出することができるよう
になっている。
昇圧回路制御装置６１は、ＲＯＭに予め記憶された目標昇圧電圧（例えば、３６Ｖ）を
電圧印加点Ｐ２で実現するために、目標出力電圧と実際の出力電圧ＶOUTとの偏差を算出
し、その偏差を縮小すべく（すなわち、フィードバック制御を行うべく）、比例（Ｐ）、
積分（Ｉ）、微分（Ｄ）処理を施して、昇圧回路５０のトランジスタＱ１の制御量を算出
するようになっている。
電圧印加点Ｐ２で実現するために、目標出力電圧と実際の出力電圧ＶOUTとの偏差を算出
し、その偏差を縮小すべく（すなわち、フィードバック制御を行うべく）、比例（Ｐ）、
積分（Ｉ）、微分（Ｄ）処理を施して、昇圧回路５０のトランジスタＱ１の制御量を算出
するようになっている。
さらに、昇圧回路制御装置６１は、この制御量に応じて、トランジスタＱ１に対するデ
ューティ比を算出し、このデューティ比に基づいてトランジスタＱ１に対し、デューティ
比駆動信号を出力し、トランジスタＱ１のオン／オフをデューティ制御するようになって
いる。図３に、昇圧回路制御装置６１からトランジスタＱ１へ出力されるデューティ比駆
動信号の波形の一例を示している。また、図４に、トランジスタＱ１のオン／オフをデュ
ーティ制御した場合における電流の流れなどを示している。
ューティ比を算出し、このデューティ比に基づいてトランジスタＱ１に対し、デューティ
比駆動信号を出力し、トランジスタＱ１のオン／オフをデューティ制御するようになって
いる。図３に、昇圧回路制御装置６１からトランジスタＱ１へ出力されるデューティ比駆
動信号の波形の一例を示している。また、図４に、トランジスタＱ１のオン／オフをデュ
ーティ制御した場合における電流の流れなどを示している。
また、昇圧回路制御装置６１は、下記のａ〜ｃの処理を行うようになっている。
〈ａ〉トランジスタＱ１がオンされている時に、コイルＬを流れる電流ＩLの変化量Δ
ＩLONを算出する。
ΔＩLON＝ＶLON・ＴON／Ｌ
ＶLON ： トランジスタＱ１のオン時にコイルＬにかかる電圧
ＴON ： トランジスタＱ１がオンされている時間
Ｌ ： コイルＬのインダクタンス
トランジスタＱ１がオンされている時に、コイルＬにかかる電圧ＶLONについては、下
記の式より求めることができる。
ＶLON＝ＶIN−ＶQ1−ＶIL
ＶIN ： バッテリ電圧
ＶQ1 ： トランジスタＱ１のオン抵抗による電圧降下
ＶIL ： その他の昇圧回路５０内における電圧降下
なお、バッテリ電圧ＶINや、トランジスタＱ１のオン抵抗による電圧降下ＶQ1に比べて
、その他の昇圧回路５０内における電圧降下ＶILは非常に小さいため、コイルＬにかかる
電圧ＶLONを下記の式より求めても良い。
ＶLON≒ＶIN−ＶQ1
〈ａ〉トランジスタＱ１がオンされている時に、コイルＬを流れる電流ＩLの変化量Δ
ＩLONを算出する。
ΔＩLON＝ＶLON・ＴON／Ｌ
ＶLON ： トランジスタＱ１のオン時にコイルＬにかかる電圧
ＴON ： トランジスタＱ１がオンされている時間
Ｌ ： コイルＬのインダクタンス
トランジスタＱ１がオンされている時に、コイルＬにかかる電圧ＶLONについては、下
記の式より求めることができる。
ＶLON＝ＶIN−ＶQ1−ＶIL
ＶIN ： バッテリ電圧
ＶQ1 ： トランジスタＱ１のオン抵抗による電圧降下
ＶIL ： その他の昇圧回路５０内における電圧降下
なお、バッテリ電圧ＶINや、トランジスタＱ１のオン抵抗による電圧降下ＶQ1に比べて
、その他の昇圧回路５０内における電圧降下ＶILは非常に小さいため、コイルＬにかかる
電圧ＶLONを下記の式より求めても良い。
ＶLON≒ＶIN−ＶQ1
電圧降下ＶQ1は、トランジスタＱ１のオン抵抗ＲQ1と、オン時にトランジスタＱ１に流
れる電流（すなわち、コイルＬに流れる電流ＩL）の平均値との積から求めることができ
る。トランジスタＱ１がオンされている時にコイルＬに流れる電流ＩLは、図７に示した
ように、電流値ＩLSから電流値ＩLP（＝ＩLS＋ΔＩLON）まで変化することになる。
従って、オン時にトランジスタＱ１に流れる電流の平均値はＩLS＋ΔＩLON／２で表す
ことができ、例えば、電流値ＩLSが０Ａである場合、オン時にトランジスタＱ１に流れる
電流の平均値はΔＩLON／２となる。
れる電流（すなわち、コイルＬに流れる電流ＩL）の平均値との積から求めることができ
る。トランジスタＱ１がオンされている時にコイルＬに流れる電流ＩLは、図７に示した
ように、電流値ＩLSから電流値ＩLP（＝ＩLS＋ΔＩLON）まで変化することになる。
従って、オン時にトランジスタＱ１に流れる電流の平均値はＩLS＋ΔＩLON／２で表す
ことができ、例えば、電流値ＩLSが０Ａである場合、オン時にトランジスタＱ１に流れる
電流の平均値はΔＩLON／２となる。
〈ｂ〉トランジスタＱ１がオフされている時に、コイルＬを流れる電流ＩLの変化量Δ
ＩLが変化量ΔＩLONに到達する時間Ｘを算出する。
ΔＩL＝ΔＩLON …（１）
ΔＩL＝ＶLOFF・Ｘ／Ｌ …（２）
上記（１）、（２）式より、Ｘ＝ΔＩLON・Ｌ／ＶLOFFが求められる。
ＶLOFF ： トランジスタＱ１のオフ時にコイルＬにかかる電圧
トランジスタＱ１がオフされている時に、コイルＬにかかる電圧ＶLOFFについては、下
記の式より求めることができる。
ＶLOFF＝ＶOUT＋ＶF＋ＶOL−ＶIN−ＶIL
ＶOUT： 電圧印加点Ｐ２に生じる出力電圧
ＶF ： ダイオードＤ２の順方向電圧
ＶOL ： 昇圧回路５０外（例えば、モータ駆動回路４）における電圧降下
ＶIN ： バッテリ電圧
ＶIL ： その他の昇圧回路５０内における電圧降下
なお、コイルＬにかかる電圧ＶLOFFや、出力電圧ＶOUT、ダイオードＤ２の順方向電圧
ＶFに比べて、昇圧回路５０外における電圧降下ＶOLやその他の昇圧回路５０内における
電圧降下ＶILは非常に小さいため、コイルＬにかかる電圧ＶLOFFを下記の式より求めても
良い。
ＶLOFF≒ＶOUT＋ＶF−ＶIN
ＩLが変化量ΔＩLONに到達する時間Ｘを算出する。
ΔＩL＝ΔＩLON …（１）
ΔＩL＝ＶLOFF・Ｘ／Ｌ …（２）
上記（１）、（２）式より、Ｘ＝ΔＩLON・Ｌ／ＶLOFFが求められる。
ＶLOFF ： トランジスタＱ１のオフ時にコイルＬにかかる電圧
トランジスタＱ１がオフされている時に、コイルＬにかかる電圧ＶLOFFについては、下
記の式より求めることができる。
ＶLOFF＝ＶOUT＋ＶF＋ＶOL−ＶIN−ＶIL
ＶOUT： 電圧印加点Ｐ２に生じる出力電圧
ＶF ： ダイオードＤ２の順方向電圧
ＶOL ： 昇圧回路５０外（例えば、モータ駆動回路４）における電圧降下
ＶIN ： バッテリ電圧
ＶIL ： その他の昇圧回路５０内における電圧降下
なお、コイルＬにかかる電圧ＶLOFFや、出力電圧ＶOUT、ダイオードＤ２の順方向電圧
ＶFに比べて、昇圧回路５０外における電圧降下ＶOLやその他の昇圧回路５０内における
電圧降下ＶILは非常に小さいため、コイルＬにかかる電圧ＶLOFFを下記の式より求めても
良い。
ＶLOFF≒ＶOUT＋ＶF−ＶIN
〈ｃ〉トランジスタＱ１をオフした後、トランジスタＱ２をオンし、時間Ｘが経過した
後、トランジスタＱ２をオフする。但し、時間ＸがトランジスタＱ１のオフ時間ＴOFFよ
りも長い場合には、トランジスタＱ２をオンし、時間ＴOFFが経過した後、トランジスタ
Ｑ２をオフする。
後、トランジスタＱ２をオフする。但し、時間ＸがトランジスタＱ１のオフ時間ＴOFFよ
りも長い場合には、トランジスタＱ２をオンし、時間ＴOFFが経過した後、トランジスタ
Ｑ２をオフする。
図９、図１０は、上記ａ〜ｃの処理を行った場合における、コイルＬに流れる電流ＩL
の変化の一例を示した図である。これら図から、トランジスタＱ１がオンされている時、
電流ＩLは徐々に増大し、トランジスタＱ１がオフされている時、電流ＩLは徐々に減少
するが、電流ＩLの変化量ΔＩLOFFが変化量ΔＩLONに到達した時に、トランジスタＱ２
がオフされるので、それ以上電流ＩLは減少しないことが分かる。
の変化の一例を示した図である。これら図から、トランジスタＱ１がオンされている時、
電流ＩLは徐々に増大し、トランジスタＱ１がオフされている時、電流ＩLは徐々に減少
するが、電流ＩLの変化量ΔＩLOFFが変化量ΔＩLONに到達した時に、トランジスタＱ２
がオフされるので、それ以上電流ＩLは減少しないことが分かる。
上記実施の形態（１）に係る昇圧回路制御装置によれば、トランジスタＱ１がオンされ
ている間にコイルＬで蓄積されたエネルギーが、トランジスタＱ１がオフされると、バッ
テリ１６の直流電源にのせて解放されて、コンデンサＣ２に蓄積される。すなわち、コン
デンサＣ２に昇圧電圧が充電される。
ている間にコイルＬで蓄積されたエネルギーが、トランジスタＱ１がオフされると、バッ
テリ１６の直流電源にのせて解放されて、コンデンサＣ２に蓄積される。すなわち、コン
デンサＣ２に昇圧電圧が充電される。
また、トランジスタＱ１がオフされた後、トランジスタＱ２がオンされるので、コイル
ＬからコンデンサＣ２へ流れ込む電流は、トランジスタＱ２を通過することになる。これ
によって、トランジスタＱ２の寄生ダイオードであるダイオードＤ２での発熱及び電力損
失を低減することができる。
ＬからコンデンサＣ２へ流れ込む電流は、トランジスタＱ２を通過することになる。これ
によって、トランジスタＱ２の寄生ダイオードであるダイオードＤ２での発熱及び電力損
失を低減することができる。
また、トランジスタＱ１がオンされていた時にコイルＬを流れていた電流ＩLの変化量
ΔＩLONよりも、トランジスタＱ１がオフされている時にコイルＬを流れる電流ＩLの変
化量ΔＩLOFFが大きくならないように（すなわち、コイルＬに流れる電流ＩLの向きが変
わらないように）、トランジスタＱ２がオフされるので、コンデンサＣ２に蓄積されたエ
ネルギーがバッテリ１６側に流れ、無駄にエネルギー放出されるといった事態が生じるの
を回避することができる。
ΔＩLONよりも、トランジスタＱ１がオフされている時にコイルＬを流れる電流ＩLの変
化量ΔＩLOFFが大きくならないように（すなわち、コイルＬに流れる電流ＩLの向きが変
わらないように）、トランジスタＱ２がオフされるので、コンデンサＣ２に蓄積されたエ
ネルギーがバッテリ１６側に流れ、無駄にエネルギー放出されるといった事態が生じるの
を回避することができる。
なお、バッテリ電圧ＶINは変動するため、図１１に示したように、別の実施の形態に係
る昇圧回路制御装置では、印加点Ｐ１に昇圧回路制御装置６１Ａを接続し、昇圧回路制御
装置６１Ａでバッテリ電圧ＶINを検出することができるようにしても良い。これにより、
より一層精度の高い制御を実現することができる。
る昇圧回路制御装置では、印加点Ｐ１に昇圧回路制御装置６１Ａを接続し、昇圧回路制御
装置６１Ａでバッテリ電圧ＶINを検出することができるようにしても良い。これにより、
より一層精度の高い制御を実現することができる。
図１２は実施の形態（２）に係る昇圧回路制御装置、及び昇圧回路を含んで構成される
昇圧システムの要部を概略的に示したブロック図である。なお、ここでも図１に示した電
動パワーステアリングシステムにこれら昇圧回路制御装置及び昇圧回路を設けた場合につ
いて説明する。また、図８に示した昇圧システムと同様の構成部分については同符号を付
し、ここではその説明を省略する。
昇圧システムの要部を概略的に示したブロック図である。なお、ここでも図１に示した電
動パワーステアリングシステムにこれら昇圧回路制御装置及び昇圧回路を設けた場合につ
いて説明する。また、図８に示した昇圧システムと同様の構成部分については同符号を付
し、ここではその説明を省略する。
図中７１は昇圧回路制御装置を示しており、昇圧回路制御装置７１は、図示しないＣＰ
Ｕ、ＲＯＭ、及びＲＡＭを備えたマイコンを含んで構成されている。また、電圧印加点Ｐ
２が昇圧回路制御装置７１に接続され、昇圧回路制御装置７１で電圧印加点Ｐ２に生じる
出力電圧ＶOUTを検出することができるようになっている。また、コイルＬとトランジス
タＱ２との接続点Ｂが昇圧回路制御装置７１に接続され、昇圧回路制御装置７１で接続点
Ｂに生じる電圧ＶBを検出することができるようになっている。
Ｕ、ＲＯＭ、及びＲＡＭを備えたマイコンを含んで構成されている。また、電圧印加点Ｐ
２が昇圧回路制御装置７１に接続され、昇圧回路制御装置７１で電圧印加点Ｐ２に生じる
出力電圧ＶOUTを検出することができるようになっている。また、コイルＬとトランジス
タＱ２との接続点Ｂが昇圧回路制御装置７１に接続され、昇圧回路制御装置７１で接続点
Ｂに生じる電圧ＶBを検出することができるようになっている。
昇圧回路制御装置７１は、ＲＯＭに予め記憶された目標昇圧電圧（例えば、３６Ｖ）を
電圧印加点Ｐ２で実現するために、目標出力電圧と実際の出力電圧ＶOUTとの偏差を算出
し、その偏差を縮小すべく（すなわち、フィードバック制御を行うべく）、比例（Ｐ）、
積分（Ｉ）、微分（Ｄ）処理を施して、昇圧回路５０のトランジスタＱ１の制御量を算出
するようになっている。
電圧印加点Ｐ２で実現するために、目標出力電圧と実際の出力電圧ＶOUTとの偏差を算出
し、その偏差を縮小すべく（すなわち、フィードバック制御を行うべく）、比例（Ｐ）、
積分（Ｉ）、微分（Ｄ）処理を施して、昇圧回路５０のトランジスタＱ１の制御量を算出
するようになっている。
さらに、昇圧回路制御装置７１は、この制御量に応じて、トランジスタＱ１に対するデ
ューティ比を算出し、このデューティ比に基づいてトランジスタＱ１に対し、デューティ
比駆動信号を出力し、トランジスタＱ１のオン／オフをデューティ制御するようになって
いる。図３に、昇圧回路制御装置７１からトランジスタＱ１へ出力されるデューティ比駆
動信号の波形の一例を示している。また、図４に、トランジスタＱ１のオン／オフをデュ
ーティ制御した場合における電流の流れなどを示している。
ューティ比を算出し、このデューティ比に基づいてトランジスタＱ１に対し、デューティ
比駆動信号を出力し、トランジスタＱ１のオン／オフをデューティ制御するようになって
いる。図３に、昇圧回路制御装置７１からトランジスタＱ１へ出力されるデューティ比駆
動信号の波形の一例を示している。また、図４に、トランジスタＱ１のオン／オフをデュ
ーティ制御した場合における電流の流れなどを示している。
また、昇圧回路制御装置７１は、下記のａ〜ｃの処理を行うようになっている。
〈ａ〉トランジスタＱ１をオフした後、トランジスタＱ２をオンする。
〈ｂ〉トランジスタＱ２をオンしている間、接続点Ｂに生じる電圧ＶBと電圧印加点Ｐ
２に生じる出力電圧ＶOUTとを比較する。
トランジスタＱ１がオフされ、トランジスタＱ２がオンされた直後は、接続点Ｂに高い
電圧が発生し、出力電圧ＶOUTよりも電圧ＶBの方が大きくなるが、その後、コンデンサ
Ｃ２での充電が開始され、出力電圧ＶOUTが上昇することになる。
〈ｃ〉接続点Ｂに生じる電圧ＶBと電圧印加点Ｐ２に生じる出力電圧ＶOUTとが等しく
なったと判断すれば、トランジスタＱ２をオフする。
〈ａ〉トランジスタＱ１をオフした後、トランジスタＱ２をオンする。
〈ｂ〉トランジスタＱ２をオンしている間、接続点Ｂに生じる電圧ＶBと電圧印加点Ｐ
２に生じる出力電圧ＶOUTとを比較する。
トランジスタＱ１がオフされ、トランジスタＱ２がオンされた直後は、接続点Ｂに高い
電圧が発生し、出力電圧ＶOUTよりも電圧ＶBの方が大きくなるが、その後、コンデンサ
Ｃ２での充電が開始され、出力電圧ＶOUTが上昇することになる。
〈ｃ〉接続点Ｂに生じる電圧ＶBと電圧印加点Ｐ２に生じる出力電圧ＶOUTとが等しく
なったと判断すれば、トランジスタＱ２をオフする。
上記ａ〜ｃの処理を行った場合における、コイルＬに流れる電流ＩLの変化は図１０に
示したようになる。トランジスタＱ１がオフされ、トランジスタＱ２がオンされた直後は
、接続点Ｂに高い電圧が発生し、出力電圧ＶOUTよりも電圧ＶBの方が大きくなるため、
コンデンサＣ２への充電が行われ、出力電圧ＶOUTが上昇していく。このとき、コイルＬ
を流れる電流ＩLはコンデンサＣ２側に流れる。そして、出力電圧ＶOUTが電圧ＶBに到
達する（すなわち、電流ＩLが０Ａになる）と、トランジスタＱ２がオフされる。
示したようになる。トランジスタＱ１がオフされ、トランジスタＱ２がオンされた直後は
、接続点Ｂに高い電圧が発生し、出力電圧ＶOUTよりも電圧ＶBの方が大きくなるため、
コンデンサＣ２への充電が行われ、出力電圧ＶOUTが上昇していく。このとき、コイルＬ
を流れる電流ＩLはコンデンサＣ２側に流れる。そして、出力電圧ＶOUTが電圧ＶBに到
達する（すなわち、電流ＩLが０Ａになる）と、トランジスタＱ２がオフされる。
上記実施の形態（２）に係る昇圧回路制御装置によれば、トランジスタＱ１がオンされ
ている間にコイルＬで蓄積されたエネルギーが、トランジスタＱ１がオフされると、バッ
テリ１６の直流電源にのせて解放されて、コンデンサＣ２に蓄積される。すなわち、コン
デンサＣ２に昇圧電圧が充電される。
ている間にコイルＬで蓄積されたエネルギーが、トランジスタＱ１がオフされると、バッ
テリ１６の直流電源にのせて解放されて、コンデンサＣ２に蓄積される。すなわち、コン
デンサＣ２に昇圧電圧が充電される。
また、トランジスタＱ１がオフされた後、トランジスタＱ２がオンされるので、コイル
ＬからコンデンサＣ２へ流れ込む電流は、トランジスタＱ２を通過することになる。これ
によって、トランジスタＱ２の寄生ダイオードであるダイオードＤ２での発熱及び電力損
失を低減することができる。
ＬからコンデンサＣ２へ流れ込む電流は、トランジスタＱ２を通過することになる。これ
によって、トランジスタＱ２の寄生ダイオードであるダイオードＤ２での発熱及び電力損
失を低減することができる。
また、トランジスタＱ１がオフされ、トランジスタＱ２がオンされた後、接続点Ｂに生
じる電圧ＶBが電圧印加点Ｐ２に生じる出力電圧ＶOUTよりも小さくならないように（す
なわち、コイルＬに流れる電流ＩLの向きが変わらないように）、トランジスタＱ２がオ
フされるので、コンデンサＣ２に蓄積されたエネルギーがバッテリ１６側に流れ、無駄に
エネルギー放出されるといった事態が生じるのを回避することができる。
じる電圧ＶBが電圧印加点Ｐ２に生じる出力電圧ＶOUTよりも小さくならないように（す
なわち、コイルＬに流れる電流ＩLの向きが変わらないように）、トランジスタＱ２がオ
フされるので、コンデンサＣ２に蓄積されたエネルギーがバッテリ１６側に流れ、無駄に
エネルギー放出されるといった事態が生じるのを回避することができる。
図１３は実施の形態（３）に係る昇圧回路制御装置、及び昇圧回路を含んで構成される
昇圧システムの要部を概略的に示したブロック図である。なお、ここでも図１に示した電
動パワーステアリングシステムにこれら昇圧回路制御装置及び昇圧回路を設けた場合につ
いて説明する。また、図８に示した昇圧システムと同様の構成部分については同符号を付
し、ここではその説明を省略する。
昇圧システムの要部を概略的に示したブロック図である。なお、ここでも図１に示した電
動パワーステアリングシステムにこれら昇圧回路制御装置及び昇圧回路を設けた場合につ
いて説明する。また、図８に示した昇圧システムと同様の構成部分については同符号を付
し、ここではその説明を省略する。
図中８０は昇圧回路を示しており、昇圧回路８０は、バッテリ１６（図１）からのバッ
テリ電圧ＶIN（例えば、１２Ｖ）の印加点Ｐ１とアシストモータ１１への電圧印加点Ｐ２
との間に設けられるものであり、例えば、図１に示したヒューズ回路１７とモータ駆動回
路４（ＦＥＴ４２ａ〜４２ｃ）との間に設けられるものである。また、昇圧回路８０は、
コンデンサＣ１、Ｃ２、コイルＬ、トランジスタＱ１、Ｑ２、及びコイルＬとトランジス
タＱ２との間を流れる電流ＩBを検出する電流モニタ素子８１を含んで構成されている。
なお、ダイオードＤ１、Ｄ２はトランジスタＱ１、Ｑ２それぞれの寄生ダイオードである
。
テリ電圧ＶIN（例えば、１２Ｖ）の印加点Ｐ１とアシストモータ１１への電圧印加点Ｐ２
との間に設けられるものであり、例えば、図１に示したヒューズ回路１７とモータ駆動回
路４（ＦＥＴ４２ａ〜４２ｃ）との間に設けられるものである。また、昇圧回路８０は、
コンデンサＣ１、Ｃ２、コイルＬ、トランジスタＱ１、Ｑ２、及びコイルＬとトランジス
タＱ２との間を流れる電流ＩBを検出する電流モニタ素子８１を含んで構成されている。
なお、ダイオードＤ１、Ｄ２はトランジスタＱ１、Ｑ２それぞれの寄生ダイオードである
。
昇圧回路８０においては、印加点Ｐ１と電圧印加点Ｐ２との間にコイルＬ及びトランジ
スタＱ２が接続されている。トランジスタＱ２は、ソースが電圧印加点Ｐ２に接続され、
ドレインがコイルＬの出力側に接続されている。また、トランジスタＱ２のゲートは昇圧
回路制御装置８２に接続されている。
トランジスタＱ１は、ソースが接地され、ドメインがコイルＬとトランジスタＱ２との
間に接続されている。また、トランジスタＱ１のゲートは昇圧回路制御装置８２に接続さ
れている。
スタＱ２が接続されている。トランジスタＱ２は、ソースが電圧印加点Ｐ２に接続され、
ドレインがコイルＬの出力側に接続されている。また、トランジスタＱ２のゲートは昇圧
回路制御装置８２に接続されている。
トランジスタＱ１は、ソースが接地され、ドメインがコイルＬとトランジスタＱ２との
間に接続されている。また、トランジスタＱ１のゲートは昇圧回路制御装置８２に接続さ
れている。
コンデンサＣ１の一端は印加点Ｐ１とコイルＬとの間に接続され、もう一端は接地され
ている。また、コンデンサＣ２の一端は電圧印加点Ｐ２とトランジスタＱ２との間に接続
され、もう一端は接地されている。なお、このコンデンサＣ２が、コイルＬによる昇圧電
圧を充電する平滑用コンデンサとなる。
ている。また、コンデンサＣ２の一端は電圧印加点Ｐ２とトランジスタＱ２との間に接続
され、もう一端は接地されている。なお、このコンデンサＣ２が、コイルＬによる昇圧電
圧を充電する平滑用コンデンサとなる。
昇圧回路制御装置８２は、図示しないＣＰＵ、ＲＯＭ、及びＲＡＭを備えたマイコンを
含んで構成されている。また、電圧印加点Ｐ２が昇圧回路制御装置８２に接続され、昇圧
回路制御装置８２で電圧印加点Ｐ２に生じる出力電圧ＶOUTを検出することができるよう
になっている。また、電流モニタ素子８１が昇圧回路制御装置８２に接続され、昇圧回路
制御装置８２でコイルＬとトランジスタＱ２との間に流れる電流ＩBを検出することがで
きるようになっている。
含んで構成されている。また、電圧印加点Ｐ２が昇圧回路制御装置８２に接続され、昇圧
回路制御装置８２で電圧印加点Ｐ２に生じる出力電圧ＶOUTを検出することができるよう
になっている。また、電流モニタ素子８１が昇圧回路制御装置８２に接続され、昇圧回路
制御装置８２でコイルＬとトランジスタＱ２との間に流れる電流ＩBを検出することがで
きるようになっている。
昇圧回路制御装置８２は、ＲＯＭに予め記憶された目標昇圧電圧（例えば、３６Ｖ）を
電圧印加点Ｐ２で実現するために、目標出力電圧と実際の出力電圧ＶOUTとの偏差を算出
し、その偏差を縮小すべく（すなわち、フィードバック制御を行うべく）、比例（Ｐ）、
積分（Ｉ）、微分（Ｄ）処理を施して、昇圧回路８０のトランジスタＱ１の制御量を算出
するようになっている。
電圧印加点Ｐ２で実現するために、目標出力電圧と実際の出力電圧ＶOUTとの偏差を算出
し、その偏差を縮小すべく（すなわち、フィードバック制御を行うべく）、比例（Ｐ）、
積分（Ｉ）、微分（Ｄ）処理を施して、昇圧回路８０のトランジスタＱ１の制御量を算出
するようになっている。
さらに、昇圧回路制御装置８２は、この制御量に応じて、トランジスタＱ１に対するデ
ューティ比を算出し、このデューティ比に基づいてトランジスタＱ１に対し、デューティ
比駆動信号を出力し、トランジスタＱ１のオン／オフをデューティ制御するようになって
いる。図３に、昇圧回路制御装置８２からトランジスタＱ１へ出力されるデューティ比駆
動信号の波形の一例を示している。また、図４に、トランジスタＱ１のオン／オフをデュ
ーティ制御した場合における電流の流れなどを示している。
ューティ比を算出し、このデューティ比に基づいてトランジスタＱ１に対し、デューティ
比駆動信号を出力し、トランジスタＱ１のオン／オフをデューティ制御するようになって
いる。図３に、昇圧回路制御装置８２からトランジスタＱ１へ出力されるデューティ比駆
動信号の波形の一例を示している。また、図４に、トランジスタＱ１のオン／オフをデュ
ーティ制御した場合における電流の流れなどを示している。
また、昇圧回路制御装置８２は、下記のａ〜ｃの処理を行うようになっている。
〈ａ〉トランジスタＱ１をオフした後、トランジスタＱ２をオンする。
〈ｂ〉トランジスタＱ２をオンしている間、コイルＬとトランジスタＱ２との間に流れ
る電流ＩBをモニタする。
トランジスタＱ１がオフされ、トランジスタＱ２がオンされた直後は、コイルＬの出力
側に高い電圧が発生し、その後、コンデンサＣ２での充電が開始され、コイルＬ側からト
ランジスタＱ２へ電流が流れることになる。
〈ｃ〉電流ＩBが０Ａになったと判断すれば、トランジスタＱ２をオフする。
〈ａ〉トランジスタＱ１をオフした後、トランジスタＱ２をオンする。
〈ｂ〉トランジスタＱ２をオンしている間、コイルＬとトランジスタＱ２との間に流れ
る電流ＩBをモニタする。
トランジスタＱ１がオフされ、トランジスタＱ２がオンされた直後は、コイルＬの出力
側に高い電圧が発生し、その後、コンデンサＣ２での充電が開始され、コイルＬ側からト
ランジスタＱ２へ電流が流れることになる。
〈ｃ〉電流ＩBが０Ａになったと判断すれば、トランジスタＱ２をオフする。
上記ａ〜ｃの処理を行った場合における、コイルＬに流れる電流ＩLの変化は図１０に
示したようになる。トランジスタＱ１がオフされ、トランジスタＱ２がオンされた直後は
、コイルＬの出力側に高い電圧が発生するため、コンデンサＣ２への充電が行われ、コイ
ルＬ側からトランジスタＱ２へ流れる電流ＩBは減少していく。そして、電流ＩBが０Ａ
まで減少する（すなわち、電流ＩLが０Ａになる）と、トランジスタＱ２がオフされる。
示したようになる。トランジスタＱ１がオフされ、トランジスタＱ２がオンされた直後は
、コイルＬの出力側に高い電圧が発生するため、コンデンサＣ２への充電が行われ、コイ
ルＬ側からトランジスタＱ２へ流れる電流ＩBは減少していく。そして、電流ＩBが０Ａ
まで減少する（すなわち、電流ＩLが０Ａになる）と、トランジスタＱ２がオフされる。
上記実施の形態（３）に係る昇圧回路制御装置によれば、トランジスタＱ１がオンされ
ている間にコイルＬで蓄積されたエネルギーが、トランジスタＱ１がオフされると、バッ
テリ１６の直流電源にのせて解放されて、コンデンサＣ２に蓄積される。すなわち、コン
デンサＣ２に昇圧電圧が充電される。
ている間にコイルＬで蓄積されたエネルギーが、トランジスタＱ１がオフされると、バッ
テリ１６の直流電源にのせて解放されて、コンデンサＣ２に蓄積される。すなわち、コン
デンサＣ２に昇圧電圧が充電される。
また、トランジスタＱ１がオフされた後、トランジスタＱ２がオンされるので、コイル
ＬからコンデンサＣ２へ流れ込む電流は、トランジスタＱ２を通過することになる。これ
によって、トランジスタＱ２の寄生ダイオードであるダイオードＤ２での発熱及び電力損
失を低減することができる。
ＬからコンデンサＣ２へ流れ込む電流は、トランジスタＱ２を通過することになる。これ
によって、トランジスタＱ２の寄生ダイオードであるダイオードＤ２での発熱及び電力損
失を低減することができる。
また、トランジスタＱ１がオフされ、トランジスタＱ２がオンされた後、コイルＬに流
れる電流ＩLの向きが変わらないように、トランジスタＱ２がオフされるので、コンデン
サＣ２に蓄積されたエネルギーがバッテリ１６側に流れ、無駄にエネルギー放出されると
いった事態が生じるのを回避することができる。
れる電流ＩLの向きが変わらないように、トランジスタＱ２がオフされるので、コンデン
サＣ２に蓄積されたエネルギーがバッテリ１６側に流れ、無駄にエネルギー放出されると
いった事態が生じるのを回避することができる。
図１４は実施の形態（４）に係る昇圧回路制御装置、及び昇圧回路を含んで構成される
昇圧システムの要部を概略的に示したブロック図である。なお、ここでも図１に示した電
動パワーステアリングシステムにこれら昇圧回路制御装置及び昇圧回路を設けた場合につ
いて説明する。また、図８に示した昇圧システムと同様の構成部分については同符号を付
し、ここではその説明を省略する。
昇圧システムの要部を概略的に示したブロック図である。なお、ここでも図１に示した電
動パワーステアリングシステムにこれら昇圧回路制御装置及び昇圧回路を設けた場合につ
いて説明する。また、図８に示した昇圧システムと同様の構成部分については同符号を付
し、ここではその説明を省略する。
図中９０は昇圧回路を示しており、昇圧回路９０は、バッテリ１６（図１）からのバッ
テリ電圧ＶIN（例えば、１２Ｖ）の印加点Ｐ１とアシストモータ１１への電圧印加点Ｐ２
との間に設けられるものであり、例えば、図１に示したヒューズ回路１７とモータ駆動回
路４（ＦＥＴ４２ａ〜４２ｃ）との間に設けられるものである。また、昇圧回路９０は、
コンデンサＣ１、Ｃ２、コイルＬ、トランジスタＱ１、Ｑ２、コイルＬとトランジスタＱ
２との間を流れる電流ＩBを検出する電流モニタ素子９１、基準電圧ＶRE、ＡＮＤ回路９
２、及びコンパレータ９３を含んで構成されている。なお、ダイオードＤ１、Ｄ２はトラ
ンジスタＱ１、Ｑ２それぞれの寄生ダイオードである。
テリ電圧ＶIN（例えば、１２Ｖ）の印加点Ｐ１とアシストモータ１１への電圧印加点Ｐ２
との間に設けられるものであり、例えば、図１に示したヒューズ回路１７とモータ駆動回
路４（ＦＥＴ４２ａ〜４２ｃ）との間に設けられるものである。また、昇圧回路９０は、
コンデンサＣ１、Ｃ２、コイルＬ、トランジスタＱ１、Ｑ２、コイルＬとトランジスタＱ
２との間を流れる電流ＩBを検出する電流モニタ素子９１、基準電圧ＶRE、ＡＮＤ回路９
２、及びコンパレータ９３を含んで構成されている。なお、ダイオードＤ１、Ｄ２はトラ
ンジスタＱ１、Ｑ２それぞれの寄生ダイオードである。
昇圧回路９０においては、印加点Ｐ１と電圧印加点Ｐ２との間にコイルＬ及びトランジ
スタＱ２が接続されている。トランジスタＱ２は、ソースが電圧印加点Ｐ２に接続され、
ドレインがコイルＬの出力側に接続されている。また、トランジスタＱ２のゲートはＡＮ
Ｄ回路９２の出力側に接続されている。
トランジスタＱ１は、ソースが接地され、ドメインがコイルＬとトランジスタＱ２との
間に接続されている。また、トランジスタＱ１のゲートは昇圧回路制御装置９４に接続さ
れている。
スタＱ２が接続されている。トランジスタＱ２は、ソースが電圧印加点Ｐ２に接続され、
ドレインがコイルＬの出力側に接続されている。また、トランジスタＱ２のゲートはＡＮ
Ｄ回路９２の出力側に接続されている。
トランジスタＱ１は、ソースが接地され、ドメインがコイルＬとトランジスタＱ２との
間に接続されている。また、トランジスタＱ１のゲートは昇圧回路制御装置９４に接続さ
れている。
コンデンサＣ１の一端は印加点Ｐ１とコイルＬとの間に接続され、もう一端は接地され
ている。また、コンデンサＣ２の一端は電圧印加点Ｐ２とトランジスタＱ２との間に接続
され、もう一端は接地されている。なお、このコンデンサＣ２が、コイルＬによる昇圧電
圧を充電する平滑用コンデンサとなる。
ている。また、コンデンサＣ２の一端は電圧印加点Ｐ２とトランジスタＱ２との間に接続
され、もう一端は接地されている。なお、このコンデンサＣ２が、コイルＬによる昇圧電
圧を充電する平滑用コンデンサとなる。
コンパレータ９３の非反転入力側には電流モニタ素子９１が接続され、反転入力側には
基準電圧ＶREが接続されている。なお、この基準電圧ＶREは、電流ＩBが０Ａである時に
電流モニタ素子９１から出力される電圧に設定されている。従って、電流ＩBが０Ａより
大きく、コイルＬからトランジスタＱ２側に電流が流れている場合、コンパレータ９３の
出力側からＨｉｇｈ信号「１」が出力され、電流ＩBが０Ａ以下になった瞬間、コンパレ
ータ９３の出力側からＬｏｗ信号「０」が出力されることになる。
ＡＮＤ回路９２の一方の入力側は昇圧回路制御装置９４に接続され、もう一方の入力側
はコンパレータ９３の出力側に接続されている。
基準電圧ＶREが接続されている。なお、この基準電圧ＶREは、電流ＩBが０Ａである時に
電流モニタ素子９１から出力される電圧に設定されている。従って、電流ＩBが０Ａより
大きく、コイルＬからトランジスタＱ２側に電流が流れている場合、コンパレータ９３の
出力側からＨｉｇｈ信号「１」が出力され、電流ＩBが０Ａ以下になった瞬間、コンパレ
ータ９３の出力側からＬｏｗ信号「０」が出力されることになる。
ＡＮＤ回路９２の一方の入力側は昇圧回路制御装置９４に接続され、もう一方の入力側
はコンパレータ９３の出力側に接続されている。
昇圧回路制御装置９４は、図示しないＣＰＵ、ＲＯＭ、及びＲＡＭを備えたマイコンを
含んで構成されている。また、電圧印加点Ｐ２が昇圧回路制御装置９４に接続され、昇圧
回路制御装置９４で電圧印加点Ｐ２に生じる出力電圧ＶOUTを検出することができるよう
になっている。
含んで構成されている。また、電圧印加点Ｐ２が昇圧回路制御装置９４に接続され、昇圧
回路制御装置９４で電圧印加点Ｐ２に生じる出力電圧ＶOUTを検出することができるよう
になっている。
昇圧回路制御装置９４は、ＲＯＭに予め記憶された目標昇圧電圧（例えば、３６Ｖ）を
電圧印加点Ｐ２で実現するために、目標出力電圧と実際の出力電圧ＶOUTとの偏差を算出
し、その偏差を縮小すべく（すなわち、フィードバック制御を行うべく）、比例（Ｐ）、
積分（Ｉ）、微分（Ｄ）処理を施して、昇圧回路９０のトランジスタＱ１の制御量を算出
するようになっている。
電圧印加点Ｐ２で実現するために、目標出力電圧と実際の出力電圧ＶOUTとの偏差を算出
し、その偏差を縮小すべく（すなわち、フィードバック制御を行うべく）、比例（Ｐ）、
積分（Ｉ）、微分（Ｄ）処理を施して、昇圧回路９０のトランジスタＱ１の制御量を算出
するようになっている。
さらに、昇圧回路制御装置９４は、この制御量に応じて、トランジスタＱ１に対するデ
ューティ比を算出し、このデューティ比に基づいてトランジスタＱ１に対し、デューティ
比駆動信号を出力し、トランジスタＱ１のオン／オフをデューティ制御するようになって
いる。図３に、昇圧回路制御装置９４からトランジスタＱ１へ出力されるデューティ比駆
動信号の波形の一例を示している。また、図４に、トランジスタＱ１のオン／オフをデュ
ーティ制御した場合における電流の流れなどを示している。
ューティ比を算出し、このデューティ比に基づいてトランジスタＱ１に対し、デューティ
比駆動信号を出力し、トランジスタＱ１のオン／オフをデューティ制御するようになって
いる。図３に、昇圧回路制御装置９４からトランジスタＱ１へ出力されるデューティ比駆
動信号の波形の一例を示している。また、図４に、トランジスタＱ１のオン／オフをデュ
ーティ制御した場合における電流の流れなどを示している。
また、昇圧回路制御装置９４は、下記のａ、ｂの処理を行うようになっている。
〈ａ〉トランジスタＱ１をオフした後、ＡＮＤ回路９２の一方の入力側へＨｉｇｈ信号
「１」を出力する。
トランジスタＱ１がオフされると、コイルＬの出力側に高い電圧が発生し、ダイオード
Ｄ２がオンとなり、トランジスタＱ２側に電流が流れ、コンパレータ９３の非反転入力側
にその電流の大きさに応じた電圧（すなわち、０Ａよりも大きい電流に応じた電圧）が印
加されることになる。
〈ａ〉トランジスタＱ１をオフした後、ＡＮＤ回路９２の一方の入力側へＨｉｇｈ信号
「１」を出力する。
トランジスタＱ１がオフされると、コイルＬの出力側に高い電圧が発生し、ダイオード
Ｄ２がオンとなり、トランジスタＱ２側に電流が流れ、コンパレータ９３の非反転入力側
にその電流の大きさに応じた電圧（すなわち、０Ａよりも大きい電流に応じた電圧）が印
加されることになる。
トランジスタＱ１がオフされた直後は、コンパレータ９３の非反転入力側に印加された
電圧は、反転入力側に印加される基準電圧ＶREよりも大きいため、コンパレータ９３の出
力側からＨｉｇｈ信号「１」が出力され、ＡＮＤ回路９２のもう一方の入力側へＨｉｇｈ
信号「１」が入力される。
従って、トランジスタＱ１がオフされた直後は、ＡＮＤ回路９２の入力側へはいずれも
Ｈｉｇｈ信号「１」が入力され、ＡＮＤ回路９２の出力側からＨｉｇｈ信号「１」が出力
され、トランジスタＱ２がオンされることになる。
電圧は、反転入力側に印加される基準電圧ＶREよりも大きいため、コンパレータ９３の出
力側からＨｉｇｈ信号「１」が出力され、ＡＮＤ回路９２のもう一方の入力側へＨｉｇｈ
信号「１」が入力される。
従って、トランジスタＱ１がオフされた直後は、ＡＮＤ回路９２の入力側へはいずれも
Ｈｉｇｈ信号「１」が入力され、ＡＮＤ回路９２の出力側からＨｉｇｈ信号「１」が出力
され、トランジスタＱ２がオンされることになる。
その後、コンデンサＣ２での充電が開始され、コイルＬ側からトランジスタＱ２へ電流
が流れ、電流ＩBが減少していくことになる。
電流ＩBが０Ａ以下になると、その瞬間にコンパレータ９３の出力側からＬｏｗ信号「
０」が出力され、ＡＮＤ回路９２の入力側へＬｏｗ信号「０」が入力され、ＡＮＤ回路９
２の出力側からＬｏｗ信号「０」が出力され、トランジスタＱ２がオフされることになる
。
〈ｂ〉トランジスタＱ１をオンするタイミングで、ＡＮＤ回路９２の一方の入力側へＬ
ｏｗ信号「０」を出力する。
が流れ、電流ＩBが減少していくことになる。
電流ＩBが０Ａ以下になると、その瞬間にコンパレータ９３の出力側からＬｏｗ信号「
０」が出力され、ＡＮＤ回路９２の入力側へＬｏｗ信号「０」が入力され、ＡＮＤ回路９
２の出力側からＬｏｗ信号「０」が出力され、トランジスタＱ２がオフされることになる
。
〈ｂ〉トランジスタＱ１をオンするタイミングで、ＡＮＤ回路９２の一方の入力側へＬ
ｏｗ信号「０」を出力する。
上記ａ、ｂの処理を行った場合における、コイルＬに流れる電流ＩLの変化は図１０に
示したようになる。トランジスタＱ１がオフされた直後は、コイルＬの出力側に高い電圧
が発生するため、コンデンサＣ２への充電が行われ、コイルＬ側からトランジスタＱ２へ
流れる電流ＩBは減少していく。そして、電流ＩBが０Ａまで減少する（すなわち、電流
ＩLが０Ａになる）と、トランジスタＱ２がオフされる。
示したようになる。トランジスタＱ１がオフされた直後は、コイルＬの出力側に高い電圧
が発生するため、コンデンサＣ２への充電が行われ、コイルＬ側からトランジスタＱ２へ
流れる電流ＩBは減少していく。そして、電流ＩBが０Ａまで減少する（すなわち、電流
ＩLが０Ａになる）と、トランジスタＱ２がオフされる。
上記実施の形態（４）に係る昇圧回路制御装置によれば、トランジスタＱ１がオンされ
ている間にコイルＬで蓄積されたエネルギーが、トランジスタＱ１がオフされると、バッ
テリ１６の直流電源にのせて解放されて、コンデンサＣ２に蓄積される。すなわち、コン
デンサＣ２に昇圧電圧が充電される。
ている間にコイルＬで蓄積されたエネルギーが、トランジスタＱ１がオフされると、バッ
テリ１６の直流電源にのせて解放されて、コンデンサＣ２に蓄積される。すなわち、コン
デンサＣ２に昇圧電圧が充電される。
また、トランジスタＱ１がオフされた後、トランジスタＱ２がオンされるので、コイル
ＬからコンデンサＣ２へ流れ込む電流は、トランジスタＱ２を通過することになる。これ
によって、トランジスタＱ２の寄生ダイオードであるダイオードＤ２での発熱及び電力損
失を低減することができる。
ＬからコンデンサＣ２へ流れ込む電流は、トランジスタＱ２を通過することになる。これ
によって、トランジスタＱ２の寄生ダイオードであるダイオードＤ２での発熱及び電力損
失を低減することができる。
また、トランジスタＱ１がオフされ、トランジスタＱ２がオンされた後、コイルＬに流
れる電流ＩLの向きが変わらないように、トランジスタＱ２がオフされるので、コンデン
サＣ２に蓄積されたエネルギーがバッテリ１６側に流れ、無駄にエネルギー放出されると
いった事態が生じるのを回避することができる。
また、トランジスタＱ２のオン／オフはハード的に行われ、昇圧回路制御装置９４は電
流ＩBをモニタし続ける必要はないので、昇圧回路制御装置９４を構成するＣＰＵの処理
負荷を軽減することができる。
れる電流ＩLの向きが変わらないように、トランジスタＱ２がオフされるので、コンデン
サＣ２に蓄積されたエネルギーがバッテリ１６側に流れ、無駄にエネルギー放出されると
いった事態が生じるのを回避することができる。
また、トランジスタＱ２のオン／オフはハード的に行われ、昇圧回路制御装置９４は電
流ＩBをモニタし続ける必要はないので、昇圧回路制御装置９４を構成するＣＰＵの処理
負荷を軽減することができる。
なお、ここまで昇圧回路制御装置及び昇圧回路を、電動パワーステアリングシステムに
使用する場合について説明しているが、本発明に係る昇圧回路制御装置及び昇圧回路は、
電動パワーステアリングシステムへの使用に限定されるものではなく、その他、大きな電
圧を必要とするものに対して有効である。
使用する場合について説明しているが、本発明に係る昇圧回路制御装置及び昇圧回路は、
電動パワーステアリングシステムへの使用に限定されるものではなく、その他、大きな電
圧を必要とするものに対して有効である。
６１、６１Ａ、７１、８２、９４ 昇圧回路制御装置
８０、９０ 昇圧回路
８１、９１ 電流モニタ素子
９２ ＡＮＤ回路
９３ コンパレータ
８０、９０ 昇圧回路
８１、９１ 電流モニタ素子
９２ ＡＮＤ回路
９３ コンパレータ
Claims (5)
- 直流電源の出力側に接続される昇圧用コイルと、該昇圧用コイルの出力側に接続された
第１のスイッチング素子及び第２のスイッチング素子と、該第２のスイッチング素子の出
力側に接続された平滑用コンデンサとを備えた昇圧回路を制御する昇圧回路制御装置にお
いて、
前記第１のスイッチング素子のオン／オフを制御することによって、前記昇圧用コイル
でのエネルギーの蓄積と放出とを繰り返させ、前記平滑用コンデンサに昇圧電圧を充電さ
せる第１の制御手段と、
前記第１のスイッチング素子がオフされた後、前記第２のスイッチング素子をオンする
第２の制御手段と、
前記第１のスイッチング素子がオンされていた時に前記昇圧用コイルを流れていた電流
の変化量よりも、前記第１のスイッチング素子がオフされている時に前記昇圧用コイルを
流れる電流の変化量が大きくならないように、前記第２のスイッチング素子をオフする第
３の制御手段とを備えていることを特徴とする昇圧回路制御装置。 - 前記第３の制御手段が、
前記直流電源の電源電圧、前記第１のスイッチング素子がオンされていた時間、及び前
記平滑用コンデンサに充電されている昇圧電圧に基づいて、前記第２のスイッチング素子
のオン時間を算出し、該オン時間に基づいて前記第２のスイッチング素子をオフすること
を特徴とする請求項１記載の昇圧回路制御装置。 - 直流電源の出力側に接続される昇圧用コイルと、該昇圧用コイルの出力側に接続された
第１のスイッチング素子及び第２のスイッチング素子と、該第２のスイッチング素子の出
力側に接続された平滑用コンデンサとを備えた昇圧回路を制御する昇圧回路制御装置にお
いて、
前記第１のスイッチング素子のオン／オフを制御することによって、前記昇圧用コイル
でのエネルギーの蓄積と放出とを繰り返させ、前記平滑用コンデンサに昇圧電圧を充電さ
せる第１の制御手段と、
前記第１のスイッチング素子がオフされた後、前記第２のスイッチング素子をオンする
第２の制御手段と、
前記第２のスイッチング素子の入力側の電圧が、前記第２のスイッチング素子の出力側
の電圧よりも小さくならないように、前記第２のスイッチング素子をオフする第３の制御
手段とを備えていることを特徴とする昇圧回路制御装置。 - 直流電源の出力側に接続される昇圧用コイルと、該昇圧用コイルの出力側に接続された
第１のスイッチング素子及び第２のスイッチング素子と、該第２のスイッチング素子の出
力側に接続された平滑用コンデンサとを備えた昇圧回路を制御する昇圧回路制御装置にお
いて、
前記第１のスイッチング素子のオン／オフを制御することによって、前記昇圧用コイル
でのエネルギーの蓄積と放出とを繰り返させ、前記平滑用コンデンサに昇圧電圧を充電さ
せる第１の制御手段と、
前記第１のスイッチング素子がオフされた後、前記第２のスイッチング素子をオンする
第２の制御手段と、
前記第２のスイッチング素子を流れる電流の向きが変わらないように、前記第２のスイ
ッチング素子をオフする第３の制御手段とを備えていることを特徴とする昇圧回路制御装
置。 - 直流電源の出力側に接続される昇圧用コイルと、該昇圧用コイルの出力側に接続された
第１のスイッチング素子及び第２のスイッチング素子と、該第２のスイッチング素子の出
力側に接続された平滑用コンデンサとを備えた昇圧回路において、
前記昇圧用コイルと前記第２のスイッチング素子との間を流れる電流値を検出する検出
手段と、
該検出手段により得られた検出値と基準値とを比較し、その比較結果に基づいて、前記
第２のスイッチング素子をオン／オフするための信号を出力する比較手段とを備えている
ことを特徴とする昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007031926A JP2008199771A (ja) | 2007-02-13 | 2007-02-13 | 昇圧回路制御装置、及び昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007031926A JP2008199771A (ja) | 2007-02-13 | 2007-02-13 | 昇圧回路制御装置、及び昇圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008199771A true JP2008199771A (ja) | 2008-08-28 |
Family
ID=39758223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007031926A Withdrawn JP2008199771A (ja) | 2007-02-13 | 2007-02-13 | 昇圧回路制御装置、及び昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008199771A (ja) |
Cited By (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010039463A2 (en) * | 2008-09-23 | 2010-04-08 | Transphorm Inc. | Inductive load power switching circuits |
| JP2010183747A (ja) * | 2009-02-06 | 2010-08-19 | Toyota Industries Corp | Ｄｃ／ｄｃコンバータ |
| JP2011167040A (ja) * | 2010-02-15 | 2011-08-25 | Denso Corp | Ｄｃ−ｄｃコンバータの制御装置 |
| US8138529B2 (en) | 2009-11-02 | 2012-03-20 | Transphorm Inc. | Package configurations for low EMI circuits |
| US8193562B2 (en) | 2007-09-17 | 2012-06-05 | Tansphorm Inc. | Enhancement mode gallium nitride power devices |
| JP2012125048A (ja) * | 2010-12-08 | 2012-06-28 | Denso Corp | モータ駆動装置、及び、これを用いた電動パワーステアリング装置 |
| US8237198B2 (en) | 2008-12-10 | 2012-08-07 | Transphorm Inc. | Semiconductor heterostructure diodes |
| US8390000B2 (en) | 2009-08-28 | 2013-03-05 | Transphorm Inc. | Semiconductor devices with field plates |
| US8389977B2 (en) | 2009-12-10 | 2013-03-05 | Transphorm Inc. | Reverse side engineered III-nitride devices |
| US8508281B2 (en) | 2008-02-12 | 2013-08-13 | Transphorm Inc. | Bridge circuits and their components |
| US8519438B2 (en) | 2008-04-23 | 2013-08-27 | Transphorm Inc. | Enhancement mode III-N HEMTs |
| US8598937B2 (en) | 2011-10-07 | 2013-12-03 | Transphorm Inc. | High power semiconductor electronic components with increased reliability |
| US8624662B2 (en) | 2010-02-05 | 2014-01-07 | Transphorm Inc. | Semiconductor electronic components and circuits |
| US8643062B2 (en) | 2011-02-02 | 2014-02-04 | Transphorm Inc. | III-N device structures and methods |
| US8716141B2 (en) | 2011-03-04 | 2014-05-06 | Transphorm Inc. | Electrode configurations for semiconductor devices |
| US8742460B2 (en) | 2010-12-15 | 2014-06-03 | Transphorm Inc. | Transistors with isolation regions |
| US8742459B2 (en) | 2009-05-14 | 2014-06-03 | Transphorm Inc. | High voltage III-nitride semiconductor devices |
| US8786327B2 (en) | 2011-02-28 | 2014-07-22 | Transphorm Inc. | Electronic components with reactive filters |
| US8803246B2 (en) | 2012-07-16 | 2014-08-12 | Transphorm Inc. | Semiconductor electronic components with integrated current limiters |
| US8816497B2 (en) | 2010-01-08 | 2014-08-26 | Transphorm Inc. | Electronic devices and components for high efficiency power circuits |
| US8952750B2 (en) | 2012-02-24 | 2015-02-10 | Transphorm Inc. | Semiconductor power modules and devices |
| US9059076B2 (en) | 2013-04-01 | 2015-06-16 | Transphorm Inc. | Gate drivers for circuits based on semiconductor devices |
| US9087718B2 (en) | 2013-03-13 | 2015-07-21 | Transphorm Inc. | Enhancement-mode III-nitride devices |
| US9093366B2 (en) | 2012-04-09 | 2015-07-28 | Transphorm Inc. | N-polar III-nitride transistors |
| US9165766B2 (en) | 2012-02-03 | 2015-10-20 | Transphorm Inc. | Buffer layer structures suited for III-nitride devices with foreign substrates |
| US9171730B2 (en) | 2013-02-15 | 2015-10-27 | Transphorm Inc. | Electrodes for semiconductor devices and methods of forming the same |
| US9184275B2 (en) | 2012-06-27 | 2015-11-10 | Transphorm Inc. | Semiconductor devices with integrated hole collectors |
| US9209176B2 (en) | 2011-12-07 | 2015-12-08 | Transphorm Inc. | Semiconductor modules and methods of forming the same |
| US9245993B2 (en) | 2013-03-15 | 2016-01-26 | Transphorm Inc. | Carbon doping semiconductor devices |
| US9318593B2 (en) | 2014-07-21 | 2016-04-19 | Transphorm Inc. | Forming enhancement mode III-nitride devices |
| US9443938B2 (en) | 2013-07-19 | 2016-09-13 | Transphorm Inc. | III-nitride transistor including a p-type depleting layer |
| US9536967B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Recessed ohmic contacts in a III-N device |
| US9537425B2 (en) | 2013-07-09 | 2017-01-03 | Transphorm Inc. | Multilevel inverters and their components |
| US9536966B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Gate structures for III-N devices |
| US9543940B2 (en) | 2014-07-03 | 2017-01-10 | Transphorm Inc. | Switching circuits having ferrite beads |
| US9590494B1 (en) | 2014-07-17 | 2017-03-07 | Transphorm Inc. | Bridgeless power factor correction circuits |
| US10200030B2 (en) | 2015-03-13 | 2019-02-05 | Transphorm Inc. | Paralleling of switching devices for high power circuits |
| US10224401B2 (en) | 2016-05-31 | 2019-03-05 | Transphorm Inc. | III-nitride devices including a graded depleting layer |
| US10319648B2 (en) | 2017-04-17 | 2019-06-11 | Transphorm Inc. | Conditions for burn-in of high power semiconductors |
| JP2020162385A (ja) * | 2019-03-28 | 2020-10-01 | 日本電産株式会社 | 昇圧チョッパ回路、直流電源装置及び昇圧方法 |
| US11322599B2 (en) | 2016-01-15 | 2022-05-03 | Transphorm Technology, Inc. | Enhancement mode III-nitride devices having an Al1-xSixO gate insulator |
-
2007
- 2007-02-13 JP JP2007031926A patent/JP2008199771A/ja not_active Withdrawn
Cited By (103)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8193562B2 (en) | 2007-09-17 | 2012-06-05 | Tansphorm Inc. | Enhancement mode gallium nitride power devices |
| US8633518B2 (en) | 2007-09-17 | 2014-01-21 | Transphorm Inc. | Gallium nitride power devices |
| US9343560B2 (en) | 2007-09-17 | 2016-05-17 | Transphorm Inc. | Gallium nitride power devices |
| US8344424B2 (en) | 2007-09-17 | 2013-01-01 | Transphorm Inc. | Enhancement mode gallium nitride power devices |
| US8508281B2 (en) | 2008-02-12 | 2013-08-13 | Transphorm Inc. | Bridge circuits and their components |
| US9899998B2 (en) | 2008-02-12 | 2018-02-20 | Transphorm Inc. | Bridge circuits and their components |
| US8912839B2 (en) | 2008-02-12 | 2014-12-16 | Transphorm Inc. | Bridge circuits and their components |
| US9437708B2 (en) | 2008-04-23 | 2016-09-06 | Transphorm Inc. | Enhancement mode III-N HEMTs |
| US8519438B2 (en) | 2008-04-23 | 2013-08-27 | Transphorm Inc. | Enhancement mode III-N HEMTs |
| US9196716B2 (en) | 2008-04-23 | 2015-11-24 | Transphorm Inc. | Enhancement mode III-N HEMTs |
| US8841702B2 (en) | 2008-04-23 | 2014-09-23 | Transphorm Inc. | Enhancement mode III-N HEMTs |
| US9941399B2 (en) | 2008-04-23 | 2018-04-10 | Transphorm Inc. | Enhancement mode III-N HEMTs |
| US8493129B2 (en) | 2008-09-23 | 2013-07-23 | Transphorm Inc. | Inductive load power switching circuits |
| WO2010039463A2 (en) * | 2008-09-23 | 2010-04-08 | Transphorm Inc. | Inductive load power switching circuits |
| US9690314B2 (en) | 2008-09-23 | 2017-06-27 | Transphorm Inc. | Inductive load power switching circuits |
| US8289065B2 (en) | 2008-09-23 | 2012-10-16 | Transphorm Inc. | Inductive load power switching circuits |
| US8531232B2 (en) | 2008-09-23 | 2013-09-10 | Transphorm Inc. | Inductive load power switching circuits |
| US8816751B2 (en) | 2008-09-23 | 2014-08-26 | Transphorm Inc. | Inductive load power switching circuits |
| WO2010039463A3 (en) * | 2008-09-23 | 2010-07-08 | Transphorm Inc. | Inductive load power switching circuits |
| US8541818B2 (en) | 2008-12-10 | 2013-09-24 | Transphorm Inc. | Semiconductor heterostructure diodes |
| US9041065B2 (en) | 2008-12-10 | 2015-05-26 | Transphorm Inc. | Semiconductor heterostructure diodes |
| US8237198B2 (en) | 2008-12-10 | 2012-08-07 | Transphorm Inc. | Semiconductor heterostructure diodes |
| JP2010183747A (ja) * | 2009-02-06 | 2010-08-19 | Toyota Industries Corp | Ｄｃ／ｄｃコンバータ |
| US8742459B2 (en) | 2009-05-14 | 2014-06-03 | Transphorm Inc. | High voltage III-nitride semiconductor devices |
| US9293561B2 (en) | 2009-05-14 | 2016-03-22 | Transphorm Inc. | High voltage III-nitride semiconductor devices |
| US8692294B2 (en) | 2009-08-28 | 2014-04-08 | Transphorm Inc. | Semiconductor devices with field plates |
| US9373699B2 (en) | 2009-08-28 | 2016-06-21 | Transphorm Inc. | Semiconductor devices with field plates |
| US9111961B2 (en) | 2009-08-28 | 2015-08-18 | Transphorm Inc. | Semiconductor devices with field plates |
| US9831315B2 (en) | 2009-08-28 | 2017-11-28 | Transphorm Inc. | Semiconductor devices with field plates |
| US8390000B2 (en) | 2009-08-28 | 2013-03-05 | Transphorm Inc. | Semiconductor devices with field plates |
| US8890314B2 (en) | 2009-11-02 | 2014-11-18 | Transphorm, Inc. | Package configurations for low EMI circuits |
| US8138529B2 (en) | 2009-11-02 | 2012-03-20 | Transphorm Inc. | Package configurations for low EMI circuits |
| US9190295B2 (en) | 2009-11-02 | 2015-11-17 | Transphorm Inc. | Package configurations for low EMI circuits |
| US8592974B2 (en) | 2009-11-02 | 2013-11-26 | Transphorm Inc. | Package configurations for low EMI circuits |
| US8455931B2 (en) | 2009-11-02 | 2013-06-04 | Transphorm Inc. | Package configurations for low EMI circuits |
| US9496137B2 (en) | 2009-12-10 | 2016-11-15 | Transphorm Inc. | Methods of forming reverse side engineered III-nitride devices |
| US10199217B2 (en) | 2009-12-10 | 2019-02-05 | Transphorm Inc. | Methods of forming reverse side engineered III-nitride devices |
| US8389977B2 (en) | 2009-12-10 | 2013-03-05 | Transphorm Inc. | Reverse side engineered III-nitride devices |
| US8816497B2 (en) | 2010-01-08 | 2014-08-26 | Transphorm Inc. | Electronic devices and components for high efficiency power circuits |
| US9401341B2 (en) | 2010-01-08 | 2016-07-26 | Transphorm Inc. | Electronic devices and components for high efficiency power circuits |
| US8624662B2 (en) | 2010-02-05 | 2014-01-07 | Transphorm Inc. | Semiconductor electronic components and circuits |
| US9293458B2 (en) | 2010-02-05 | 2016-03-22 | Transphorm Inc. | Semiconductor electronic components and circuits |
| JP2011167040A (ja) * | 2010-02-15 | 2011-08-25 | Denso Corp | Ｄｃ−ｄｃコンバータの制御装置 |
| JP2012125048A (ja) * | 2010-12-08 | 2012-06-28 | Denso Corp | モータ駆動装置、及び、これを用いた電動パワーステアリング装置 |
| US8742460B2 (en) | 2010-12-15 | 2014-06-03 | Transphorm Inc. | Transistors with isolation regions |
| US9437707B2 (en) | 2010-12-15 | 2016-09-06 | Transphorm Inc. | Transistors with isolation regions |
| US9147760B2 (en) | 2010-12-15 | 2015-09-29 | Transphorm Inc. | Transistors with isolation regions |
| US8643062B2 (en) | 2011-02-02 | 2014-02-04 | Transphorm Inc. | III-N device structures and methods |
| US8895421B2 (en) | 2011-02-02 | 2014-11-25 | Transphorm Inc. | III-N device structures and methods |
| US9224671B2 (en) | 2011-02-02 | 2015-12-29 | Transphorm Inc. | III-N device structures and methods |
| US9041435B2 (en) | 2011-02-28 | 2015-05-26 | Transphorm Inc. | Method of forming electronic components with reactive filters |
| US8786327B2 (en) | 2011-02-28 | 2014-07-22 | Transphorm Inc. | Electronic components with reactive filters |
| US8716141B2 (en) | 2011-03-04 | 2014-05-06 | Transphorm Inc. | Electrode configurations for semiconductor devices |
| US9142659B2 (en) | 2011-03-04 | 2015-09-22 | Transphorm Inc. | Electrode configurations for semiconductor devices |
| US8598937B2 (en) | 2011-10-07 | 2013-12-03 | Transphorm Inc. | High power semiconductor electronic components with increased reliability |
| US9171836B2 (en) | 2011-10-07 | 2015-10-27 | Transphorm Inc. | Method of forming electronic components with increased reliability |
| US8860495B2 (en) | 2011-10-07 | 2014-10-14 | Transphorm Inc. | Method of forming electronic components with increased reliability |
| US9209176B2 (en) | 2011-12-07 | 2015-12-08 | Transphorm Inc. | Semiconductor modules and methods of forming the same |
| US9818686B2 (en) | 2011-12-07 | 2017-11-14 | Transphorm Inc. | Semiconductor modules and methods of forming the same |
| US9165766B2 (en) | 2012-02-03 | 2015-10-20 | Transphorm Inc. | Buffer layer structures suited for III-nitride devices with foreign substrates |
| US9685323B2 (en) | 2012-02-03 | 2017-06-20 | Transphorm Inc. | Buffer layer structures suited for III-nitride devices with foreign substrates |
| US9741702B2 (en) | 2012-02-24 | 2017-08-22 | Transphorm Inc. | Semiconductor power modules and devices |
| US9224721B2 (en) | 2012-02-24 | 2015-12-29 | Transphorm Inc. | Semiconductor power modules and devices |
| US8952750B2 (en) | 2012-02-24 | 2015-02-10 | Transphorm Inc. | Semiconductor power modules and devices |
| US9490324B2 (en) | 2012-04-09 | 2016-11-08 | Transphorm Inc. | N-polar III-nitride transistors |
| US9093366B2 (en) | 2012-04-09 | 2015-07-28 | Transphorm Inc. | N-polar III-nitride transistors |
| US9634100B2 (en) | 2012-06-27 | 2017-04-25 | Transphorm Inc. | Semiconductor devices with integrated hole collectors |
| US9184275B2 (en) | 2012-06-27 | 2015-11-10 | Transphorm Inc. | Semiconductor devices with integrated hole collectors |
| US9443849B2 (en) | 2012-07-16 | 2016-09-13 | Transphorm Inc. | Semiconductor electronic components with integrated current limiters |
| US9171910B2 (en) | 2012-07-16 | 2015-10-27 | Transphorm Inc. | Semiconductor electronic components with integrated current limiters |
| US8803246B2 (en) | 2012-07-16 | 2014-08-12 | Transphorm Inc. | Semiconductor electronic components with integrated current limiters |
| US9520491B2 (en) | 2013-02-15 | 2016-12-13 | Transphorm Inc. | Electrodes for semiconductor devices and methods of forming the same |
| US9171730B2 (en) | 2013-02-15 | 2015-10-27 | Transphorm Inc. | Electrodes for semiconductor devices and methods of forming the same |
| US10043898B2 (en) | 2013-03-13 | 2018-08-07 | Transphorm Inc. | Enhancement-mode III-nitride devices |
| US9590060B2 (en) | 2013-03-13 | 2017-03-07 | Transphorm Inc. | Enhancement-mode III-nitride devices |
| US10535763B2 (en) | 2013-03-13 | 2020-01-14 | Transphorm Inc. | Enhancement-mode III-nitride devices |
| US9087718B2 (en) | 2013-03-13 | 2015-07-21 | Transphorm Inc. | Enhancement-mode III-nitride devices |
| US9245993B2 (en) | 2013-03-15 | 2016-01-26 | Transphorm Inc. | Carbon doping semiconductor devices |
| US9865719B2 (en) | 2013-03-15 | 2018-01-09 | Transphorm Inc. | Carbon doping semiconductor devices |
| US9245992B2 (en) | 2013-03-15 | 2016-01-26 | Transphorm Inc. | Carbon doping semiconductor devices |
| US9059076B2 (en) | 2013-04-01 | 2015-06-16 | Transphorm Inc. | Gate drivers for circuits based on semiconductor devices |
| US9362903B2 (en) | 2013-04-01 | 2016-06-07 | Transphorm Inc. | Gate drivers for circuits based on semiconductor devices |
| US9537425B2 (en) | 2013-07-09 | 2017-01-03 | Transphorm Inc. | Multilevel inverters and their components |
| US9443938B2 (en) | 2013-07-19 | 2016-09-13 | Transphorm Inc. | III-nitride transistor including a p-type depleting layer |
| US9842922B2 (en) | 2013-07-19 | 2017-12-12 | Transphorm Inc. | III-nitride transistor including a p-type depleting layer |
| US10043896B2 (en) | 2013-07-19 | 2018-08-07 | Transphorm Inc. | III-Nitride transistor including a III-N depleting layer |
| US9543940B2 (en) | 2014-07-03 | 2017-01-10 | Transphorm Inc. | Switching circuits having ferrite beads |
| US9991884B2 (en) | 2014-07-03 | 2018-06-05 | Transphorm Inc. | Switching circuits having ferrite beads |
| US9660640B2 (en) | 2014-07-03 | 2017-05-23 | Transphorm Inc. | Switching circuits having ferrite beads |
| US9590494B1 (en) | 2014-07-17 | 2017-03-07 | Transphorm Inc. | Bridgeless power factor correction circuits |
| US10063138B1 (en) | 2014-07-17 | 2018-08-28 | Transphorm Inc. | Bridgeless power factor correction circuits |
| US9318593B2 (en) | 2014-07-21 | 2016-04-19 | Transphorm Inc. | Forming enhancement mode III-nitride devices |
| US9935190B2 (en) | 2014-07-21 | 2018-04-03 | Transphorm Inc. | Forming enhancement mode III-nitride devices |
| US9536967B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Recessed ohmic contacts in a III-N device |
| US9536966B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Gate structures for III-N devices |
| US10200030B2 (en) | 2015-03-13 | 2019-02-05 | Transphorm Inc. | Paralleling of switching devices for high power circuits |
| US11322599B2 (en) | 2016-01-15 | 2022-05-03 | Transphorm Technology, Inc. | Enhancement mode III-nitride devices having an Al1-xSixO gate insulator |
| US10224401B2 (en) | 2016-05-31 | 2019-03-05 | Transphorm Inc. | III-nitride devices including a graded depleting layer |
| US10629681B2 (en) | 2016-05-31 | 2020-04-21 | Transphorm Technology, Inc. | III-nitride devices including a graded depleting layer |
| US11121216B2 (en) | 2016-05-31 | 2021-09-14 | Transphorm Technology, Inc. | III-nitride devices including a graded depleting layer |
| US10319648B2 (en) | 2017-04-17 | 2019-06-11 | Transphorm Inc. | Conditions for burn-in of high power semiconductors |
| JP2020162385A (ja) * | 2019-03-28 | 2020-10-01 | 日本電産株式会社 | 昇圧チョッパ回路、直流電源装置及び昇圧方法 |
| JP7115388B2 (ja) | 2019-03-28 | 2022-08-09 | 日本電産株式会社 | 昇圧チョッパ回路、直流電源装置及び昇圧方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008199771A (ja) | 昇圧回路制御装置、及び昇圧回路 | |
| US8381869B2 (en) | Electric power steering device | |
| JP4883313B2 (ja) | 電源制御装置 | |
| JP4952931B2 (ja) | ステアリング装置 | |
| US7129663B2 (en) | Electric power steering apparatus and booster | |
| JP5115773B2 (ja) | 車両の電源装置 | |
| JP6623540B2 (ja) | 制御装置及び電動パワーステアリング装置 | |
| JP5286981B2 (ja) | 電動パワーステアリング装置 | |
| JP2003244943A (ja) | 電源装置の昇圧装置 | |
| JP4692244B2 (ja) | 電力供給装置 | |
| JP2010051111A (ja) | モータ駆動装置 | |
| JP2008245348A (ja) | 昇圧回路制御装置、及び昇圧回路制御方法 | |
| JP2003153584A (ja) | 電動パワーステアリング装置 | |
| JPH0776280A (ja) | 電源電圧制御装置を備えた電動パワーステアリング装置 | |
| JP5239542B2 (ja) | 電動パワーステアリング装置 | |
| JP5135971B2 (ja) | 電動パワーステアリング装置のモータ制御装置 | |
| JP5471207B2 (ja) | 電動パワーステアリング装置 | |
| JP5226646B2 (ja) | 昇圧装置 | |
| JP2007306681A (ja) | 昇圧回路および電動パワーステアリング装置 | |
| JP2009248695A (ja) | 車両用電源システム | |
| JP2004282963A (ja) | 電動パワーステアリング装置 | |
| JP2009040149A (ja) | 操舵補助装置 | |
| JP2007022413A (ja) | 電動パワーステアリング装置 | |
| JP2010058611A (ja) | 車両の電源装置 | |
| JP2007145105A (ja) | モータ制御装置及び電動パワーステアリング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100120 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20110524 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110607 |