JP7115388B2 - 昇圧チョッパ回路、直流電源装置及び昇圧方法 - Google Patents

Description

本発明は、昇圧チョッパ回路、直流電源装置及び昇圧方法に関する。

特開２０１５－１４２４８５号公報に記載された従来の昇圧チョッパ回路は、昇圧用インダクタ、スイッチング素子、整流用のダイオード及び平滑用の出力コンデンサを備える（段落０００２及び０００３並びに図９）。当該昇圧チョッパ回路においては、出力電圧が入力電圧より低い状態で入力電圧が瞬断から回復した際に、入力電圧を供給する直流電源から整流用のダイオードを通じて出力コンデンサに過大な入力電流が突入電流となって流れ込む（段落０００５）。

また、特開２０１５－１４２４８５号公報に記載された昇圧チョッパ回路においては、バイパス用のダイオードのアノードが入力端子に接続される（段落００１６及び００１７）。また、バイパス用のダイオードのカソードが出力端子に接続される（段落００１６及び００１７）。また、抵抗素子と出力コンデンサとが直列接続される（段落００１８）。また、抵抗素子には、スイッチが並列接続される（段落００１８）。また、入力電圧の供給源である直流電源が一時的に消失して入力電圧の瞬断が発生した際に、出力コンデンサが放電することにより出力コンデンサの電圧が入力電圧よりも低くなった場合、スイッチがオフ状態に制御される（段落００２２）。また、出力コンデンサが放電することにより出力コンデンサの電圧が入力電圧よりも低くなった後、出力コンデンサに印加される電圧と入力電圧との差分が所定値以下に縮小した時点以降に、スイッチがオンさせられる（段落００２２）。これにより、出力コンデンサの充放電に寄与する電流を過剰に制限することなく、入力電圧が瞬断から回復する際に発生する突入電流を抑制することができる（段落００３０）。
特開２０１５－１４２４８５号公報

特開２０１５－１４２４８５号公報に記載された昇圧チョッパ回路によれば、突入電流を抑制することができる。しかし、特開２０１５－１４２４８５号公報に記載された昇圧チョッパ回路は、コスト増の原因となる多数の追加部品を必要とする。

本発明は、上述した問題に鑑みてなされた。本発明が解決しようとする課題は、多数の追加部品を必要とすることなく突入電流を抑制することができる昇圧チョッパ回路、直流電源装置及び昇圧方法を提供することである。

本発明の例示的なひとつの態様は、昇圧チョッパ回路に関する。

昇圧チョッパ回路は、第１の直流入力端子、第２の直流入力端子、第１の直流出力端子、第２の直流出力端子、第１の接続点、第２の接続点、コンデンサ、第３の接続点、コイル、逆流防止ダイオード、第４の接続点及びスイッチ素子を備える。

第１の接続点は、第１の直流入力端子に電気的に接続される。第２の接続点は、第１の直流出力端子に電気的に接続される。

コンデンサの第１のコンデンサ端子は、第１の接続点に電気的に接続される。コンデンサの第２のコンデンサ端子は、第２の接続点に電気的に接続される。

コイルの第１のコイル端子は、第１の接続点に電気的に接続される。コイルの第２のコイル端子は、第３の接続点に電気的に接続される。

逆流防止ダイオードの第１のダイオード端子は、第３の接続点に電気的に接続される。逆流防止ダイオードの第２のダイオード端子は、第２の接続点に電気的に接続される。

第４の接続点は、第２の直流入力端子及び第２の直流出力端子に電気的に接続される。

スイッチ素子の第１のスイッチ素子端子は、第３の接続点に電気的に接続される。スイッチ素子の第２のスイッチ素子端子は、第４の接続点に電気的に接続される。スイッチ素子は、第１のスイッチ素子端子と第２のスイッチ素子端子とが導通するオン状態と、第１のスイッチ素子端子と第２のスイッチ素子端子とが導通しないオフ状態と、の間で状態を切り替える。

本発明の例示的なひとつの態様においては、第１の直流入力端子及び第２の直流入力端子に入力される直流の電圧が上昇した直後に、コンデンサによる容量結合により、第１の直流出力端子の電位が第１の直流入力端子の電位とともに上昇する。このため、コンデンサに大きな電圧を有する直流が印加されない。このため、コンデンサがほとんど充電されない。このため、突入電流を抑制することができる。

また、本発明の例示的なひとつの態様においては、当該コンデンサにより突入電流を抑制することができる。このため、多数の追加部品を必要とすることなく突入電流を抑制することができる。

本発明の例示的な実施形態の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。 本発明の例示的な実施形態の昇圧チョッパ回路に流れる突入電流を説明する図である。 本発明の例示的な実施形態の昇圧チョッパ回路に流れる電流を説明する図である。 本発明の例示的な実施形態の昇圧チョッパ回路に流れる電流を説明する図である。 本発明の例示的な実施形態の第１変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。 本発明の例示的な実施形態の第２変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。 本発明の例示的な実施形態の第３変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。 本発明の例示的な実施形態の第４変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。 本発明の例示的な実施形態の第４変形例の昇圧チョッパ回路のスイッチ素子及び同期整流スイッチ素子の状態の時間変化を図示するタイミングチャートである。 本発明の例示的な実施形態の第４変形例の昇圧チョッパ回路に流れる電流を説明する図である。 本発明の例示的な実施形態の第４変形例の昇圧チョッパ回路に流れる電流を説明する図である。 本発明の例示的な実施形態の昇圧チョッパ回路と比較される昇圧チョッパ回路に流れる突入電流を説明する図である。

１ 直流電源装置
図１は、本発明の例示的な実施形態の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。

図１に図示される直流電源装置１は、昇圧チョッパ回路１０及び直流源１１を備える。

直流源１１は、第１の極１１ａ及び第２の極１１ｂを備える。

この実施形態においては、直流源１１の第１の極１１ａは、正極である。また、直流源１１の第２の極１１ｂは、負極である。

昇圧チョッパ回路１０は、第１の直流入力端子１００、第２の直流入力端子１０１、第１の直流出力端子１０２、第２の直流出力端子１０３、第１の接続点１０４、第２の接続点１０５、コンデンサ１０６、第３の接続点１０７、コイル１０８、逆流防止ダイオード１０９、第４の接続点１１０及びスイッチ素子１１１を備える。

この実施形態においては、第１の直流入力端子１００は、プラス入力端子である。また、第２の直流入力端子１０１は、マイナス入力端子である。また、第１の直流出力端子１０２は、プラス出力端子である。また、第２の直流出力端子１０３は、マイナス出力端子である。

負荷１２は、第１の負荷端子１２ａ及び第２の負荷端子１２ｂを備える。

直流源１１の第１の極１１ａは、昇圧チョッパ回路１０の第１の直流入力端子１００に電気的に接続される。直流源１１の第２の極１１ｂは、昇圧チョッパ回路１０の第２の直流入力端子１０１に電気的に接続される。

負荷１２の第１の負荷端子１２ａは、昇圧チョッパ回路１０の第１の直流出力端子１０２に電気的に接続される。負荷１２の第２の負荷端子１２ｂは、昇圧チョッパ回路１０の第２の直流出力端子１０３に電気的に接続される。

直流源１１は、電池、直流発電機、交流源と整流回路とを備える直流電源等である。直流源１１は、直流電圧を発生させる。発生させられた直流電圧は、直流源１１の第１の極１１ａと直流源１１の第２の極１１ｂとの間に出力される。出力された直流電圧は、昇圧チョッパ回路１０の第１の直流入力端子１００と第２の直流入力端子１０１との間に入力される。昇圧チョッパ回路１０は、入力された直流電圧を昇圧し、昇圧された直流電圧を発生させる。昇圧された直流電圧は、昇圧チョッパ回路１０の第１の直流出力端子１０２と第２の直流出力端子１０３との間に出力される。出力された直流電圧は、負荷１２の第１の負荷端子１２ａと負荷１２の第２の負荷端子１２ｂとの間に入力される。

１．１ 昇圧チョッパ回路
第１の接続点１０４は、第１の直流入力端子１００に電気的に接続される。また、第２の接続点１０５は、第１の直流出力端子１０２に電気的に接続される。

コンデンサ１０６は、第１のコンデンサ端子１０６ａ及び第２のコンデンサ端子１０６ｂを備える。第１のコンデンサ端子１０６ａは、第１の接続点１０４に電気的に接続される。第２のコンデンサ端子１０６ｂは、第２の接続点１０５に電気的に接続される。

第１のコンデンサ端子１０６ａは、第１の接続点１０４を介して第１の直流入力端子１００に電気的に接続される。また、第２のコンデンサ端子１０６ｂは、第２の接続点１０５を介して第１の直流出力端子１０２に電気的に接続される。これにより、コンデンサ１０６には、第１の直流入力端子１００の電位と第１の直流出力端子１０２の電位との差に一致する電圧を有する直流が印加される。

コイル１０８は、第１のコイル端子１０８ａ及び第２のコイル端子１０８ｂを備える。第１のコイル端子１０８ａは、第１の接続点１０４に電気的に接続される。第２のコイル端子１０８ｂは、第３の接続点１０７に電気的に接続される。

逆流防止ダイオード１０９は、第１のダイオード端子１０９ａ及び第２のダイオード端子１０９ｂを備える。第１のダイオード端子１０９ａは、第３の接続点１０７に電気的に接続される。第２のダイオード端子１０９ｂは、第２の接続点１０５に電気的に接続される。

この実施形態においては、第１のダイオード端子１０９ａは、アノードである。また、第２のダイオード端子１０９ｂは、カソードである。

コイル１０８及び逆流防止ダイオード１０９は、第３の接続点１０７を介して電気的に直列接続される。電気的に直列接続されるコイル１０８及び逆流防止ダイオード１０９の一方の端子となる第１のコイル端子１０８ａは、第１の接続点１０４を介して第１の直流入力端子１００に電気的に接続される。電気的に直列接続されるコイル１０８及び逆流防止ダイオード１０９の他方の端子となる第２のダイオード端子１０９ｂは、第２の接続点１０５を介して第１の直流出力端子１０２に電気的に接続される。これにより、コイル１０８にエネルギーを放出させることにより生成される電流を、第１の直流入力端子１００からコイル１０８及び逆流防止ダイオード１０９を経由して第１の直流出力端子１０２に向けて流すことができる。また、第１の直流出力端子１０２の電位を第１の直流入力端子１００の電位とコイル１０８に誘導された起電力との和にすることができる。すなわち、第１の直流出力端子１０２の電位を第１の直流入力端子１００の電位より高くすることができる。また、第１の直流入力端子１００から逆流防止ダイオード１０９を経由して第１の直流出力端子１０２に向けて順電流を流すことができる。また、第１の直流出力端子１０２から逆流防止ダイオード１０９を経由して第１の直流入力端子１００に向けて逆電流が流れることを阻害することができる。

第４の接続点１１０は、第２の直流入力端子１０１及び第２の直流出力端子１０３に電気的に接続される。

第２の直流出力端子１０３は、第４の接続点１１０を介して第２の直流入力端子１０１に電気的に接続される。これにより、第２の直流出力端子１０３の電位を第２の直流入力端子１０１の電位にすることができる。

スイッチ素子１１１は、第１のスイッチ素子端子１１１ａ及び第２のスイッチ素子端子１１１ｂを備える。第１のスイッチ素子端子１１１ａは、第３の接続点１０７に電気的に接続される。第２のスイッチ素子端子１１１ｂは、第４の接続点１１０に電気的に接続される。スイッチ素子１１１は、第１のスイッチ素子端子１１１ａと第２のスイッチ素子端子１１１ｂとが導通するオン状態と、第１のスイッチ素子端子１１１ａと第２のスイッチ素子端子１１１ｂとが導通しないオフ状態と、の間で状態を切り替える。

この実施の形態においては、スイッチ素子１１１は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等である。スイッチ素子１１１がＮ型ＭＯＳＦＥＴである場合は、第１のスイッチ素子端子１１１ａは、ドレインである。また、第２のスイッチ素子端子１１１ｂは、ソースである。また、スイッチ素子１１１がＩＧＢＴである場合は、第１のスイッチ素子端子１１１ａは、コレクタである。また、第２のスイッチ素子端子１１１ｂは、エミッタである。

コイル１０８及びスイッチ素子１１１は、第３の接続点１０７を介して電気的に直列接続される。電気的に直列接続されるコイル１０８及びスイッチ素子１１１の一方の端子となる第１のコイル端子１０８ａは、第１の接続点１０４を介して第１の直流入力端子１００に電気的に接続される。電気的に直列接続されるコイル１０８及びスイッチ素子１１１の他方の端子となる第２のスイッチ素子端子１１１ｂは、第４の接続点１１０を介して第２の直流入力端子１０１に電気的に接続される。これにより、スイッチ素子１１１の状態がオン状態である場合は、第１の直流入力端子１００からコイル１０８及びスイッチ素子１１１を経由して第２の直流入力端子１０１に向けて電流を流すことができる。これにより、スイッチ素子１１１の状態がオン状態である場合は、コイル１０８にエネルギーを蓄積することができる。

昇圧チョッパ回路１０は、制御回路１１３をさらに備える。

制御回路１１３は、マイクロコントローラ等により構成される。制御回路１１３は、スイッチ素子１１１の状態をオン状態とオフ状態との間で切り替える信号をスイッチ素子１１１に入力する。制御回路１１３は、望ましくは、入力する信号をパルス幅変調（ＰＷＭ）する。このため、制御回路１１３は、望ましくは、スイッチ素子１１１をＰＷＭ制御する。

１．２ 突入電流の抑制
図１２は、本発明の例示的な実施形態の昇圧チョッパ回路と比較される昇圧チョッパ回路に流れる突入電流を説明する図である。図２は、本発明の例示的な実施形態の昇圧チョッパ回路に流れる突入電流を説明する図である。

図１２に図示される昇圧チョッパ回路９０においては、第１の直流入力端子１００及び第２の直流入力端子１０１にそれぞれ直流源１１の第１の極１１ａ及び第２の極１１ｂが電気的に接続された際に、第１の直流入力端子１００と第２の直流入力端子１０１との間に入力される直流の電圧ＶＩＮが上昇する。このため、電気的に直列接続されるコイル１０８及び平滑コンデンサ９００に電圧ＶＩＮとほぼ同じ電圧を有する直流が印加される。このため、第１の直流出力端子１０２と第２の直流出力端子１０３との間に出力される直流の電圧ＶＯＵＴは、コイル１０８と平滑コンデンサ９００との共振により、電圧ＶＩＮのおよそ２倍に達する可能性がある。このため、平滑コンデンサ９００に高い電圧ＶＯＵＴを有する直流が印加される。このため、平滑コンデンサ９００及び負荷の耐圧が不足する場合は、これらを破壊する恐れがある。また、直流源１１１が接続された際に、平滑コンデンサ９００が急激に充電される。このため、突入電流ＩＲを抑制することが困難である。

図２に図示される昇圧チョッパ回路１０においても、第１の直流入力端子１００及び第２の直流入力端子１０１にそれぞれ直流源１１の第１の極１１ａ及び第２の極１１ｂが電気的に接続された際に、第１の直流入力端子１００と第２の直流入力端子１０１との間に入力される直流の電圧ＶＩＮが上昇する。しかし、電圧ＶＩＮの上昇に伴い、コンデンサ１０６による容量結合により、第１の直流出力端子１０２の電位が第１の直流入力端子１００の電位とともに上昇する。このため、コンデンサ１０６の第１のコンデンサ端子１０６ａとコンデンサ１０６の第２のコンデンサ端子１０６ｂとの間に高い電位差が発生しない。このため、コンデンサ１０６がほとんど充電されない。このため、突入電流ＩＲを抑制することができる。なお、コイル１０８にはわずかな電流しか流れないため、第１の直流出力端子１０２と第２の直流出力端子１０３との間に出力される直流の電圧ＶＯＵＴは、電圧ＶＩＮとほぼ同じ電圧までしか上昇しない。

この実施形態においては、ひとつのコンデンサ１０６により突入電流ＩＲを抑制することができる。このため、多数の追加部品を必要とすることなく突入電流ＩＲを抑制することができる。このことは、昇圧チョッパ回路１０を低コストで構成することができることを意味する。

１．３ コンデンサの耐圧
図１２に図示される昇圧チョッパ回路９０においては、平滑コンデンサ９００には、昇圧チョッパ回路９０が入力された直流を昇圧している間に、昇圧された直流が印加される。

これに対して、図２に図示される昇圧チョッパ回路１０においては、コンデンサ１０６には、昇圧チョッパ回路１０が入力された直流を昇圧している間に、第１の直流入力端子１００の電位と第１の直流出力端子１０２の電位との差に一致する電圧を有する直流が印加される。

したがって、昇圧チョッパ回路１０のコンデンサ１０６の耐圧は、昇圧チョッパ回路９０の平滑コンデンサ９００の耐圧より低くてもよい。このことは、昇圧チョッパ回路１０を低コストで構成することができることを意味する。

１．４ 短絡時の挙動の改善
図１２に図示される昇圧チョッパ回路９０においては、平滑コンデンサ９００が短絡した場合は、直流源１１の第１の極１１ａ及び第２の極１１ｂが、コイル１０８及び逆流防止ダイオード１０９を介して短絡する。このため、大きな電流が流れる。

これに対して、図２に図示される昇圧チョッパ回路１０においては、コンデンサ１０６が短絡した場合は、コイル１０８の第１のコイル端子１０８ａ及び逆流防止ダイオード１０９の第２のダイオード端子１０９ｂとの間が短絡するにすぎず、直流源１１より大きな電流が流れ続けることがない。流れる電流は、コンデンサ１０６が放電させられることにより生成される電流に限られる。

したがって、昇圧チョッパ回路１０は、高い安全性を有する。

１．５ 昇圧動作
図３及び図４は、本発明の例示的な実施形態の昇圧チョッパ回路に流れる電流を説明する図である。図３は、スイッチ素子の状態がオン状態である場合に流れる電流を説明する。図４は、スイッチ素子の状態がオフ状態である場合に流れる電流を説明する。

昇圧チョッパ回路１０を用いる昇圧方法は、昇圧チョッパ回路１０においてスイッチ素子１１１の状態をオン状態にする工程を備える。

当該工程は、図３に図示されるように、昇圧チョッパ回路１０に第１の電流Ｉ１を入力する。また、当該工程は、入力した第１の電流Ｉ１の一部の電流Ｉ１１をコイル１０８に流してコイル１０８にエネルギーを蓄積する。また、当該工程は、コンデンサ１０６を放電させることにより第２の電流Ｉ１２を生成する。また、当該工程は、生成した第２の電流Ｉ１２の少なくとも一部の電流を昇圧チョッパ回路１０から出力させる。

第１の電流Ｉ１は、電流Ｉ１１及び第２の電流Ｉ１２を含む。

昇圧チョッパ回路１０が下述する入力コンデンサ１１４を備えない場合は、理想的には、第１の電流Ｉ１は、電流Ｉ１１及び第２の電流Ｉ１２を合流させた電流に一致する。昇圧チョッパ回路１０が下述する出力コンデンサ１１５を備えない場合は、理想的には、昇圧チョッパ回路１０から出力される電流は、第２の電流Ｉ１２に一致する。

電流Ｉ１１は、第１の直流入力端子１００からコイル１０８及びスイッチ素子１１１を経由して第２の直流入力端子１０１まで流れる。

第２の電流Ｉ１２は、第１の直流入力端子１００からコンデンサ１０６及び負荷１２を経由して第２の直流入力端子１０１まで流れる。

また、昇圧チョッパ回路１０を用いる昇圧方法は、昇圧チョッパ回路１０においてスイッチ素子１１１の状態をオフ状態にする工程を備える。

当該工程は、図４に図示されるように、コイル１０８にエネルギーを放出させて第３の電流Ｉ３を生成する。また、当該工程は、生成した第３の電流Ｉ３の一部の電流Ｉ３１をコンデンサ１０６に流してコンデンサ１０６を充電する。また、当該工程は、生成した第３の電流Ｉ３の残余の電流Ｉ３２の少なくとも一部の電流を昇圧チョッパ回路１０から出力させる。

第３の電流Ｉ３は、電流Ｉ３１及び電流Ｉ３２を含む。

昇圧チョッパ回路１０が下述する入力コンデンサ１１４及び出力コンデンサ１１５を備えない場合は、理想的には、昇圧チョッパ回路１０に入力される電流及び昇圧チョッパ回路１０から出力される電流は、電流Ｉ３２に一致する。

電流Ｉ３２は、第１の直流入力端子１００からコイル１０８、逆流防止ダイオード１０９及び負荷１２を経由して第２の直流入力端子１０１まで流れる。

電流Ｉ３１は、コイル１０８、逆流防止ダイオード１０９及びコンデンサ１０６を循環して流れる。

昇圧チョッパ回路１０を用いる昇圧方法によれば、コイル１０８にエネルギーを放出させることにより生成される第３の電流Ｉ３が昇圧チョッパ回路１０から出力される期間に、第１の直流入力端子１００と第２の直流入力端子１０１との間に入力される直流の電圧ＶＩＮとコイル１０８に誘導される起電力ＶＬとの和の電圧ＶＩＮ＋ＶＬを有する直流が第１の直流出力端子１０２と第２の直流出力端子１０３との間に出力される。

また、昇圧チョッパ回路１０を用いる昇圧方法によれば、コイル１０８にエネルギーを放出させることにより生成される第３の電流Ｉ３が昇圧チョッパ回路１０から出力されない期間に、コンデンサ１０６を放電させることにより生成される第２の電流Ｉ１２が昇圧チョッパ回路１０から出力される。これにより、昇圧チョッパ回路１０からは、直流が連続的に出力される。また、コンデンサ１０６は、直流に含まれる脈動を抑制する平滑コンデンサとなる。

１．６ プラス及びマイナスの入れ替え
図５は、本発明の例示的な実施形態の第１変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。

第１変形例においては、直流源１１の第１の極１１ａは、負極である。また、直流源１１の第２の極１１ｂは、正極である。

また、第１変形例においては、第１の直流入力端子１００は、マイナス入力端子である。また、第２の直流入力端子１０１は、プラス入力端子である。また、第１の直流出力端子１０２は、マイナス出力端子である。また、第２の直流出力端子１０３は、プラス出力端子である。また、第１のダイオード端子１０９ａは、カソードである。また、第２のダイオード端子１０９ｂは、アノードである。

また、第１変形例においては、スイッチ素子１１１がＮ型ＭＯＳＦＥＴである場合は、第１のスイッチ素子端子１１１ａは、ソースである。また、第２のスイッチ素子端子１１１ｂは、ドレインである。また、スイッチ素子１１１がＩＧＢＴである場合は、第１のスイッチ素子端子１１１ａは、エミッタである。また、第２のスイッチ素子端子１１１ｂは、コレクタである。

１．７ 入力コンデンサの追加
図６は、本発明の例示的な実施形態の第２変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。

図６に図示される昇圧チョッパ回路３０は、入力コンデンサ１１４をさらに備える。

入力コンデンサ１１４は、第１の入力コンデンサ端子１１４ａ及び第２の入力コンデンサ端子１１４ｂを備える。第１の入力コンデンサ端子１１４ａは、第１の直流入力端子１００に電気的に接続される。第２の入力コンデンサ端子１１４ｂは、第２の直流入力端子１０１に電気的に接続される。

入力コンデンサ１１４は、第１の直流入力端子１００と第２の直流入力端子１０１との間に入力される直流に含まれる高周波成分に対して小さいインピーダンスを有する。このため、入力コンデンサ１１４は、当該高周波成分をバイパスする。これにより、ノイズが抑制される。また、昇圧チョッパ回路３０の動作が安定する。

入力コンデンサ１１４は、望ましくは、コンデンサ１０６の容量の０．０１倍以上０．２倍以下の容量を有する。入力コンデンサ１１４の容量がコンデンサ１０６の容量の０．０１倍より小さい場合は、ノイズを抑制し昇圧チョッパ回路３０の動作を安定させる効果が得られにくくなる。入力コンデンサ１１４の容量がコンデンサ１０６の容量の０．２倍より大きい場合は、突入電流ＩＲを抑制する効果が得られにくくなる。

第１の入力コンデンサ端子１１４ａ及び第２の入力コンデンサ端子１１４ｂは、それぞれ第１の接続点１０４及び第４の接続点１１０に近接する。これにより、高周波成分を入力コンデンサ１１４に効果的に流すことができる。

１．８ 出力コンデンサの追加
図７は、本発明の例示的な実施形態の第３変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。

図７に図示される昇圧チョッパ回路４０は、出力コンデンサ１１５をさらに備える。

出力コンデンサ１１５は、第１の出力コンデンサ端子１１５ａ及び第２の出力コンデンサ端子１１５ｂを備える。第１の出力コンデンサ端子１１５ａは、第１の直流出力端子１０２に電気的に接続される。第２の出力コンデンサ端子１１５ｂは、第２の直流出力端子１０３に電気的に接続される。

出力コンデンサ１１５は、第１の直流出力端子１０２と第２の直流出力端子１０３との間に出力される直流に含まれる高周波成分に対して小さいインピーダンスを有する。このため、出力コンデンサ１１５は、当該高周波成分をバイパスする。これにより、ノイズが抑制される。また、昇圧チョッパ回路４０の動作が安定する。

出力コンデンサ１１５は、望ましくは、コンデンサ１０６の容量の０．０１倍以上０．２倍以下の容量を有する。出力コンデンサ１１５の容量がコンデンサ１０６の容量の０．０１倍より小さい場合は、ノイズを抑制し昇圧チョッパ回路４０の動作を安定させる効果が得られにくくなる。出力コンデンサ１１５の容量がコンデンサ１０６の容量の０．２倍より大きい場合は、突入電流ＩＲを抑制する効果が得られにくくなる。

第１の出力コンデンサ端子１１５ａ及び第２の出力コンデンサ端子１１５ｂは、それぞれ第２の接続点１０５及び第４の接続点１１０に近接する。これにより、高周波成分を出力コンデンサ１１５に効果的に流すことができる。

昇圧チョッパ回路４０が出力コンデンサ１１５に加えて入力コンデンサ１１４を備えてもよい。

１．９ 同期整流スイッチ素子の追加
図８は、本発明の例示的な実施形態の第４変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。

図８に図示される昇圧チョッパ回路５０は、同期整流スイッチ素子１１６をさらに備える。

同期整流スイッチ素子１１６は、第１の同期整流スイッチ素子端子１１６ａ及び第２の同期整流スイッチ素子端子１１６ｂを備える。第１の同期整流スイッチ素子端子１１６ａは、第１のダイオード端子１０９ａに電気的に接続される。第２の同期整流スイッチ素子端子１１６ｂは、第２のダイオード端子１０９ｂに電気的に接続される。同期整流スイッチ素子１１６は、第１の同期整流スイッチ素子端子１１６ａと第２の同期整流スイッチ素子端子１１６ｂとが導通するオン状態と、第１の同期整流スイッチ素子端子１１６ａと第２の同期整流スイッチ素子端子１１６ｂとが導通しないオフ状態と、の間で状態を切り替える。

第４変形例においては、同期整流スイッチ素子１１６は、ＭＯＳＦＥＴ、ＩＧＢＴ等である。同期整流スイッチ素子１１６がＮ型ＭＯＳＦＥＴである場合は、第１の同期整流スイッチ素子端子１１６ａは、ソースである。また、第２の同期整流スイッチ素子端子１１６ｂは、ドレインである。ＭＯＳＦＥＴの内蔵ダイオードがダイオード１０９として使用されてもよい。また、同期整流スイッチ素子１１６がＩＧＢＴである場合は、第１の同期整流スイッチ素子端子１１６ａは、エミッタである。また、第２の同期整流スイッチ素子端子１１６ｂは、コレクタである。

昇圧チョッパ回路１０は、還流ダイオード１１２をさらに備える。

還流ダイオード１１２は、第１の還流ダイオード端子１１２ａ及び第２の還流ダイオード端子１１２ｂを備える。第１の還流ダイオード端子１１２ａは、第１のスイッチ素子端子１１１ａに電気的に接続される。第２の還流ダイオード端子１１２ｂは、第２のスイッチ素子端子１１１ｂに電気的に接続される。

この第４変形例においては、第１の還流ダイオード端子１１２ａは、カソードである。また、第２の還流ダイオード端子１１２ｂは、アノードである。

スイッチ素子１１１及び還流ダイオード１１２の組が、還流ダイオード１１２の役割と同様の役割を有する寄生ダイオードを内蔵するスイッチ素子に置き換えられてもよい。

図９は、本発明の例示的な実施形態の第４変形例の昇圧チョッパ回路のスイッチ素子及び同期整流スイッチ素子の状態の時間変化を図示するタイミングチャートである。

制御回路１１３は、同期整流動作をスイッチ素子１１１及び同期整流スイッチ素子１１６に繰り返し行わせる信号をスイッチ素子１１１及び同期整流スイッチ素子１１６に入力する。

制御回路１１３は、１回の同期整流動作をスイッチ素子１１１及び同期整流スイッチ素子１１６に行わせる間に、図９に図示されるようにスイッチ素子１１１の状態をオン状態にし同期整流スイッチ素子１１６の状態をオフ状態にした後にスイッチ素子１１１の状態をオフ状態にし同期整流スイッチ素子１１６の状態をオン状態にする信号をスイッチ素子１１１及び同期整流スイッチ素子１１６に入力する。これにより、第３の電流Ｉ３が逆流防止ダイオード１０９を通過する際に生じる損失が抑制され、昇圧チョッパ回路５０の効率を向上することができる。

望ましくは、スイッチ素子１１１の状態をオン状態にし同期整流スイッチ素子１１６の状態をオフ状態にする期間Ｔ１と、スイッチ素子１１１の状態をオフ状態にし同期整流スイッチ素子１１６の状態をオン状態にする期間Ｔ２との間には、スイッチ素子１１１及び同期整流スイッチ素子１１６の両方の状態をオフ状態にするデッドタイムＴ３が挟まれる。これにより、スイッチ素子１１１及び同期整流スイッチ素子１１６の状態の切り替えの遅延によりスイッチ素子１１１及び同期整流スイッチ素子１１６の両方の状態がオン状態になり貫通電流が発生することを抑制することができる。したがって、スイッチ素子１１１及び同期整流スイッチ素子１１６が故障することを抑制することができる。

制御回路１１３が、昇圧チョッパ回路５０が昇圧動作を停止した後に、同期整流スイッチ素子１１６の状態の切り替えを行う信号を同期整流スイッチ素子１１６に入力してもよい。これにより、コンデンサ１０６に蓄積されているエネルギーを直流源１１に戻すことができる。したがって、エネルギーの利用効率を向上することができる。

図１０及び図１１は、本発明の例示的な実施形態の第４変形例の昇圧チョッパ回路に流れる電流を説明する図である。図１０及び図１１は、昇圧チョッパ回路が昇圧動作を停止した後に同期整流スイッチの状態の切り替えが行われた際に流れる電流を説明する。

まず、スイッチ素子１１１の状態がオフ状態のまま維持される場合について説明する。

同期整流スイッチ素子１１６の状態の切り替えが行われ、同期整流スイッチ素子１１６の状態がオン状態になった場合は、図１０に図示されるように、コンデンサ１０６が放電させられることにより生成される電流ＩＡが、コンデンサ１０６、同期整流スイッチ素子１１６及びコイル１０８を循環して流れる。このため、コイル１０８にエネルギーが蓄積される。

同期整流スイッチ素子１１６の状態がオン状態になった後にさらに同期整流スイッチ素子１１６の状態の切り替えが行われ同期整流スイッチ素子１１６の状態がオフ状態になった場合は、図１１に図示されるように、コイル１０８にエネルギーを放出させることにより生成される電流ＩＢが、第２の直流入力端子１０１から還流ダイオード１１２及びコイル１０８を経由して第１の直流入力端子１００まで流れる。このため、コイル１０８に蓄積されていたエネルギーが直流源１１に戻される。

したがって、同期整流スイッチ素子１１６の状態をオン状態にした後に同期整流スイッチ素子１１６の状態のオフ状態にすることにより、コンデンサ１０６に蓄積されているエネルギーをコイル１０８を経由して直流源１１に戻すことができる。また、同期整流スイッチ素子１１６の状態をオン状態にした後に同期整流スイッチ素子１１６の状態のオフ状態にすることをコンデンサ１０６に蓄積されているエネルギーがなくなるまで繰り返すことにより、コンデンサ１０６に蓄積されているエネルギーの多くを直流源１１に戻すことができる。

制御回路１１３が、スイッチ素子１１１及び同期整流スイッチ素子１１６の状態を相補的に切り替える信号をスイッチ素子１１１及び同期整流スイッチ素子１１６に入力してもよい。この場合は、還流ダイオード１１２に流れていた電流ＩＢがスイッチ素子１１１に流れる。このため、電流ＩＢが還流ダイオード１１２を流れることにより生じていた損失を抑制することができる。

この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。

１，２ 直流電源装置
１０，２０，３０，４０，５０ 昇圧チョッパ回路
１１ 直流源
１２ 負荷
１００ 第１の直流入力端子
１０１ 第２の直流入力端子
１０２ 第１の直流出力端子
１０３ 第２の直流出力端子
１０４ 第１の接続点
１０５ 第２の接続点
１０６ コンデンサ
１０７ 第３の接続点
１０８ コイル
１０９ 逆流防止ダイオード
１１０ 第４の接続点
１１１ スイッチ素子
１１２ 還流ダイオード
１１３ 制御回路
１１４ 入力コンデンサ
１１５ 出力コンデンサ
１１６ 同期整流スイッチ素子

Claims (12)

1. 第１の直流入力端子と、
   第２の直流入力端子と、
   第１の直流出力端子と、
   第２の直流出力端子と、
   前記第１の直流入力端子に電気的に接続される第１の接続点と、
   前記第１の直流出力端子に電気的に接続される第２の接続点と、
   前記第１の接続点に電気的に接続される第１のコンデンサ端子と、前記第２の接続点に電気的に接続される第２のコンデンサ端子と、を備え、容量結合により前記第１の直流出力端子の電位を上昇可能なコンデンサと、
   第３の接続点と、
   前記第１の接続点に電気的に接続される第１のコイル端子と、前記第３の接続点に電気的に接続される第２のコイル端子と、を備えるコイルと、
   前記第３の接続点に電気的に接続される第１のダイオード端子と、前記第２の接続点に電気的に接続される第２のダイオード端子と、を備える逆流防止ダイオードと、
   前記第２の直流入力端子及び前記第２の直流出力端子に電気的に接続される第４の接続点と、
   前記第３の接続点に電気的に接続される第１のスイッチ素子端子と、前記第４の接続点に電気的に接続される第２のスイッチ素子端子と、を備え、前記第１のスイッチ素子端子と前記第２のスイッチ素子端子とが導通するオン状態と前記第１のスイッチ素子端子と前記第２のスイッチ素子端子とが導通しないオフ状態と、の間で状態を切り替えるスイッチ素子と、
   を備える昇圧チョッパ回路。
2. 前記第１の直流入力端子は、プラス入力端子であり、
   前記第２の直流入力端子は、マイナス入力端子であり、
   前記第１の直流出力端子は、プラス出力端子であり、
   前記第２の直流出力端子は、マイナス出力端子であり、
   前記第１のダイオード端子は、アノードであり、
   前記第２のダイオード端子は、カソードである
   請求項１の昇圧チョッパ回路。
3. 前記第１の直流入力端子は、マイナス入力端子であり、
   前記第２の直流入力端子は、プラス入力端子であり、
   前記第１の直流出力端子は、マイナス出力端子であり、
   前記第２の直流出力端子は、プラス出力端子であり、
   前記第１のダイオード端子は、カソードであり、
   前記第２のダイオード端子は、アノードである
   請求項１の昇圧チョッパ回路。
4. 前記第１の直流入力端子に電気的に接続される第１の入力コンデンサ端子と、前記第２の直流入力端子に電気的に接続される第２の入力コンデンサ端子と、を備える入力コンデンサ
   をさらに備える請求項１から３までのいずれかの昇圧チョッパ回路。
5. 前記入力コンデンサは、前記コンデンサの容量の０．０１倍以上０．２倍以下の容量を有する
   請求項４の昇圧チョッパ回路。
6. 前記第１の直流出力端子に電気的に接続される第１の出力コンデンサ端子と、前記第２
   の直流出力端子に電気的に接続される第２の出力コンデンサ端子と、を備える出力コンデンサ
   をさらに備える請求項１から５までのいずれかの昇圧チョッパ回路。
7. 前記出力コンデンサは、前記コンデンサの容量の０．０１倍以上０．２倍以下の容量を有する
   請求項６の昇圧チョッパ回路。
8. 前記第１のダイオード端子に電気的に接続される第１の同期整流スイッチ素子端子と、前記第２のダイオード端子に電気的に接続される第２の同期整流スイッチ素子端子と、を備え、前記第１の同期整流スイッチ素子端子と前記第２の同期整流スイッチ素子端子とが導通するオン状態と前記第１の同期整流スイッチ素子端子と前記第２の同期整流スイッチ素子端子とが導通しないオフ状態との間で状態を切り替える同期整流スイッチ素子
   をさらに備える請求項１から７までのいずれかの昇圧チョッパ回路。
9. 前記スイッチ素子の状態をオン状態にし前記同期整流スイッチ素子の状態をオフ状態にした後に前記スイッチ素子の状態をオフ状態にし前記同期整流スイッチ素子の状態をオン状態にする信号を前記スイッチ素子及び前記同期整流スイッチ素子に入力する制御回路
   をさらに備える請求項８の昇圧チョッパ回路。
10. 前記昇圧チョッパ回路が昇圧動作を停止した後に前記同期整流スイッチの状態の切り替えを行う信号を前記同期整流スイッチ素子に入力する制御回路
    をさらに備える請求項８又は９の昇圧チョッパ回路。
11. 請求項１から１０までのいずれかの昇圧チョッパ回路と、
    前記第１の直流入力端子に電気的に接続される第１の極と、前記第２の直流入力端子に電気的に接続される第２の極と、を備える直流源と、
    を備える直流電源装置。
12. (a) 請求項１から１０までのいずれかの昇圧チョッパ回路において、前記スイッチ素子の状態をオン状態にし、前記昇圧チョッパ回路に第１の電流を入力し、前記第１の電流の一部の電流を前記コイルに流して前記コイルにエネルギーを蓄積し、前記コンデンサを放電させることにより第２の電流を生成し、前記第２の電流の少なくとも一部の電流を前記昇圧チョッパ回路から出力させる工程と、
    (b) 前記スイッチ素子の状態をオフ状態にし、前記コイルに前記エネルギーを放出させて第３の電流を生成し、前記第３の電流の一部の電流を前記コンデンサに流して前記コンデンサを充電し、前記第３の電流の残余部の少なくとも一部の電流を前記昇圧チョッパ回路から出力させる工程と、
    を備える昇圧方法。

Images