JP6116002B2 - Ｄｃ−ｄｃ電源回路 - Google Patents

Description

本発明は、制御回路によって発振用のスイッチング素子をオン／オフ切替制御することによりチョークコイルへの電磁エネルギーの蓄積とチョークコイルからの電磁エネルギーの放出とを繰り返して平滑コンデンサへの充電電圧を昇圧し、かつ、前記平滑コンデンサからの出力電圧を検出する出力電圧検出回路による検出電圧に応じて、前記制御回路による前記発振用のスイッチング素子のオン／オフ切替制御のデューティ比を制御するように構成されたＤＣ−ＤＣ電源回路であって、特には電源電圧を直流電源装置から直接に取り込む形態の非絶縁昇圧型チョッパ方式のＤＣ−ＤＣ電源回路に関する。

図９は従来例にかかわるＤＣ−ＤＣ電源回路の構成を示す回路図である。図９に示すように、直流電源の入力端子Ｔ１は外部の直流電源装置に接続されるもので、グランド（ＧＮＤ）との間に電解コンデンサからなる平滑コンデンサＣ１が接続され、その平滑コンデンサＣ１の正極端子に制御回路（コントロールＩＣ）１の電源端子（６番ピン）が接続されている。入力端子Ｔ１に過電流検出用の抵抗素子Ｒ１を介してチョークコイルＬ１、整流ダイオードＤ１および電解コンデンサからなる平滑コンデンサＣ２の直列回路が接続され、チョークコイルＬ１と整流ダイオードＤ１の接続点とグランド（ＧＮＤ）の間に発振用のスイッチング素子Ｑ１が接続されている。発振用のスイッチング素子Ｑ１としてＮＰＮ型トランジスタを用いるときは、そのコレクタ端子がチョークコイルＬ１と整流ダイオードＤ１の接続点に接続され、そのエミッタ端子がグランド（ＧＮＤ）に接続され、そのベース端子が制御回路１の駆動制御端子（２番ピン）に接続される。また、そのベース端子とグランド（ＧＮＤ）との間に駆動電流設定用の抵抗素子Ｒ４が接続されている。平滑コンデンサＣ２の正極端子は出力端子Ｔ２に接続され、またグランド（ＧＮＤ）との間に抵抗素子Ｒ５，Ｒ６の直列接続回路からなる出力電圧検出回路２が接続されている。抵抗素子Ｒ５と抵抗素子Ｒ６の接続点である出力電圧検出ポイントＰ１が制御回路１における帰還制御端子（５番ピン）に接続されている。過電流検出用の抵抗素子Ｒ１はチョークコイルとの接続点が制御回路１の電流検出端子（７番ピン）に接続され、過電流検出回路３を構成している。チョークコイルＬ１と発振用のスイッチング素子Ｑ１と整流ダイオードＤ１と平滑コンデンサＣ２とで昇圧チョッパ４が構成されている。Ｃ３はタイミング用のコンデンサ、Ｒ２，Ｒ３は制御回路１の内部回路設定用の抵抗素子である。このＤＣ−ＤＣ電源回路は電源電圧をバッテリなどの直流電源装置から直接に取り込む形態の非絶縁昇圧型チョッパ方式となっている。

制御回路１の駆動制御端子からの駆動信号により発振用のスイッチング素子Ｑ１を高周波でオン／オフ切替制御する。駆動信号がアクティブの期間では発振用のスイッチング素子Ｑ１が導通し、入力端子Ｔ１からの入力電流がチョークコイルＬ１と発振用のスイッチング素子Ｑ１の回路を流れ、チョークコイルＬ１に電磁エネルギーが蓄積される。駆動信号がインアクティブの期間では、入力端子Ｔ１からチョークコイルＬ１、整流ダイオードＤ１を介して平滑コンデンサＣ２に電流が流れ、チョークコイルＬ１の蓄積エネルギーが放出される。その蓄積エネルギーがゼロになるタイミングで発振用のスイッチング素子Ｑ１が再び導通状態に切り替えられる。出力電圧検出回路２による検出電圧Ｖd が制御回路１の帰還制御端子にフィードバックされ、発振用のスイッチング素子Ｑ１のデューティ比が制御される。発振用のスイッチング素子Ｑ１が導通状態から非導通状態に切り替わると、その瞬間にチョークコイルＬ１と発振用のスイッチング素子Ｑ１との接続点に逆起電力が発生し、昇圧が行われる。

特開２００４−１５８８１号公報 特開２０１１−１４７３１５号公報

上記の図９で説明した従来例では、制御回路１において発振開始起動電源電圧が極端に低く固定されていると、入力端子Ｔ１からの入力電圧が低い場合に発振用のスイッチング素子Ｑ１に対する駆動力不足が生じ、発振用のスイッチング素子Ｑ１を充分な導通状態に遷移させることができない。

また、制御回路１の発振開始起動電源電圧に合わせて外付けの抵抗素子Ｒ２，Ｒ３，Ｒ４の抵抗値を設定すると、入力端子Ｔ１からの入力電圧が起動から立ち上がって定常状態になった後では、発振用のスイッチング素子Ｑ１に対するドライブオーバーとなり、スイッチングスピードの低下を招いたり、駆動電力の増大を招き、発熱や効率低下を起こすおそれがある。

昇圧型チョッパ方式の場合、起動時の出力電圧Ｖout が設定電圧に達するまでは、発振用のスイッチング素子Ｑ１の導通期間を最大デューティまで拡大し、かつ、スイッチング電流を過電流制限電流まで増加して、出力電圧の昇圧を最大限に図る。しかし、低入力電圧時は発振用のスイッチング素子Ｑ１を充分に導通できないため、導通電圧が持ち上がったまま電流が流れて、出力電圧Ｖout を昇圧できない。その動作の一例を図１０に示している。入力電圧Ｖinが低いために、図１０に示すように、制御回路１が発振用のスイッチング素子Ｑ１に対して出力するベース電圧Ｖb は低めとなる。コレクタ電流ｉc が流れる発振用のスイッチング素子Ｑ１の導通期間は最大限まで拡大されている。この導通期間においてコレクタ‐エミッタ間電圧Ｖceが持ち上がってしまい（ハッチング参照）、コレクタ電流ｉc が流れたままになる。その結果、発振用のスイッチング素子Ｑ１のオン／オフ切替制御によって行われる出力電圧Ｖout の昇圧が所期通りには行われず、発振用のスイッチング素子Ｑ１での損失が増大し、熱破壊を起こすおそれがある。結果、発振用のスイッチング素子Ｑ１内での損失が発熱に置き換わり、熱破損の方向に向う暴走現象に至るおそれがある。

発振用のスイッチング素子Ｑ１を充分に導通させるだけの入力電圧Ｖinが瞬時に印加される場合は、短時間損失で済むので問題ないが、入力源がバッテリや過電流制限回路を持った直流電源装置などのようにインピーダンスをもつ場合には、発振開始起動時に低入力電圧による過大入力電流が流れてさらに入力電圧の低下を招き、出力電圧Ｖout が立上がらずに発振用のスイッチング素子Ｑ１が熱破損するおそれがある。

本発明は、このような事情に鑑みて創作したものであり、非絶縁昇圧型チョッパ方式のＤＣ−ＤＣ電源回路において、入力電圧が起動時に低すぎて規定電圧を下回るような場合であっても、発振用のスイッチング素子に対する駆動力を大きくして充分な導通状態とでき、スイッチングスピードの低下、駆動電力の増大、発熱、効率低下などの問題を抑えることができるようにすることを目的としている。

本発明は、次のような手段を講じることにより上記の課題を解決する。

本発明によるＤＣ−ＤＣ電源回路は、制御回路によって発振用のスイッチング素子をオン／オフ切替制御することにより、入力端子に接続されたチョークコイルへの電磁エネルギーの蓄積と前記チョークコイルからの電磁エネルギーの放出とを繰り返して平滑コンデンサへの充電電圧を昇圧し、かつ、前記平滑コンデンサからの出力電圧を検出する出力電圧検出回路による検出電圧に応じて、前記制御回路による前記発振用のスイッチング素子のオン／オフ切替制御のデューティ比を制御するように構成されたＤＣ−ＤＣ電源回路であって、
前記入力端子における入力電圧を規定電圧に対して高低判定する入力電圧判定回路と、
前記入力電圧判定回路が前記入力電圧を規定電圧より低いと判定したときに前記出力電圧検出回路による検出電圧を強制的に上昇シフトさせて前記制御回路の前記発振用のスイッチング素子に対するオン／オフ切替制御を非活性化することで前記発振用のスイッチング素子をオフ状態にする電圧シフト回路とを備えている。

発振開始起動時において、入力電圧が規定電圧より低いとき、そのことを入力電圧判定回路が判定して、その低入力電圧判定信号を電圧シフト回路に送出する。低入力電圧判定信号を受け取った電圧シフト回路は、出力電圧検出回路による検出電圧を強制的に上昇シフトさせ、制御回路に送出する。この強制的に上昇シフトされた検出電圧を受け取った制御回路は発振用のスイッチング素子に対するオン／オフ切替制御を非活性化する。これにより、発振開始起動時には発振用のスイッチング素子に対するオン／オフ切替制御が停止状態に保持され、発振用のスイッチング素子がオフ状態にされ、入力端子から流入する電流はチョークコイル、整流ダイオードを経て平滑コンデンサに充電される。

起動初期からの時間経過に伴って入力電圧が上昇する。この入力電圧を監視している入力電圧判定回路が規定電圧以上の入力電圧を判定するに至ると、電圧シフト回路による出力電圧検出回路への強制的な上昇シフトが解除される。この間も、平滑コンデンサへの充電継続により出力電圧検出回路による検出電圧が上昇し続けるが、強制的な上昇シフトが解除された結果、検出電圧が大きく低下して元来の状態に戻る。そのため、この検出電圧を入力する制御回路は、発振用のスイッチング素子に対するオン／オフ切替制御を活性化する（発振開始）。

以上のようにして、入力電圧が規定電圧以上となるのを待ってから制御回路による発振用のスイッチング素子に対するオン／オフ切替制御の活性化が行われるため、発振用のスイッチング素子の駆動端子（ベース端子／ゲート端子）に印加される駆動電圧は充分に高いものとなっている。よって、発振用のスイッチング素子を充分に導通させることができて、発振用のスイッチング素子を熱破損から保護することが可能となる。

上記した本発明の好ましい一態様として、次のものがある。すなわち、前記出力電圧検出回路は前記平滑コンデンサの正極端子とグランドとの間に直列に接続された分圧用の抵抗素子を有するものとする。この場合に、前記電圧シフト回路は前記分圧用の抵抗素子のいずれか一方に並列に接続される補正用抵抗素子とシフト補正用のスイッチング素子との直列回路で構成されている。さらに、前記入力電圧判定回路は、前記入力電圧を規定電圧より低いと判定したときに、前記分圧用の抵抗素子の分割点の電圧を強制的に上昇シフトさせるように前記シフト補正用のスイッチング素子を制御する。

本発明によれば、非絶縁昇圧型チョッパ方式のＤＣ−ＤＣ電源回路において、入力電圧が起動時に低すぎて規定電圧を下回るような場合であっても、発振用のスイッチング素子に対する駆動力を充分に大きくして充分な導通状態とでき、スイッチングスピードの低下、駆動電力の増大、発熱、効率低下などの問題を抑えることができる。

なお、熱破損防止の対策のために用いる入力電圧判定回路および電圧シフト回路は、少ない部品点数による簡単な構成で実現可能である。

本発明の実施形態のＤＣ−ＤＣ電源回路の構成を示す回路図 本発明の実施形態のＤＣ−ＤＣ電源回路の動作を示すタイミングチャート 本発明の実施例のＤＣ−ＤＣ電源回路の構成を示す回路図 本発明の実施例のＤＣ−ＤＣ電源回路において入力電圧が規定電圧以上のときの動作を示す波形図 本発明の実施例のＤＣ−ＤＣ電源回路において入力電圧が規定電圧より低いときの動作を示す波形図 本発明の実施例のＤＣ−ＤＣ電源回路における電圧シフト回路について別の実施例を示す回路図 本発明の実施例のＤＣ−ＤＣ電源回路における電圧シフト回路についてさらに別の実施例を示す回路図 本発明の実施例のＤＣ−ＤＣ電源回路における電圧シフト回路についてさらに別の実施例を示す回路図 従来例にかかわるＤＣ−ＤＣ電源回路の構成を示す回路図 従来例のＤＣ−ＤＣ電源回路の動作を示す波形図

上記構成の本発明のＤＣ−ＤＣ電源回路には、次のような好ましい態様がある。

以下、本発明の実施形態のＤＣ−ＤＣ電源回路について図面を用いて詳しく説明する。図１は本発明の実施形態のＤＣ−ＤＣ電源回路の構成を示す回路図である。

図１において、Ｔ１は直流電源の入力端子、Ｔ２は出力端子、Ｃ１，Ｃ２は電解コンデンサからなる平滑コンデンサ、Ｑ１はＮＰＮ型トランジスタで構成された発振用のスイッチング素子、Ｌ１はチョークコイル、Ｄ１は整流ダイオード、１は制御回路（コントロールＩＣ）、２は出力電圧検出回路、３は過電流検出回路、Ｒ１〜Ｒ６は抵抗素子、Ｒ７は補正用抵抗素子、Ｑ２はＰＮＰ型トランジスタで構成されたシフト補正用のスイッチング素子、Ｃ３はタイミング用コンデンサ、４は昇圧チョッパ、５は入力電圧判定回路、６は電圧シフト回路である。

入力端子Ｔ１と出力端子Ｔ２との間に過電流検出用の抵抗素子Ｒ１、チョークコイルＬ１および整流ダイオードＤ１がこの順に挿入されている。すなわち、過電流検出用の抵抗素子Ｒ１の一方端子が入力端子Ｔ１に接続され、抵抗素子Ｒ１の他方端子がチョークコイルＬ１の一方端子に接続され、チョークコイルＬ１の他方端子が整流ダイオードＤ１のアノードに接続され、整流ダイオードＤ１のカソードが出力端子Ｔ２に接続されている。整流ダイオードＤ１のカソードとグランド（ＧＮＤ）との間に平滑コンデンサＣ２が接続されている。チョークコイルＬ１と整流ダイオードＤ１との接続点にＮＰＮ型トランジスタで構成された発振用のスイッチング素子Ｑ１のコレクタ端子が接続され、そのエミッタ端子がグランド（ＧＮＤ）に接続され、ベース端子が制御回路１の駆動制御端子（２番ピン）に接続されている。発振用のスイッチング素子Ｑ１のベース端子とグランド（ＧＮＤ）との間にベース電流調整用の抵抗素子Ｒ４が接続されている。

入力端子Ｔ１とグランド（ＧＮＤ）との間に平滑コンデンサＣ１が接続され、平滑コンデンサＣ１の正極端子に制御回路１の電源端子（６番ピン）が接続されている。チョークコイルＬ１と過電流検出用の抵抗素子Ｒ１との接続点が制御回路１の７番ピンに接続され、同じ接続点と８番ピンとの間に内部回路設定用の抵抗素子Ｒ２が接続され、同じ接続点と１番ピンとの間に内部回路設定用の抵抗素子Ｒ３が接続されている。また、制御回路１の３番ピンとグランド（ＧＮＤ）との間にタイミング用コンデンサＣ３が接続され、４番ピンがグランド（ＧＮＤ）に接続されている。また、整流ダイオードＤ１のカソードとグランド（ＧＮＤ）との間に分圧用のハイサイドの抵抗素子Ｒ５とローサイドの抵抗素子Ｒ６の直列回路からなる出力電圧検出回路２が接続されている。抵抗素子Ｒ１は過電流検出回路３を構成している。

ここまでの説明に関する回路構成は図９の従来例のものと同じである。本発明の実施形態では、上記の回路構成に加えて、入力電圧判定回路５と電圧シフト回路６とをさらに備えている。

入力電圧判定回路５は入力端子Ｔ１に接続されて、入力端子Ｔ１における入力電圧Ｖinを規定電圧Ｖthとの関係で高低判定し、入力電圧Ｖinが規定電圧Ｖthより低いときに“Ｌ”レベル信号を出力し、入力電圧Ｖinが規定電圧Ｖth以上のときに“Ｈ”レベル信号を出力する。

電圧シフト回路６は平滑コンデンサＣ２の正極端子に接続されたハイサイドの抵抗素子Ｒ５に対して並列に、ＰＮＰ型トランジスタで構成されたシフト補正用のスイッチング素子Ｑ２と補正用抵抗素子Ｒ７との直列回路が接続されている。そして、入力電圧判定回路５の出力端子がシフト補正用のスイッチング素子（ＰＮＰ型トランジスタ）Ｑ２のベース端子（ＦＥＴの場合はゲート端子）に接続されている。

次に、上記のように構成されたＤＣ−ＤＣ電源回路の動作を図２のタイミングチャートを参照しながら説明する。

ＤＣ−ＤＣ電源回路の発振開始起動時において、入力端子Ｔ１に印加される入力電圧Ｖinが入力電圧判定回路５における規定電圧Ｖthより低くなっていれば（Ｖin＜Ｖth）、入力電圧判定回路５は電圧シフト回路６におけるシフト補正用のスイッチング素子Ｑ２のベース端子に対して"Ｌ"レベル信号を出力する。その結果、ＰＮＰ型トランジスタからなるシフト補正用のスイッチング素子Ｑ２が導通（ＯＮ）し、補正用抵抗素子Ｒ７を出力電圧検出回路２のハイサイドの抵抗素子Ｒ５に並列に接続した状態とする。この並列接続された２つの抵抗素子Ｒ５，Ｒ７の合成抵抗Ｒｃ（＝Ｒ５・Ｒ７／（Ｒ５＋Ｒ７））は抵抗素子Ｒ５の抵抗Ｒ５よりも小さくなる（Ｒｃ＜Ｒ５）。したがって、抵抗素子Ｒ６と合成抵抗Ｒｃとの抵抗分割比Ｒ６／（Ｒｃ＋Ｒ６）は並列接続していない状態の抵抗素子Ｒ６と抵抗素子Ｒ５との抵抗分割比Ｒ６／（Ｒ５＋Ｒ６）よりも大きくなり、出力電圧検出回路２における出力電圧検出ポイントＰ１に現れる検出電圧Ｖd ′は強制的に上昇シフトされ、シフト補正用のスイッチング素子Ｑ２に対する駆動制御を非活性化する閾値レベルＶs 以上となる（時刻ｔ１）。その結果、制御回路１は発振用のスイッチング素子Ｑ１に対する駆動制御を非活性化することになる。すなわち、発振用のスイッチング素子Ｑ１に対するサイクリックなオン／オフ切替制御の動作を停止し、発振用のスイッチング素子Ｑ１をオフ状態にする。この制御動作停止は入力電圧Ｖinが規定電圧Ｖth以上（Ｖin≧Ｖth）となるまで継続維持される。

ＤＣ−ＤＣ電源回路の発振開始の起動から時間経過するに伴って平滑コンデンサＣ２への充電が継続され、出力電圧検出回路２における出力電圧検出ポイントＰ１に現れる検出電圧Ｖd ′も次第に上昇する。その検出電圧Ｖd ′は非活性化閾値レベルＶs 以上のレベルを保ったままで、発振用のスイッチング素子Ｑ１に対する駆動制御の非活性化・オフ状態は維持される（時刻ｔ１〜ｔ２）。

時刻ｔ１以降、入力端子Ｔ１における入力電圧Ｖinが次第に上昇する。そして、時刻ｔ２において、入力電圧Ｖinが入力電圧判定回路５における規定電圧Ｖth以上（Ｖin≧Ｖth）となり、入力電圧判定回路５は論理反転によって電圧シフト回路６におけるシフト補正用のスイッチング素子Ｑ２のベース端子に対して“Ｈ”レベル信号を出力する。その結果、ＰＮＰ型トランジスタからなるシフト補正用のスイッチング素子Ｑ２が反転動作して非導通（ＯＦＦ）となり、補正用抵抗素子Ｒ７を出力電圧検出回路２のハイサイドの抵抗素子Ｒ５から切り離す。出力電圧検出回路２における出力電圧検出ポイントＰ１に現れる検出電圧Ｖd ′は平滑コンデンサＣ２の正極端子からの出力電圧Ｖout を抵抗分割比Ｒ６／（Ｒ５＋Ｒ６）で分圧したもので、それはシフト補正用のスイッチング素子Ｑ２の非活性化閾値レベルＶs よりも低いレベルとなる（時刻ｔ２）。その結果、制御回路１は発振用のスイッチング素子Ｑ１に対する駆動制御を活性化することになる。すなわち、発振用のスイッチング素子Ｑ１に対するサイクリックなオン／オフ切替制御の動作（発振動作）を開始する。検出電圧Ｖd が非活性化閾値レベルＶs よりも低い本来のレベルまで戻されると発振用のスイッチング素子Ｑ１が反転して導通し、チョークコイルＬ１にエネルギーを蓄積する。制御回路１の内部で規定されるオンデューティの期間（検出電圧Ｖd に基づく）が経過したタイミングで制御回路１によって発振用のスイッチング素子Ｑ１が非導通とされ、逆起電力の発生によりチョークコイルＬ１のエネルギーが整流ダイオードＤ１を介して放出され、平滑コンデンサＣ２を充電し、出力電圧Ｖout を昇圧する。このような発振用のスイッチング素子Ｑ１のオン／オフ切替制御が所定のデューティサイクルで繰り返される。

以上のようにして、非絶縁昇圧型チョッパ方式のＤＣ−ＤＣ電源回路において、入力電圧Ｖinが起動時に低すぎて規定電圧Ｖthを下回るような場合であっても、発振用のスイッチング素子Ｑ１に対するオン／オフ切替制御を実際に活性化するのは、入力電圧Ｖinが次第に上昇してきて、発振用のスイッチング素子Ｑ１に対する駆動力が充分に大きくなるのを待ってからとなるように制御している。その結果として、発振用のスイッチング素子Ｑ１を充分な導通状態とすることができる。また、従来例で見られるようなベース抵抗（ゲート抵抗）の設定に起因した発振用のスイッチング素子Ｑ１に対するドライブオーバーの問題や、スイッチングスピードの低下、駆動電力の増大、発熱、効率低下などの問題については、これらを良好に抑制することができる。さらに、発振用のスイッチング素子Ｑ１の導通電圧が持ち上がったままとなるような異常事態の発生も抑制することができ、熱破損などの暴走現象も抑制できる。

電圧シフト回路６は１つのシフト補正用のスイッチング素子Ｑ２と１つの補正用抵抗素子Ｒ７との比較的簡単で部品点数の少ない回路構成のもとに実現化され、入力電圧判定回路５も後述する実施例で明らかとなるように比較的簡単なもので実現することが可能である。

以下、本発明にかかわるＤＣ−ＤＣ電源回路の実施例を、図面を参照して詳細に説明する。図３は本発明の実施例におけるＤＣ−ＤＣ電源回路の構成を示す回路図である。図３において、Ｔ１は直流電源の入力端子、Ｔ２は出力端子、１は制御回路（コントロールＩＣ）、２は出力電圧検出回路、３は過電流検出回路、４は昇圧チョッパ、５は入力電圧判定回路、６は電圧シフト回路、Ｑ１は発振用のスイッチング素子（ＮＰＮ型トランジスタ）、Ｑ２はシフト補正用のスイッチング素子（ＰＮＰ型トランジスタ）、Ｑ３，Ｑ４はスイッチング素子（ＮＰＮ型トランジスタ）、Ｌ１はチョークコイル、Ｄ１は整流ダイオード、Ｃ１，Ｃ２は平滑コンデンサ、Ｃ３はタイミング用コンデンサ、Ｒ１〜Ｒ１２は抵抗素子、ＺＤ１はツェナーダイオード（定電圧ダイオード）である。

入力電圧判定回路５は、その構成要素として、ツェナーダイオードＺＤ１、ＮＰＮ型トランジスタで構成されたスイッチング素子Ｑ３，Ｑ４、抵抗素子Ｒ８，Ｒ９，Ｒ１０を備えている。ツェナーダイオードＺＤ１は入力電圧判定回路５における規定電圧Ｖthを定める要素である。入力端子Ｔ１にツェナーダイオードＺＤ１のカソードが接続され、ツェナーダイオードＺＤ１のアノードとグランド（ＧＮＤ）との間に抵抗素子Ｒ８，Ｒ９の直列回路が接続されている。直列接続の抵抗素子Ｒ８，Ｒ９の接続点にスイッチング素子Ｑ３のベース端子が接続され、そのコレクタ端子が抵抗素子Ｒ１０を介して入力端子Ｔ１（ツェナーダイオードＺＤ１のカソード）に接続されている。スイッチング素子Ｑ３のエミッタ端子はグランド（ＧＮＤ）に接続されている。スイッチング素子Ｑ３のコレクタ端子にスイッチング素子Ｑ４のベース端子が接続され、そのエミッタ端子はグランド（ＧＮＤ）に接続されている。

電圧シフト回路６を構成するＰＮＰ型トランジスタで構成されたシフト補正用のスイッチング素子Ｑ２では、そのエミッタ端子‐ベース端子間に抵抗素子Ｒ１１が接続され、そのベース端子が抵抗素子Ｒ１２を介して入力電圧判定回路５のスイッチング素子Ｑ４のコレクタ端子に接続されている。

その他の構成については、図１に示した実施形態の場合と同様であるので、詳しい説明は省略する。

次に、上記のように構成された本実施例のＤＣ−ＤＣ電源回路の動作を説明する。

入力端子Ｔ１に印加される入力電圧Ｖinが規定電圧Ｖthより低いとき（Ｖin＜Ｖth）、ツェナーダイオードＺＤ１は非導通状態となっている。また、ベース端子が抵抗素子Ｒ９を介してグランド（ＧＮＤ）に引かれているスイッチング素子Ｑ３も非導通状態となっている。結果として、スイッチング素子Ｑ４が導通状態にあり、電圧シフト回路６のＰＮＰ型トランジスタで構成されたシフト補正用のスイッチング素子Ｑ２のベース端子が抵抗素子Ｒ１２と導通状態のスイッチング素子Ｑ４を介してグランド（ＧＮＤ）に引かれるため、シフト補正用のスイッチング素子Ｑ２は導通状態となっている。したがって、電圧シフト回路６における補正用抵抗素子Ｒ７が出力電圧検出回路２のハイサイドの抵抗素子Ｒ５に対して並列に接続されることになる。図１、図２で説明したのと同様に、電圧シフト回路６による検出電圧Ｖd ′の強制上昇シフトが起こり、制御回路１は非活性化状態に保持される。すなわち、発振用のスイッチング素子Ｑ１に対するサイクリックなオン／オフ切替制御の動作を停止することで発振用のスイッチング素子Ｑ１をオフ状態にする。したがって、従来例のように発振用のスイッチング素子Ｑ１の導通電圧が持ち上がったままとなるような異常事態は発生せず、熱破損などの暴走現象は抑制される。

時間経過に伴って入力電圧Ｖinが次第に上昇し、規定電圧Ｖth以上となってツェナーダイオードＺＤ１が降伏し導通すると、スイッチング素子Ｑ３のベース電圧が上昇してスイッチング素子Ｑ３が反転し導通する。スイッチング素子Ｑ３が導通してグランド（ＧＮＤ）に接続されると、スイッチング素子Ｑ４のベース電圧が降下し、スイッチング素子Ｑ４が反転し非導通となる。結果、シフト補正用のスイッチング素子Ｑ２のベース電圧が上昇し、シフト補正用のスイッチング素子Ｑ２が反転し非導通となる。したがって、直前まで出力電圧検出回路２のハイサイドの抵抗素子Ｒ５に対して並列に接続されていた電圧シフト回路６における補正用抵抗素子Ｒ７が抵抗素子Ｒ５から切り離されることになる。図１、図２で説明したのと同様に、制御回路１は活性状態に切り替えられる。制御回路１は出力電圧検出回路２における出力電圧検出ポイントＰ１での検出電圧Ｖd が規定電圧（非活性化閾値レベルＶs ）に安定化することとなるデューティサイクルにおいて、発振用のスイッチング素子Ｑ１をオン／オフ切替制御する。

ここで、数値的な具体例を挙げて説明する。

制御回路１すなわちスイッチング電源用のコントロールＩＣは、一般的にその発振開始起動電源電圧がＩＣ内部で規定されていて、１〜３ボルトと極端に低く設定されているか、逆に１０ボルト以上と高く設定されていて、その中間の電圧レベルに設定されている製品は少ない。いま例えば入力の直流電源として１２ボルトのバッテリを使用し、入力電圧範囲の仕様につきＤＣ９〜１６ボルト、出力電圧をＤＣ１８ボルト、２．２Ａとする。また、入力電圧範囲がＤＣ９〜１６ボルトであることに対応させて、制御回路１（コントロールＩＣ）としてＮＪＭ２３７４Ａ（新日本無線株式会社製）を取り上げる。この制御回路１は発振開始起動電源電圧が約２ボルトに設定されている。

この実施例の場合の動作波形図を図４、図５に示す。また、比較のために入力電圧判定回路５と電圧シフト回路６を有しない図９の従来例相当の場合の動作波形図を図１０に示す。

まず、入力電圧判定回路５と電圧シフト回路６を有しない従来例相当の場合の動作について説明する。入力端子Ｔ１に印加する入力電圧ＶinとしてＤＣ５．０ボルトを投入した起動初期の動作波形が図１０に示されている。図１０において、Ｖceは発振用のスイッチング素子Ｑ１のコレクタ‐エミッタ間電圧、Ｖb はベース電圧、ｉc はコレクタ電流である。入力電圧Ｖinが５．０ボルトと低いものとなっていることから、発振用のスイッチング素子Ｑ１のベース電圧Ｖb が“Ｈ”レベルになって、コレクタ電流ｉc が流れる発振用のスイッチング素子Ｑ１の導通期間において、コレクタ‐エミッタ間電圧Ｖceが持ち上がってしまい（ハッチング参照）、コレクタ電流ｉc が流れたままになる。その結果、発振用のスイッチング素子Ｑ１の所定のデューティサイクルでのオン／オフ切替制御によって行われる出力電圧Ｖout の昇圧が所期通りには行われず、発振用のスイッチング素子Ｑ１での損失が増大し、熱破壊を起こすおそれがある。

これに対して、本発明実施例の場合には、次のような動作となる。

（１）入力電圧Ｖinが規定電圧Ｖth以上のとき…図４参照
入力端子Ｔ１に印加する入力電圧Ｖinとして規定電圧Ｖth以上であるＤＣ８．５ボルトを投入した起動初期の動作波形が図４に示されている。入力電圧Ｖinが８．５ボルトと規定電圧Ｖth以上であることから、入力電圧判定回路５が電圧シフト回路６を駆動することがなく、制御回路１は直ちに活性状態となって発振用のスイッチング素子Ｑ１のオン／オフ切替制御を開始する。すなわち、所定のデューティサイクルで発振用のスイッチング素子Ｑ１のオン／オフ切替制御（発振動作）が開始される。発振用のスイッチング素子Ｑ１のベース電圧Ｖb が“Ｌ”レベルから“Ｈ”レベルに立ち上がると、コレクタ電流ｉc が流れ出すとともに、コレクタ‐エミッタ間電圧Ｖceはそれまでの“Ｈ”レベルから“Ｌ”レベルへと立ち下がる。また、発振用のスイッチング素子Ｑ１のベース電圧Ｖb が“Ｈ”レベルから“Ｌ”レベルに立ち下がると、コレクタ電流ｉc が止まるとともに、コレクタ‐エミッタ間電圧Ｖceは“Ｌ”レベルから“Ｈ”レベルへと立ち上がる。コレクタ電流ｉc が流れる発振用のスイッチング素子Ｑ１の導通期間において、コレクタ‐エミッタ間電圧Ｖceは“Ｌ”レベルを維持して持ち上がることはない。つまり、導通期間において発振用のスイッチング素子Ｑ１は完全な導通状態となる。発振用のスイッチング素子Ｑ１の所定のデューティサイクルでのオン／オフ切替制御によって行われる出力電圧Ｖout の昇圧が所期通りに行われる。結果として、発振用のスイッチング素子Ｑ１での損失増大や熱破壊は回避されることになる。

（２）入力電圧Ｖinが規定電圧Ｖthより低いとき…図５および図４参照
入力端子Ｔ１に印加する入力電圧ＶinとしてＤＣ５．０ボルトを投入した起動初期の動作波形が図５に示されている。入力電圧Ｖinが５．０ボルトと低いものとなっていることから、入力電圧判定回路５と電圧シフト回路６とが上記のように動作して、制御回路１が非活性状態にあって発振用のスイッチング素子Ｑ１のオン／オフ切替制御が停止状態に維持される。すなわち、発振用のスイッチング素子Ｑ１のベース電圧Ｖb は"Ｌ"レベルに維持され、発振用のスイッチング素子Ｑ１がオフ状態となってコレクタ電流ｉc は流れず、コレクタ‐エミッタ間電圧Ｖceは"Ｈ"レベルに維持される。

時間経過に伴って入力電圧Ｖinが上昇し規定電圧ＶthのＤＣ８．５ボルト以上となったときの動作波形は図４と同様になる。このとき、入力電圧判定回路５と電圧シフト回路６とが上記のように動作して、それまで非活性状態にあった制御回路１が活性状態に切り替わり、発振用のスイッチング素子Ｑ１が所定のデューティサイクルでオン／オフ切替制御（発振動作）が開始される。すなわち、発振用のスイッチング素子Ｑ１のベース電圧Ｖb が“Ｌ”レベルから“Ｈ”レベルに立ち上がると、コレクタ電流ｉc が流れ出すとともに、コレクタ‐エミッタ間電圧Ｖceはそれまでの“Ｈ”レベルから“Ｌ”レベルへと立ち下がる。また、発振用のスイッチング素子Ｑ１のベース電圧Ｖb が“Ｈ”レベルから“Ｌ”レベルに立ち下がると、コレクタ電流ｉc が止まるとともに、コレクタ‐エミッタ間電圧Ｖceは“Ｌ”レベルから“Ｈ”レベルへと立ち上がる。

以上のようにして、本実施例においても、入力電圧Ｖinが起動時に低すぎて規定電圧Ｖthを下回るような場合であっても、その入力電圧Ｖinの時間経過に伴う上昇で、出力電圧検出回路２における出力電圧検出ポイントＰ１での検出電圧Ｖd ′が非活性化閾値レベルＶs 以上となるまでは制御回路１による発振用のスイッチング素子Ｑ１のオン／オフ切替制御を停止させるので、従来例のような駆動力が不足する状態のままでの発振用のスイッチング素子Ｑ１に対するオン／オフ切替制御は規制され、発振用のスイッチング素子Ｑ１がオフ状態とされる。その結果として、発振用のスイッチング素子Ｑ１の熱破損などの暴走現象も抑制される。

電圧シフト回路６は１つのシフト補正用のスイッチング素子Ｑ２と１つの補正用抵抗素子Ｒ７と２つの抵抗素子Ｒ１１，Ｒ１２の比較的簡単で部品点数の少ない回路構成のもとに実現化され、入力電圧判定回路５は１つのツェナーダイオードＺＤ１と２つのスイッチング素子Ｑ３，Ｑ４と３つの抵抗素子Ｒ８，Ｒ９，Ｒ１０の比較的簡単で部品点数の少ない回路構成のもとに実現化されている。

電圧シフト回路６については、図１に示す構成に代えて図６、図７、図８のように構成してもよい。

図６に示す電圧シフト回路６は、ＮＰＮ型トランジスタで構成されたスイッチング素子Ｑ２′と補正用抵抗素子Ｒ７′とで構成したものである。スイッチング素子Ｑ２′と補正用抵抗素子Ｒ７′との直列回路を出力電圧検出回路２におけるローサイドの抵抗素子Ｒ６に並列接続している。スイッチング素子Ｑ２′として図１のＰＮＰ型トランジスタからなるスイッチング素子Ｑ２とは逆極性のＮＰＮ型トランジスタを用いた点が異なっている。

ＤＣ−ＤＣ電源回路の発振開始起動時において、入力電圧Ｖinが規定電圧Ｖthより低くなっていて、入力電圧判定回路５が"Ｌ"レベル信号を出力する場合に、スイッチング素子Ｑ２′は非導通状態となって、補正用抵抗素子Ｒ７′は抵抗素子Ｒ６から切り離される。結果、出力電圧検出回路２における出力電圧検出ポイントＰ１での検出電圧Ｖd ′は非活性化閾値レベルＶs 以上のレベルとなり、制御回路１による発振用のスイッチング素子Ｑ１に対するオン／オフ切替制御は停止され、発振用のスイッチング素子Ｑ１をオフ状態にする。入力電圧Ｖinが規定電圧Ｖth以上に上昇すると、入力電圧判定回路５は“Ｈ”レベル信号を出力し、スイッチング素子Ｑ２′は反転して導通し、補正用抵抗素子Ｒ７′が抵抗素子Ｒ６に並列接続される。結果、検出電圧Ｖd は非活性化閾値レベルＶs より低くなり、制御回路１による発振用のスイッチング素子Ｑ１に対するオン／オフ切替制御が開始される。

図７に示すものでは、出力電圧検出回路２におけるハイサイドの抵抗素子Ｒ５とローサイドの抵抗素子Ｒ６との間にスイッチング素子Ｑ２ｂを挿入し、抵抗素子Ｒ５とスイッチング素子Ｑ２ｂとの直列回路に、補正用抵抗素子Ｒ７′とシフト補正用のスイッチング素子Ｑ２ａとの直列回路を並列接続して電圧シフト回路６を構成したものである。シフト補正用のスイッチング素子Ｑ２ａは図１の場合と同様にＰＮＰ型トランジスタで構成され、スイッチング素子Ｑ２ｂは逆極性のＮＰＮ型トランジスタで構成されている。補正用抵抗素子Ｒ７′の抵抗値は抵抗素子Ｒ５の抵抗値よりも小さく設定されている。

ＤＣ−ＤＣ電源回路の発振開始起動時において、入力電圧Ｖinが規定電圧Ｖthより低くなっていて、入力電圧判定回路５が"Ｌ"レベル信号を出力する場合に、シフト補正用のスイッチング素子Ｑ２ａは導通状態となり、スイッチング素子Ｑ２ｂは非導通状態となる。つまり、ハイサイドの抵抗素子Ｒ５は切り離され、ローサイドの抵抗素子Ｒ６に対してはシフト補正用のスイッチング素子Ｑ２ａを介して補正用抵抗素子Ｒ７′が直列に接続された状態となる。結果、出力電圧検出回路２における出力電圧検出ポイントＰ１での検出電圧Ｖd ′は非活性化閾値レベルＶs 以上のレベルとなり、制御回路１による発振用のスイッチング素子Ｑ１に対するオン／オフ切替制御は停止され、発振用のスイッチング素子Ｑ１をオフ状態にする。入力電圧Ｖinが規定電圧Ｖth以上に上昇すると、入力電圧判定回路５は"Ｈ"レベル信号を出力し、シフト補正用のスイッチング素子Ｑ２ａは反転して非導通となり、スイッチング素子Ｑ２ｂは反転して導通する。つまり、補正用抵抗素子Ｒ７′は切り離され、ローサイドの抵抗素子Ｒ６に対してはハイサイドの抵抗素子Ｒ５がスイッチング素子Ｑ２ｂを介して直列に接続された状態となる。結果、検出電圧Ｖd は非活性化閾値レベルＶs より低くなり、制御回路１による発振用のスイッチング素子Ｑ１に対するオン／オフ切替制御が開始される。

図８に示すものでは、出力電圧検出回路２におけるローサイドの抵抗素子Ｒ６とグランド（ＧＮＤ）との間にスイッチング素子Ｑ２ｂを挿入し、抵抗素子Ｒ６とスイッチング素子Ｑ２ｂとの直列回路に、補正用抵抗素子Ｒ７′とシフト補正用のスイッチング素子Ｑ２ａとの直列回路を並列接続して電圧シフト回路６を構成したものである。シフト補正用のスイッチング素子Ｑ２ａは図１の場合と同様にＰＮＰ型トランジスタで構成され、スイッチング素子Ｑ２ｂは逆極性のＮＰＮ型トランジスタで構成されている。補正用抵抗素子Ｒ７′の抵抗値は図７とは逆で抵抗素子Ｒ５の抵抗値よりも大きく設定されている。

ＤＣ−ＤＣ電源回路の発振開始起動時において、入力電圧Ｖinが規定電圧Ｖthより低くなっていて、入力電圧判定回路５が"Ｌ"レベル信号を出力する場合に、シフト補正用のスイッチング素子Ｑ２ａは導通状態となり、スイッチング素子Ｑ２ｂは非導通状態となる。つまり、ローサイドの抵抗素子Ｒ６は切り離され、ハイサイドの抵抗素子Ｒ５に対しては補正用抵抗素子Ｒ７′が直列に接続された状態となる。結果、出力電圧検出回路２における出力電圧検出ポイントＰ１での検出電圧Ｖd ′は非活性化閾値レベルＶs 以上のレベルとなり、制御回路１による発振用のスイッチング素子Ｑ１に対するオン／オフ切替制御は停止され、発振用のスイッチング素子Ｑ１をオフ状態にする。入力電圧Ｖinが規定電圧Ｖth以上に上昇すると、入力電圧判定回路５は"Ｈ"レベル信号を出力し、シフト補正用のスイッチング素子Ｑ２ａは反転して非導通となり、スイッチング素子Ｑ２ｂは反転して導通する。つまり、補正用抵抗素子Ｒ７′は切り離され、ハイサイドの抵抗素子Ｒ５に対してはローサイドの抵抗素子Ｒ６が直列に接続された状態となる。結果、検出電圧Ｖd は非活性化閾値レベルＶs より低くなり、制御回路１による発振用のスイッチング素子Ｑ１に対するオン／オフ切替制御が開始される。

なお、発振用のスイッチング素子Ｑ１をＦＥＴ（電界効果トランジスタ）やＭＯＳＦＥＴ（金属酸化物半導体による電界効果トランジスタ）で構成する場合には、スイッチング素子Ｑ１の駆動端子はゲート端子となる。

本発明は、非絶縁昇圧型チョッパ方式のＤＣ−ＤＣ電源回路において、入力電圧が起動時に低すぎる場合であっても、充分な導通状態のもとで発振用のスイッチング素子をオン／オフ切替制御させ、スイッチングスピードの低下、駆動電力の増大、発熱、効率低下などの問題を抑える技術として有用である。

１ 制御回路（コントロールＩＣ）
２ 出力電圧検出回路
５ 入力電圧判定回路
６ 電圧シフト回路
Ｃ２ 平滑コンデンサ
Ｌ１ チョークコイル
Ｑ１ 発振用のスイッチング素子
Ｔ１ 入力端子

Claims (2)

1. 制御回路によって発振用のスイッチング素子をオン／オフ切替制御することにより、入力端子に接続されたチョークコイルへの電磁エネルギーの蓄積と前記チョークコイルからの電磁エネルギーの放出とを繰り返して平滑コンデンサへの充電電圧を昇圧し、かつ、前記平滑コンデンサからの出力電圧を検出する出力電圧検出回路による検出電圧に応じて、前記制御回路による前記発振用のスイッチング素子のオン／オフ切替制御のデューティ比を制御するように構成されたＤＣ−ＤＣ電源回路であって、
   前記入力端子における入力電圧を規定電圧に対して高低判定する入力電圧判定回路と、
   前記入力電圧判定回路が前記入力電圧を規定電圧より低いと判定したときに前記出力電圧検出回路による検出電圧を強制的に上昇シフトさせて前記制御回路の前記発振用のスイッチング素子に対するオン／オフ切替制御を非活性化することで前記発振用のスイッチング素子をオフ状態にする電圧シフト回路とを備えるＤＣ−ＤＣ電源回路。
2. 前記出力電圧検出回路は前記平滑コンデンサの正極端子とグランドとの間に直列に接続された分圧用の抵抗素子を有し、
   前記電圧シフト回路は前記分圧用の抵抗素子のいずれか一方に並列に接続される補正用抵抗素子とシフト補正用のスイッチング素子との直列回路で構成され、
   前記入力電圧判定回路は、前記入力電圧を規定電圧より低いと判定したときに、前記分圧用の抵抗素子の分割点の電圧を強制的に上昇シフトさせるように前記シフト補正用のスイッチング素子を制御する請求項１に記載のＤＣ−ＤＣ電源回路。

Images