JP6132921B2 - 極低入力電圧で動作可能なフライバックコンバータ - Google Patents

Description

フライバックコンバータ回路
本発明は、フライバックコンバータ回路に関する。一般的なフライバックコンバータ回路は、変圧器（トランス）、充電キャパシタ、ダイオード、半導体スイッチ、及びコントローラを有する。変圧器は一次巻線及び二次巻線を有し、各々が巻き始め及び巻き終わりを有する。２つの巻線は、対向するように接続されることができる。変圧器のコアはエアギャップを有する。これはまた、フライバック変圧器、二重インダクタ、又は結合インダクタと記述されることもできる。コントローラは、フライバックコンバータのスタート後に半導体スイッチを制御するように設計される。

フライバックコンバータはまた、バックブーストコンバータとしても記述される。フライバックコンバータは、ある形態においてＤＣ／ＤＣコンバータを構成する。

フライバックコンバータの単純な基本構造が、ここでは図３を参照して記述される。

図３のフライバックコンバータは、電圧源３０１、変圧器３０３、ダイオード３０６、充電キャパシタ３０７、及びスイッチ３２０を有する。加えて、さらなるキャパシタ３０２が電圧源３０１に並列に設けられるが、これは、フライバックコンバータの動作に必須というわけではない。変圧器３０３上の２点は巻線の方向を示す。「巻き始め」及び「巻き終わり」という記述が参照されるとき、これは純粋に容易な理解のために役立つ。原理的には、逆向き又は同じ向きの変圧器のコイルの相互接続が保持されるならば、変圧器の端子を交換することもまた可能である。

フライバックコンバータの動作の基本モードが、以下に記述される。原理的には、２つの動作モード、導通フェーズと非導通フェーズ又は遮断フェーズとが、フライバックコンバータでお互いに交番する。どちらの動作モードが現時点でアクティブであるかは、スイッチ３２０によって決定される。スイッチ３２０が閉じられると、フライバックコンバータは導通フェーズにある。スイッチ３２０が開いていると、遮断フェーズにある。

導通フェーズでは、電流は、電圧源３０１のために変圧器３０３の一次巻線を通って流れる。ダイオード３０６が変圧器３０３の二次巻線を通る電流の流れをブロックするので、この二次巻線は電流無しである。これにより、変圧器３０３のエアギャップにおける電磁力が増す。スイッチ３２０が開くと、変圧器３０３の一次巻線又は一次側を通る電流の流れは終わる。変圧器３０３の一次側を通る電流の流れが非常に迅速に止められるという事実により、変圧器３０３の二次側を通る電流は増す。電流はダイオード３０６を通って流れ、充電キャパシタ３０７が充電される。引き続いてスイッチ３２０が再び閉じられ、導通フェーズ及び遮断フェーズからなる新しいサイクルが始められる。

スイッチ３２０を周期的に切り替える又はフェーズを制御することによって、キャパシタ３０７を充電するパワーを調整することができる。例えば、充電キャパシタ３０７における負荷は、これより、ある出力電圧で供給されることができ、あるいは、エネルギーストレジ、特にアキュムレータが、ある電流で充電されることができる。ここで示されているフライバックコンバータの構成では、入力及び出力はそれぞれ電位的に絶縁されている。これは実際に有益であるが絶対的に必要ではなく、電位的な絶縁無しの動作もまた、対応する付加的な相互接続を通して許容されることができる。ここで示されているフライバックコンバータの場合、入力電圧は出力電圧よりも、大きいことも、また低いことも、両方ともできる。これは、好ましくは半導体スイッチとして構成されるスイッチ３２０の制御に、本質的に依存する。ここで、バック（降圧）又はブースト（昇圧）動作モードが参照される。

フライバックコンバータは、不連続又は連続電流モードで動作することができる。連続電流モードでは、半導体スイッチがスイッチオンされると、インダクタは依然として生きており、電流を運ぶ。ブーストコンバータとは異なり、実用的に実現可能なデューティーサイクルで出力電圧対入力電圧の比が非常に大きい場合にもまた、対応する巻線比を有するフライバックコンバータで、連続電流モードで動作することが可能である。ここで示されているフライバックコンバータでは、これは例えば、入力電圧２０ｍＶ、デューティーサイクル７５％で、出力電圧６Ｖまで可能である。これは、存在する損失を省略すると、以下の公式にしたがって計算される。

これにより、デューティーサイクルは以下のように定義されると考えられる。

これは導電フェーズ対遮断フェーズの比が３：１であることを意味する。加えて、１：１００の変圧器が使用され、Ｎが、一次側の一巻に対する二次側の巻線数であると仮定されている。

不連続電流モードはまた、間欠流動作と称されることもできる。不連続電流モードでは、電流の流れは、０Ａから、インダクタンス、つまり変圧器３０３の一次巻線を通って始まる。発生する損失を省略し且つ一定の入力電圧では、これは最大電流Ｉmaxに達して、以下のようになる。

ここで、Ｖinは入力電圧、Ｌ(prim)は変圧器の一次巻線のインダクタンスである。

これより、スイッチング周波数ｆにおいて、入力抵抗は以下のようになる。

したがって、入力抵抗は電圧源から独立している。これは、出力電圧から独立した一定の出力抵抗を有する熱電発電機では、非常に単純なインピーダンス整合を容易にする。

先に述べたように、電圧源３０１に並列に接続されているキャパシタ３０２は、絶対的に必要ではない。しかし、ここでは、電圧源３０１が零より大きい出力抵抗を有しているために、使用されている。電圧源３０１の出力抵抗は、これより、キャパシタ３０２と一緒にローパスを形成する。これにより、導通フェーズで入力電圧が減少しすぎない結果となる。

図３を参照して描写されるフライバックインバータのバージョンは一般的な実施形態を構成し、ここではスイッチ３２０が外部コントローラによって制御されると仮定されている。集積フライバックコンバータ回路もまた存在し、そこでは半導体スイッチ３２０及びコントローラの両方が設けられる。これにより、全体的な解決手段がより小さく、且つより好ましくなるためである。電流フライバックコンバータ回路におけるこのコントローラに対しては、さらなるエネルギー源は必要とされない。

フライバックコンバータのいくらか改変されたバージョンが図４に示されている。フライバックコンバータのこの実施形態では、付加的なキャパシタ４２７及びさらなるダイオード４２６が設けられている。フライバックコンバータのこの構造を通して、出力電圧の整流がグライナッハ回路（グライナッヘル回路）によって実現されることができる。

ここで、導通フェーズでは、キャパシタ４２７は、ダイオード４２６を介して、二次巻線の誘導電圧−ダイオード電圧（の差圧分）まで充電される。図３に示されるフライバックコンバータについての利点は、ここではダイオード４０６がＶoutにダイオード電圧を加えた電圧のみに耐えさえすればいいという点である。

遮断フェーズでは、充電キャパシタ４０７はダイオード４０６及びキャパシタ４２７を介して充電される。ダイオード４２６は、今度はここではＶoutにダイオード電圧を加えた電圧のみにさらされる。ダイオード４２６は、例えばショットキーダイオードとして構成されることができる。

フライバックコンバータのような小さい入力電圧のためのパワー管理回路は、しばしばエネルギーハーベスティングに関連して使用される。これは、構成要素を動作させるために十分な電圧が、非常に低電圧で且つ低パワーの電源で生成されるべきであることを意味する。そのようなエネルギー源の一例が熱電発電機であり、これはまた熱発電機、例えばネクストリーム社のeTEG HV56として記述されることができる。これは、８Ｋの温度差で２００ｍＶの無負荷出力電圧を供給し、約１０Ωの出力抵抗を有する。１０Ω負荷におけるその最大パワーは１ｍＷである。これは、この場合に出力電圧が１００ｍＶであり且つ出力電流が１０ｍＡであることを意味する。そのようなエネルギー源に対する回路の効率の他に、特にインピーダンス整合（ＭＰＰＴ−最大電力点追従）が重要である。

特開２００５−３０４２３１号公報 米国特許第４３２２７２４号明細書 米国特許第５０１４１７８号明細書 米国特許出願公開第２００５／０４１４３７号明細書

インピーダンス整合を有するブーストコンバータ回路は既知であり、すでに３００ｍＶからスタートする。スタートすると直ぐに、それらは入力電圧１００ｍＶで動作することができる。しかし、これらの非常に低い入力電圧では、非常に高いデューティーサイクルが使用され、それによって多くのスイッチング損失が生じる。そのため、そのような回路の効率は低くなる。この既知の回路のさらなる不利益は、連続電流モードではコントローラが殆ど使えなくなる点である。

より低い入力電圧に対しても解決策は既知であり、発振器が変圧器で実現されて、整流器及び電圧制限器に接続される。そのような回路は、例えばリニアテクノロジ社によってLTC3108として商品化されている。これにより、スイッチング周波数は構成要素に依存して、インピーダンス整合は可能ではない。加えて、入力電流が入力電圧に比例して増加して、これが低い最大入力電圧をもたらす結果となる。

変圧器の誘導電圧を使用してエネルギーハーベスティングを実行し、チャージポンプによって負の電圧を生成してスタート発振器を切り離す回路もまた既知である。そのような回路はUS7170762B2から既知である。この回路は、システムに依存して、効率が良くない。連続電流モードも可能ではない。

本発明の目的は、コスト面で効果的な形で実現され且つ低いスタート電圧で済むフライバックコンバータ回路を生成することである。

この目的は、本発明に従って、請求項１の特徴を有するフライバックコンバータ回路によって達成される。

さらなる有益な実施形態は、従属請求項、明細書、ならびに図面及びその説明にもまた示されている。

請求項１によれば、一般的なフライバックコンバータ回路が拡張されて、スタートトランジスタが設けられる。これはそのゲート端子によって変圧器の二次巻線の巻き始めに結合される。またそのドレイン端子が、変圧器の一次巻線の巻き終わりに接続される。少なくとも変圧器及びスタートトランジスタによって、発振器、特にＬＣ発振回路が形成される。さらに、ダイオードが変圧器の二次巻線の巻き始めと充電キャパシタとの間に設けられて、これによってダイオードのアノードが充電キャパシタに接続され、充電キャパシタによってコントローラに電流が供給される。これにより、ダイオードが変圧器の二次巻線の巻き始めに直接的にリンクされる必要が無い。また、例えば図４に示されるフライバックコンバータの改変されたバージョンのように、キャパシタを挿入されることもできる。

本発明の範囲内で、変圧器の一次巻線又は一次側は巻線であると理解されることができて、ここに入力電圧が提供され、変圧器の二次巻線又は二次側で出力電圧が生成される。本発明の意味に従ったフライバックコンバータ回路は、特にスタート回路が設けられたフライバックコンバータである。「結合された」という語は、本発明の範囲内で、直接接続、ならびに一つ又はそれ以上の構成要素を介した接続と理解されることができる。

本発明のコアを成すアイデアは、低電圧ですぐに発振し始める発振器を提供するところに見ることができる。この発振器により、より高い、特に負の電圧が、フライバックコンバータをスタートするために、あるいはその制御を始めるために、生成されることができる。引き続いて、発振器はスイッチオフされる。コントローラは、回路の出力を介してエネルギーが供給され得る。

本発明の基礎を形成するさらなるコアのアイデアは、別個の発振器を提供せず、その代わりにフライバックコンバータのために使用される構成要素を、少なくとも部分的に発振器のためにも使用することである。

本発明に従ったフライバックコンバータ回路は、これより、従来のブーストコンバータ回路に関して、より小さなデューティーサイクル及びこれからより良い効率が、特により小さい入力電圧にて達成されることを許容する。これは、より低い入力電圧にて回路が使用され得ることを意味する。連続電流モードもまた、非常に低い入力電圧であっても、本発明に従った回路では可能である。

本発明に従ったフライバックコンバータ回路のさらなる効果は、不連続及び連続電流モードの両方が可能であることである。非常に小さな抵抗から非常に大きな抵抗までのインピーダンス整合が、これにより達成され得る。スイッチング周波数はまた、比較的に独立して選択され得る。これより、より小さな変圧器を使用することも可能であり、それにより今度は、回路の全体コストが下げられる。加えて、入力電圧は出力電圧よりも大きくてもよい。さらに、本発明に従った回路では、規定された最大コイル電流が可能であり、これは回路の設計を単純化する。

原理的には、本発明に従った回路で、変圧器の一次側のみを電圧源の正の電位にリンクし、または、二次側の端子を入力電圧の正の電位に接続することが可能である。この設計に依存して、充電キャパシタの二次側を入力電圧の負又は正の電位に置くことが好ましい。本記述の範囲内で、入力電圧の正の電位がＶin+、入力電圧の負の電位がＶin-、且つ出力電圧の負の電位がＶout-とも記述される。出力電圧の正の電位は充電キャパシタの二次側にあり、本発明に従ったフライバックコンバータ回路の正確な構造に依存して、Ｖin+又はＶin-のいずれかに対応する。

第２の半導体スイッチが、スタートトランジスタのソース端子をＶin+から絶縁するために提供され得る。他の可能性として、異なる位置に配置されてゲートがＶout-に設定された第２の半導体スイッチにより、スタートトランジスタを高インピーダンス状態に切り替えることも考えられる。加えて、スタートトランジスタのゲートは抵抗器を介して、動作点調整のために、入力電圧の正の電位に接続されることができる。２つの変形により、フライバックコンバータが確実にそのコントローラでスタートされると直ぐに、発振器をスイッチオフすることが容易になる。しかし、原理的には、発振器を停止するために、他の可能性もまた考えられ得る。

発振器がスイッチオフされて、フライバックコンバータのコントローラが確実にスタートされることができる時間を決定するために、比較器を設けることが望ましい。これは、例えば参照電圧を使用して、確実な方法でコントローラをスタートするために十分な電圧が充電キャパシタで利用可能であるときを検出することができる。

電圧源の正の電位を接続するために、変圧器の一次巻線の巻き始めが特に適合される。

原理的には、変圧器は任意の巻線比を有することができる。この巻線比が１：１００であることが好ましい。選択されたＮが大きいほど、低い入力電圧で生成されることができる出力電圧は大きくなる。しかし、ここで生成されるピーク電流及びピーク電圧は、回路、特に構成要素の設計にて、考慮されなければならない。

デプリッション形ｎ−ＭＯＳＦＥＴ又はｎ−ＪＦＥＴがスタートトランジスタとして使用され得る。同様に、デプリッション形デュアルゲートｎ−ＭＯＳＦＥＴをこれのために使用することが可能であり、これにより、これはまた停止トランジスタ（stopping transistor）も含む。

好適な実施形態によれば、制御キャパシタ及び制御ダイオードが、コントローラによる半導体スイッチの制御のために設けられる。これにより、制御キャパシタは、片側でコントローラに接続され、他の側で制御ダイオードのカソードに接続されることができる。さらに、制御ダイオードのカソード及び制御キャパシタの二次側は、半導体スイッチのゲートに接続される。これにより、半導体スイッチに規定の電圧を提供してフライバックコンバータが効率的に動作されるようにすることができる。

制御ダイオードのアノードはＶin-に接続されることができる。

本発明が、例示的な実施形態及び模式的な図面を参照して、以下にさらに詳細に記述される。

本発明に従ったフライバックコンバータ回路の第１の実施形態を示す図である。 本発明に従ったフライバックコンバータ回路の第２の実施形態を示す図である。 フライバックコンバータの一例を示す図である。 フライバックコンバータのさらなる例を示す図である。

図面において、同一の又は類似の構成要素には同じ参照番号が付けられており、この際に最初の桁（百の位）が異なっていてこれは図面（番号）を示している。反復を避けるために、同じ機能を有する構成要素は必ずしも再び詳細にはカバーされない。

図１は、本発明に従ったフライバックコンバータ回路の第１の実施形態を示す。このフライバックコンバータは、ここでは、変圧器１０３、ダイオード１０６、充電キャパシタ１０７、及び半導体スイッチ１２０によって構成される。このフライバックコンバータには、電圧源１０１によってエネルギーが供給される。電圧源１０１に並列に再びキャパシタ１０２があり、これは、図３を参照して既に説明されたものと同じ効果を有する。スタートのための発振器は、この実施形態では変圧器１０３及びスタートトランジスタ１０４によって形成される。発振器の周波数(f)は、以下に従って決定される。

ここで、Ｃはトランジスタ１０４の入力キャパシタンス（寄生容量）及び変圧器１０３の二次側のキャパシタンス（寄生容量）の合計であり、Ｌ(sec)は変圧器１０３の二次側のインダクタンスである。

トランジスタ１０４は、例えばデプリッション形ｎ−ＭＯＳＦＥＴ又はｎ−ＪＦＥＴとして形成されることができる。デプリッション形ｎ−ＭＯＳＦＥＴのゲート・ソース間のカットオフ電圧及びｎ−ＪＦＥＴのゲート・ソース間のカットオフ電圧は、各々０Ｖより低く、例えば−0.5Ｖである。スタートトランジスタ１０４に接続して、さらなるデプリッション形ｎ−ＭＯＳＦＥＴ１０５が設けられ、フライバックコンバータのコントローラのスタート後に発振器をスイッチオフするために、その閾値電圧は例えば−1.2Ｖである。原理的には、２つのトランジスタ１０４及び１０５の配置を交換することが可能である。それらはまた、デプリッション形デュアルゲートｎ−ＭＯＳＦＥＴとして構成されることもできる。

本発明に従った回路の動作のモードが、以下に詳細に記述される。電圧源１０１の電圧が増加すると直ぐに、変圧器１０３の一次巻線の電流が増加し、同時に電圧が変圧器１０３の二次巻線に誘導され、これがトランジスタ１０４のゲート電圧を増加させる。トランジスタ１０４は、これにより低いオーム性の値を有し、電流がさらに増加される。抵抗における電圧降下を通して一次巻線の電圧が下がり、その結果として、トランジスタ１０４のゲートの電圧が下がり、トランジスタ１０４はより高いオーム性の値になり、これが一次巻線の電圧の更なる低下をもたらす。これが今度はスタートトランジスタ１０４の負のゲート電圧を導いて、その閾値電圧でカットオフする。電流はその後にのみ、フライバックコンバータに関して既に記述されたように、変圧器１０３の二次側でさらに流れることができる。これが、充電キャパシタ１０７を低電圧で充電させる。この充電はダイオード１０６を介して生じて、キャパシタ１０７に充電されたエネルギーはもはや流れ去ることは無い。変圧器１０３の二次巻線の電流は、今度は零に向かい、トランジスタ１０４のゲート電圧もまた０Ｖになり、変圧器１０３の一次巻線の電流は再び増加し始める。周期的な電流パルスは、充電キャパシタ１０７を、増加する電圧まで充電する。

３つの抵抗器１１２、１１３、１１４及び参照電圧源１１０により、比較器１１１は充電キャパシタ１０７の電圧をモニタする。例えば、比較器１１１は、３つの抵抗器１１２、１１３、及び１１４が各々同じ値を持ち且つ参照電圧源１１０が参照電圧1.2Ｖを供給するという仮定の下では、1.8Ｖにて切り替わる。

比較器１１１の切り替わりは、最初はＶin-であったインバータ１１５の出力を、この電位より低い1.8Ｖに切り替える。これにより、トランジスタ１０５がスイッチオフされて、発振器が停止される。

比較器１１１の切り替わりを通して、コントローラ１１６はまたアクティブになる。あるいは、充電キャパシタ１０７における電圧が十分に高いので、これによって（コントローラの立ち上げを）行うこともできる。ここまでは、コントローラ１１６の後段に設けられたドライバ１１７に信号が送られてこないので、ドライバ１１７はローの状態となる。制御キャパシタ１１８がこれにより、制御ダイオード１１９のダイオード電圧よりも低い1.8Ｖまですぐに充電される。この電圧降下はできるだけ低く抑えられるべきであるので、ダイオード１１９は、例えばショットキーダイオードとして構成されることができる。ドライバ１１７がハイに切り替えられると直ぐに、半導体スイッチ１２０のゲートが、この切替プロセスを通して充電される。実際の電圧は、キャパシタ１１８のキャパシタンスの大きさと半導体スイッチ又はトランジスタ１２０の入力キャパシタンスとの比に依存する。

キャパシタ１１８はこれより、半導体スイッチ１２０の入力キャパシタンスに対して大きくあるべきである。例えば、１ｎＦ対４０ｐＦの比を提供することができる。実際の構成を通して、結果として生じるゲート電圧が半導体スイッチ１２０の閾値電圧より高いことが確実にされなければならない。半導体スイッチ１２０は、例えば、閾値電圧0.8Ｖのエンハンスメント形ｎ−ＭＯＳＦＥＴとして構成されることができる。

同様に、トランジスタ１２０のスイッチオフの際の変圧器１０３の一次巻線の巻き終わりにおける過電圧がｐ−ＭＯＳＦＥＴの閾値電圧よりも低い限りは、トランジスタ１２０をエンハンスメント形ｐ−ＭＯＳＦＥＴとして構成することも可能である。これは、出力電圧及びダイオード電圧の合計を巻線比で割ったものに対応する。この場合、Ｖin+を有するｐ−ＭＯＳトランジスタは遮断方法で制御され、Ｖout-を持つものは導通方法で制御される。制御キャパシタ１１８及び制御ダイオード１１９は、そのときには省略されることができる。

ドライバ１１７が再びローに切り替えられると直ぐに、制御キャパシタ１１８の電圧は、このスイッチングサイクルの前よりも低くなり、これにより、制御キャパシタ１１８が再び制御ダイオード１１９を介して充電される。さらに、抵抗器１２１が制御キャパシタ１１８に並列に設けられる。これは、回路が切り離されると直ぐにキャパシタ１１８を放電する役割を果たす。これは、入力電圧が０Ｖに低下することを意味する。

抵抗器１２１は、約１００ＭΩの値を持つことができる。しかし、ある条件下では、例えばキャパシタ、現在のダイオード、半導体スイッチ１２０のゲート、又は回路基板自身を通して回路の十分な寄生抵抗器が存在していれば、この抵抗器もまた省略されることができる。

ダイオード１０６は原理的には、ショットキーダイオードであるか、あるいは並列にｎ−ＭＯＳＦＥＴを有することができて、これはコントローラによって制御される。ダイオードはまた、このｎ−ＭＯＳＦＥＴの寄生ダイオードであることもできる。

コントローラ１１６は、コンバータの周波数及びデューティーサイクルによって充電キャパシタ１０７の電圧を所望の出力電圧に制御する（パルス幅変調−ＰＷＭ）ように構成されることができる。単純なパルス周波数変調（ＰＦＭ）又は組み合わせＰＷＭ／ＰＦＭもまた可能である。図1にしたがった実施形態では、抵抗器１１３及び１１４の間の抵抗タップが参照電圧１１０の値に調節されることができて、出力電圧3.6Ｖに到達される。これのために、インピーダンス整合もまた提供されることができる。

ここに示される回路は、巻線比１：１００を有する変圧器で、約２０ｍＶからスタートすることができる。最大入力電圧は、本発明に従った回路では、ダイオード１０６ならびに抵抗器１０４、１０５、及び１２０の最大電圧のみによって制限される。

図２は、本発明に従ったフライバックコンバータ回路の他の実施形態を示す。これは、図1に示された回路に基づいた更なる発展形を構成する。これは、トランジスタにおいてより低い電圧が達成され、それによって、これがよりコスト効果的に設計され得るという利点を有する。加えて、この実施形態は、発振器をスイッチオフする他の可能性を示しており、これは、図1に従った回路においても使用されることができる。

この実施形態では、変圧器２０３の二次巻線の巻き始めとスタートトランジスタ２０４のゲート端子との間の容量性結合が、キャパシタ２０８を介して実現される。抵抗器２０９により、トランジスタ２０４の動作点が設定される。加えて、図１のインバータ１１５がトランジスタ２２２及び抵抗器２０９によって置き換えられている。トランジスタ２２２は好ましくは、供給電圧よりも大きな閾値電圧を有しており、それにより、比較器２１１の出力が規定される。これにより、トランジスタ２２２は比較器２１１の切り替わりまで切り替えられない。切り替わりの後で、トランジスタ２０４のゲート電圧はＶout-に切り替えられ、それによって発振器は停止される。発振器の周波数に対する公式において、トランジスタ１０４の入力キャパシタンスは、図２に従った回路に対応して、トランジスタ２０４の入力キャパシタンス及びトランジスタ２２２の出力キャパシタンスの合計を有するキャパシタ２０８の直列接続で置き換えられなければならない。この合計は、良い結合を達成するために、キャパシタ２０８のキャパシタンスに関して小さくあるべきである。抵抗器２０９は高いオーム値を有することができて、例えば１０ＭΩであることができる。

図２に従った実施形態では、スタートトランジスタ２０４は、閾値電圧−0.5Ｖのデプリッション形ＭＯＳＦＥＴとして、ゲート・ソース間のカットオフ電圧−0.5Ｖのｎ−ＪＦＥＴとして、あるいは閾値電圧０Ｖの生来のＭＯＳＦＥＴとして、構成されることができる。抵抗器２０９は、１次側をＶin+、Ｖin-、又は変圧器２０３の二次巻線の巻き始めに接続されることができて、それによって、ｎ−ＪＦＥＴの場合には、Ｖin-への接続、生来のＭＯＳＦＥＴの場合には２つの他の可能性が望ましい。

原理的には、抵抗器１０４、１０５、１２０、２０４、及び２２０のバルク端子は、バルク効果を除去するためにＶin-であることができる。このために、絶縁されたｎ−ＭＯＳトランジスタの製造プロセスが必要になる。しかし、トランジスタ２２０を再びｐ−ＭＯＳＦＥＴとして構成することも可能である。このために、図１を参照して既に言及されたものと同じ要件が適用される。しかし、加えて、コントローラをスタートするときに、負の出力電圧電位が閾値電圧よりも多い分だけＶin-より低くなければならないことが理解されるべきである。これは、特に入力電圧を迅速に増加させるときに、問題を導くことがある。

両方の実施形態において、トランジスタ１０４及び２０４のゲートに対して、対応する過電圧保護を提供することが有益であることができる。

ここに示される回路の動作原理は、図１のものに対応する。しかし、いくつかのよりマイナーな相違が存在し、それらが以下で詳細に論じられる。スタートトランジスタ２０４のゲートは、始めは負の入力電圧電位を有しており、これが、低い入力電圧とキャパシタ２０８による良好な結合とにより、図１で議論したものと実質的に同じ振舞いを導く。

制御キャパシタ２１８は、図２では、Ｖin-から負の出力電圧電位−ダイオード電圧だけ低いものに対応する値に充電される。放電抵抗器２２１は、このバージョンでは制御ダイオード２１９に並列に接続される。制御キャパシタ２１８は、これにより放電されることができる。加えて、図１の回路に比べてより小さな電流が、スタートプロセスの間に放電抵抗器２２１を介して流れることができるという利点がある。

さらに、付加的なダイオード２２４が提供される。これは、ＥＳＤ保護ダイオードとして一体化された解決策で実現されることができる。ショットキーダイオードを提供することも可能である。更なる利点は、この場合の放電キャパシタ２０７がエネルギー源２０１を介して直接に充電されることができ、それによってスタートプロセスが加速されることである。大きな入力電圧の場合には、発振器を介したスタートプロセスもまた、不必要になることもできる。

ここに示されるコントローラ２１６の入力に加えて、更なる入力、例えばＶin-に対する入力、ならびにダイオード２０６及び抵抗器２２０を通る電流あるいは温度に依存する制御変数を提供することが必要になり得る。これはまた、図１に従った制御でも起こることがある。

図１及び図２に従った回路の派生した実施形態では、ドライバ１１７又は２１７、制御キャパシタ１１８又は２１８、制御ダイオード１１９又は２１９、トランジスタ１２０又は２２０、及び放電抵抗器１２１又は２２１が、２つの部分に分割されることもでき、制御キャパシタ１１８又は２１８のキャパシタンスとトランジスタ１２０又は２２０の入力キャパシタンスとの間で、第１の部分は５：１の比を有し、第２の部分はより小さな１：１の比を有する。第１の部分は、これによって、例えば1.8Ｖの出力電圧から使用されることができ、第２の部分は付加的に３Ｖから可能になる。これは、特に制御キャパシタ１１８又は２１８が一体化される集積回路において、空間の節約をもたらす。

本発明にしたがったフライバックコンバータ回路の示された実施形態は、巻線比１：１００の変圧器を使用するときには、２０ｍＶから既にスタートすることができる。入力電圧のレベルの制限は、トランジスタ２０４の出力電圧及び閾値電圧を通して存在し、トランジスタの最大電圧を通してではない。

このフライバックコンバータ回路により、コスト効果的に実現されることができ且つ低い入力電圧で動作することができる回路が示される。

Claims (7)

1. 各々が巻き始め及び巻き終わりを有する一次巻線及び二次巻線を有し、前記一次巻線の巻き始めが電圧源（１０１、２０１）の正電位側に接続されている変圧器（１０３、２０３）と、
   前記二次巻線の巻き終わりに正電位側が接続される充電キャパシタ（１０７、２０７）と、
   ダイオード（１０６、２０６）と、
   半導体スイッチ（１２０、２２０）と、
   コントローラ（１１６、２１６）と、
   を有し、
   スタートトランジスタ（１０４、２０４）が設けられて、そのゲート端子が前記変圧器（１０３、２０３）の前記二次巻線の前記巻き始めに結合され、且つそのドレイン端子が前記変圧器（１０３、２０３）の前記一次巻線の前記巻き終わりに接続され、
   発振器が少なくとも前記変圧器（１０３、２０３）及び前記スタートトランジスタ（１０４、２０４）により形成され、
   前記充電キャパシタ（１０７、２０７）が前記コントローラ（１１６、２１６）にエネルギーを供給し、前記ダイオード（１０６、２０６）が前記変圧器（１０３、２０３）の前記二次巻線の前記巻き始めと前記充電キャパシタ（１０７、２０７）との間に設けられている、フライバックコンバータ回路であって、
   前記変圧器（１０３、２０３）、前記充電キャパシタ（１０７、２０７）、前記ダイオード（１０６、２０６）、前記半導体スイッチ（１２０、２２０）、及び前記コントローラ（１１６、２１６）がフライバックコンバータを形成し、前記コントローラ（１１６、２１６）が、前記フライバックコンバータのスタート後に前記半導体スイッチ（１２０、２２０）を制御するように設計されており、
   前記ダイオード（１０６、２０６）のアノードが前記充電キャパシタ（１０７、２０７）の負の側に接続され、
   前記充電キャパシタ（１０７、２０７）の正の側が前記変圧器の前記一次巻線への入力電圧の負又は正の電位にあり、
   前記半導体スイッチ（１２０、２２０）が前記変圧器（１０３、２０３）の前記一次巻線の巻き終わりと前記入力電圧の負の電位との間に設けられ、前記スタートトランジスタ（１０４、２０４）のソース端子が前記入力電圧の負の電位に結合され、
   前記充電キャパシタ（１０７、２０７）の負の側に電圧が生成され、これが前記入力電圧の負の電位よりも低く且つ前記発振器をスイッチオフするために使用される、ことを特徴とする、フライバックコンバータ回路。
2. 第２の半導体スイッチ（１０５）が、前記スタートトランジスタ（１０４）のソース端子を前記入力電圧の負の電位から絶縁するために設けられている、ことを特徴とする、請求項１に記載のフライバックコンバータ回路。
3. 第２の半導体スイッチ（２２２）が、前記スタートトランジスタ（２０４）を高インピーダンス状態に切り替えるために設けられている、ことを特徴とする、請求項１に記載のフライバックコンバータ回路。
4. 比較器（１１１、２１１）が、前記コントローラ（１１６、２１６）が動作可能な電圧を検出して、前記コントローラ（１１６、２１６）が前記フライバックコンバータの前記半導体スイッチ（１２０、２２０）を制御するために設けられている、ことを特徴とする、請求項１〜３の一つに記載のフライバックコンバータ回路。
5. 前記変圧器（１０３、２０３）が少なくとも１：１０、好ましくは１：１００の巻線比を有する、ことを特徴とする、請求項１〜４の一つに記載のフライバックコンバータ回路。
6. 前記スタートトランジスタ（１０４、２０４）が、デプリッション形ｎ−ＭＯＳＦＥＴとして、閾値電圧が０Ｖのｎ−ＭＯＳＦＥＴとして、又はｎ−ＪＦＥＴとして、設計される、ことを特徴とする、請求項１〜５の一つに記載のフライバックコンバータ回路。
7. 制御キャパシタ（１１８、２１８）及び制御ダイオード（１１９、２１９）が、前記コントローラ（１１６、２１６）による前記半導体スイッチ（１２０、２２０）の制御のために設けられ、
   前記制御キャパシタ（１１８、２１８）が、片側では前記コントローラ（１１６、２１６）に結合され、他の側では前記制御ダイオード（１１９、２１９）のカソードに接続され、
   前記制御ダイオード（１１９、２１９）のカソード及び前記制御キャパシタ（１１８、２１８）の前記他の側が前記半導体スイッチ（１２０、２２０）のゲートに接続され、前記制御ダイオード（１１９、２１９）のアノードが前記入力電圧の負の電位に接続されている、ことを特徴とする、請求項１〜６の一つに記載のフライバックコンバータ回路。
   

Images