JP2014023272A - スイッチング電源回路 - Google Patents

Abstract

【課題】回路面積の増加を抑えつつ、出力電圧がゼロでない状態であっても確実に起動することができるスイッチング電源回路を提供する。
【解決手段】充電回路８は、入力電圧Ｖｉの供給を受けて充電電流Ｉｃを生成する。ブートストラップ回路９は、充電電流Ｉｃにより充電されるコンデンサＣ２を備える。コンデンサＣ２の各端子の電圧は、動作電圧として駆動回路２に与えられる。駆動回路２は、トランジスタＴ１を駆動するための駆動電圧をトランジスタＴ１のゲートに出力する。電圧制御回路５は、コンデンサＣ２の端子間の電圧Ｖｃをモニタする。電圧制御回路５は、電圧Ｖｃが設定電圧Ｖｔｈ未満である場合にあっては充電の実行を指令する内容の充電制御信号Ｓｃを出力し、電圧Ｖｃが設定電圧Ｖｔｈ以上である場合にあっては充電の停止を指令する内容の充電制御信号Ｓｃを出力する。
【選択図】図１

Description

本発明は、電源入力端子および電源出力端子の間の電源供給経路に介在するＮチャネル型のＭＯＳトランジスタの駆動を制御することにより、入力電圧を降圧した出力電圧を出力する降圧型のスイッチング電源回路に関する。

降圧型のスイッチング電源回路において、ハイサイド側のスイッチング素子としてＮチャネル型のＭＯＳトランジスタを用いる場合、例えばブートストラップ回路などにより、駆動回路からＭＯＳトランジスタに与えるオン駆動電圧を昇圧することが行われる。このような昇圧が行われる関係上、特に、高電圧システムに使用されるスイッチング電源回路では、駆動回路について全ての回路素子を比較的耐圧の高い素子で構成する必要が生じる。駆動回路を全て高耐圧素子で構成すると回路面積が増加してしまう。

そこで、特許文献１に記載の降圧型スイッチングレギュレータでは、接地電位を基準とした充電用電源からブートストラップ回路のコンデンサの充電を行う構成が採用されている。そして、その充電用電源の電圧を駆動回路の各素子の耐圧以下になるように設定することで、駆動回路を比較的低耐圧の素子で構成することが可能となっている。

特開２００９−１３１０６２号公報

ブートストラップ回路は、電源投入時において、出力電圧がゼロではなく、ある程度上昇した状態（いわゆる浮いた状態）に維持されていると、コンデンサへの充電が不十分となり、起動遅延や起動不良などの問題が生じることがある。このような問題は、ブートストラップ回路のコンデンサを充電するための電源の電圧が低いほど顕在化する。つまり、特許文献１に記載の構成では、電源投入時に出力電圧が浮いた状態であると、起動遅延や起動不良の問題が発生する可能性が高い。

本発明は上記事情に鑑みてなされたものであり、その目的は、回路面積の増加を抑えつつ、出力電圧がゼロでない状態であっても確実に起動することができるスイッチング電源回路を提供することにある。

請求項１に記載の手段によれば、電源入力端子および電源出力端子の間の電源供給経路に介在するＮチャネル型のＭＯＳトランジスタの駆動を制御することにより、電源入力端子に与えられる入力電圧を降圧して電源出力端子から所望の目標値の出力電圧を出力する降圧型のスイッチング電源回路である。スイッチング電源回路は、駆動回路および電圧供給回路を備える。駆動回路は、ＭＯＳトランジスタを駆動するための駆動電圧をＭＯＳトランジスタのゲートに出力する。電圧供給回路は、駆動回路の動作に必要な動作電圧を駆動回路に供給する。

電圧供給回路は、出力電圧の目標値より高い電圧を発生する電源から供給される電流を出力する電流出力回路と、電流出力回路から出力される電流の供給を受けてＭＯＳトランジスタのソースを基準とした動作電圧を発生する電圧発生回路とを備える。このような構成によれば、電源投入時、出力電圧ひいてはＭＯＳトランジスタのソース電圧がゼロではなく、ある程度上昇した状態（いわゆる浮いた状態）に維持されていたとしても、電流出力回路から電流が出力され、電圧発生回路により動作電圧が生成される。そのため、駆動回路が正常に動作してＭＯＳトランジスタを駆動することが可能となる。つまり、スイッチング電源回路における各回路の動作に必要な電圧が確保されるため、出力電圧がゼロでない状態であっても確実に起動することができ、起動遅延、起動不良などの問題が生じることはない。

また、電圧供給回路は、動作電圧が所定の設定電圧未満となるように電流出力回路の動作を制御する電圧制御回路を備える。このような構成によれば、例えば、駆動回路を構成する各回路素子の耐圧（駆動回路の耐圧）より低い電圧を設定電圧としておけば、駆動回路に与えられる動作電圧は、駆動回路の耐圧を超えることはない。従って、本手段によれば、駆動回路を構成する各素子については比較的低耐圧のものを用いることができ、その分だけ回路面積の増加を抑えることができる。

第１の実施形態を示すもので、スイッチング電源回路の構成図 充電回路の具体的な構成例を示す図 電圧制御回路の具体的な構成例を示す図 各部の動作波形を示す図 第２の実施形態を示す図１相当図 図４相当図 第３の実施形態を示す図１相当図 図４相当図

以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１の実施形態）
以下、第１の実施形態について図１〜図４を参照しながら説明する。
図１に示す電源回路１は、駆動回路２、駆動制御回路３、昇圧回路４、電圧制御回路５、トランジスタＴ１、ダイオードＤ１、インダクタＬ１、コンデンサＣ１などを備えている。トランジスタＴ１は、Ｎチャネル型のＭＯＳトランジスタであり、電源入力端子Ｐ１および電源出力端子Ｐ２の間の電源供給経路に介在する。電源回路１は、トランジスタＴ１の駆動をＰＷＭ（Pulse Width Modulation）制御することにより、電源入力端子Ｐ１に与えられる入力電圧Ｖｉを降圧して電源出力端子Ｐ２から出力電圧Ｖｏとして出力する降圧型のスイッチング電源回路である。また、電源回路１は、主に高電圧電源システムに用いられるものであって、例えば、入力電圧Ｖｉが＋２８０〜３００Ｖであり、出力電圧Ｖｏの目標値が＋１５〜２０Ｖである。

電源入力端子Ｐ１およびグランド端子Ｐ３の間には、図示しない直流電源から入力電圧Ｖｉが印加される。電源入力端子Ｐ１には、電源線６が接続されている。また、グランド端子Ｐ３には、グランド線７が接続されている。トランジスタＴ１のドレインは、電源線６に接続されている。トランジスタＴ１のソースは、ノードＮ１に接続されている。トランジスタＴ１のゲートには、駆動回路２から駆動電圧が与えられる。還流用のダイオードＤ１は、ノードＮ１およびグランド線７（０Ｖ）の間に、グランド線７側をアノードとして接続されている。平滑用のインダクタＬ１は、ノードＮ１および電源出力端子Ｐ２の間に接続されている。平滑用のコンデンサＣ１は、電源出力端子Ｐ２およびグランド線７の間に接続されている。図示は省略しているが、電源出力端子Ｐ２の電圧（出力電圧Ｖｏ）は、駆動制御回路３にフィードバックされている。電源出力端子Ｐ２およびグランド端子Ｐ３を介して出力される出力電圧Ｖｏは、図示しない負荷に供給される。

昇圧回路４は、充電回路８およびブートストラップ回路９により構成される。充電回路８（電流出力回路に相当）は、入力電圧Ｖｉの供給を受けて充電電流Ｉｃを生成する。充電回路８には電圧制御回路５から出力される充電制御信号Ｓｃが与えられている。充電回路８は、充電制御信号Ｓｃが充電の実行を指令するものである場合、充電電流Ｉｃをブートストラップ回路９に出力する。また、充電回路８は、充電制御信号Ｓｃが充電の停止を指令するものである場合、充電電流Ｉｃの出力を停止する。

ブートストラップ回路９（電圧発生回路に相当）は、コンデンサＣ２およびダイオードＤ２により構成される。コンデンサＣ２の一方の端子は、ノードＮ１に接続されている。ダイオードＤ２は、コンデンサＣ２の他方の端子および充電回路８の電流出力端子の間に、電流出力端子側をアノードとして接続されている。ノードＮ１の電圧ＶａおよびダイオードＤ２およびコンデンサＣ２の相互接続点であるノードＮ２の電圧Ｖｂは、駆動回路２および電圧制御回路５に与えられる。つまり、駆動回路２および電圧制御回路５には、コンデンサＣ２の各端子の電圧（動作電圧に相当）が与えられる。

駆動回路２は、駆動制御回路３から与えられるデューティ信号Ｓｄに基づいて、トランジスタＴ１をオン駆動またはオフ駆動する。駆動回路２は、トランジスタＴ１をオン駆動する際、トランジスタＴ１のゲートに対し、昇圧回路４から与えられるノードＮ２の電圧Ｖｂ（オン駆動電圧）を出力する。また、駆動回路２は、トランジスタＴ１をオフ駆動する際、トランジスタＴ１のゲートに対し、ノードＮ１の電圧Ｖａ、つまりトランジスタＴ１のソースと同電位の電圧（オフ駆動電圧）を出力する。駆動制御回路３は、出力電圧Ｖｏの目標値およびフィードバックされた出力電圧Ｖｏの差に基づいて駆動回路２に出力するデューティ信号Ｓｄのデューティ比を変化させ、出力電圧Ｖｏが目標値となるようにフィードバック制御を行う。

電圧制御回路５は、コンデンサＣ２の端子間の電圧Ｖｃを検出（モニタ）し、その検出値に応じた指令内容（充電の実行または停止）の充電制御信号Ｓｃを充電回路８に対して出力する。具体的には、電圧制御回路５は、電圧Ｖｃが設定電圧Ｖｔｈ未満である場合、充電の実行を指令する内容の充電制御信号Ｓｃを出力する。また、電圧制御回路５は、電圧Ｖｃが設定電圧Ｖｔｈ以上である場合、充電の停止を指令する内容の充電制御信号Ｓｃを出力する。設定電圧Ｖｔｈは、駆動回路２を構成する各素子の耐圧より低い値に設定されている。なお、充電の実行および停止の切り替わりにヒステリシス特性を持たせてもよい。本実施形態では、昇圧回路４および電圧制御回路５により、駆動回路２の動作に必要な動作電圧を駆動回路２に供給する電圧供給回路１０が構成されている。

続いて、充電回路８の具体的な構成例について図２を参照して説明する。
図２（ａ）に示す充電回路は、トランジスタＴ２および抵抗Ｒ１、Ｒ２により構成されている。トランジスタＴ２は、Ｐチャネル型ＭＯＳＦＥＴである。トランジスタＴ２のソースは、抵抗Ｒ１を介して電源線６に接続されている。トランジスタＴ２のソース・ゲート間には、抵抗Ｒ２が接続されている。トランジスタＴ２のドレインは、ブートストラップ回路９のダイオードＤ２のアノードに接続されている。つまり、トランジスタＴ２のドレイン電流が充電電流Ｉｃとなる。トランジスタＴ２のゲートには、充電制御信号Ｓｃが与えられる。

上記構成によれば、充電制御信号ＳｃがＬレベル（例えば０Ｖ）である場合、トランジスタＴ２がオン駆動される。これにより、ブートストラップ回路９に対する充電電流Ｉｃの出力が実行される。また、充電制御信号ＳｃがＨレベル（例えば入力電圧Ｖｉ）である場合、トランジスタＴ２がオフ駆動される。これにより、ブートストラップ回路９に対する充電電流Ｉｃの出力が停止される。従って、この場合、充電制御信号Ｓｃは、Ｌレベルのときには充電の実行を指令し、Ｈレベルのときには充電の停止を指令するものとなる。また、この場合、充電電流Ｉｃは、抵抗Ｒ１の抵抗値およびトランジスタＴ２のオン抵抗により制限される。そのため、上記各抵抗値を調整することにより、突入電流および充電電流の値を制御することができる。

図２（ｂ）に示す充電回路は、図２（ａ）に示した充電回路に対し、トランジスタＴ２に代えてトランジスタＴ３を備えている点が異なる。トランジスタＴ３は、Ｎチャネル型ＭＯＳＦＥＴである。トランジスタＴ３のドレインは、抵抗Ｒ１を介して電源線６に接続されている。トランジスタＴ３のドレイン・ゲート間には、抵抗Ｒ２が接続されている。トランジスタＴ３のソースは、ブートストラップ回路９のダイオードＤ２のアノードに接続されている。つまり、トランジスタＴ３のソース電流が充電電流Ｉｃとなる。トランジスタＴ３のゲートには、充電制御信号Ｓｃが与えられる。

上記構成によれば、充電制御信号ＳｃがＨレベルである場合、トランジスタＴ３がオン駆動されて充電電流Ｉｃの出力が実行される。また、充電制御信号ＳｃがＬレベルである場合、トランジスタＴ３がオフ駆動されて充電電流Ｉｃの出力が停止される。従って、この場合、充電制御信号Ｓｃは、Ｈレベルのときには充電の実行を指令し、Ｌレベルのときには充電の停止を指令するものとなる。一般に、Ｎチャネル型ＭＯＳＦＥＴは、同サイズのＰチャネル型ＭＯＳＦＥＴに比べ、オン抵抗を小さくすることができる。そのため、図２（ｂ）の構成は、図２（ａ）の構成に対し、回路規模を小さくすることができる。

図２（ｃ）に示す充電回路は、図２（ｂ）に示した充電回路に対し、抵抗Ｒ１に代えて電流源１１を備えている点が異なる。電流源１１は、電源線６を通じて入力電圧Ｖｉの供給を受けて動作するものであり、一定の電流を出力する定電流源である。このような構成によれば、入力電圧Ｖｉの変動の有無にかかわらず、一定の充電電流Ｉｃを出力することができ、ブートストラップ回路９のコンデンサＣ２の充電時間の変動が抑制される。すなわち、コンデンサＣ２の端子間の電圧Ｖｃが一定の割合（変化率）で上昇することになり、急激な電圧変動の発生が抑制される。

図２（ｄ）に示す充電回路は、図２（ｃ）に示した充電回路に対し、抵抗Ｒ２およびトランジスタＴ３が省かれている点が異なる。この場合、電流源１１は、充電制御信号Ｓｃのレベルに従って充電電流Ｉｃの出力を実行または停止する。具体的には、電流源１１は、充電制御信号ＳｃがＨレベルである場合、充電電流Ｉｃをブートストラップ回路９に出力する。また、電流源１１は、充電制御信号ＳｃがＬレベルである場合、充電電流Ｉｃの出力を停止する。

図２（ｃ）に示した構成では、トランジスタＴ３がオフ駆動されて充電が停止される際、電流源１１が飽和状態となり無効電流が発生する。すなわち、図２（ｃ）の構成では、トランジスタＴ３がオフされた状態であっても、電流源１１が一定の電流を流し続けようとする。そして、電流源１１から出力される電流は、寄生容量などを介して他の回路に回り込んで流れることになり、これが無効電流となる。これに対し、図２（ｄ）に示す構成では、充電を停止する際、電流源１１の電流出力自体を停止する。従って、図２（ｄ）に示す構成によれば、電流源１１が飽和状態となって無効電流が流れる問題は生じない。

続いて、電圧制御回路５の具体的な構成例について図３を参照して説明する。
図３（ａ）に示す電圧制御回路は、抵抗Ｒ３〜Ｒ５、ツェナーダイオードＤ３およびコンパレータＣＰ１により構成されている。ノードＮ２およびＮ１の間には、抵抗Ｒ３およびＲ４の直列回路と、抵抗Ｒ５およびツェナーダイオードＤ３の直列回路とが、それぞれ接続されている。抵抗Ｒ３およびＲ４の相互接続点であるノードＮ３の電圧、つまり、コンデンサＣ２の端子間の電圧Ｖｃを分圧して得られる電圧（検出電圧）は、コンパレータＣＰ１の反転入力端子に与えられる。抵抗Ｒ５およびツェナーダイオードＤ３のカソードの相互接続点であるノードＮ４の電圧（基準電圧）は、コンパレータＣＰ１の非反転入力端子に与えられる。コンパレータＣＰ１の各入力端子に与えられる検出電圧および基準電圧は、いずれもノードＮ１の電位が基準となっている。

コンパレータＣＰ１の出力端子は、充電制御信号Ｓｃの出力端子となる。なお、この場合、充電制御信号Ｓｃは、Ｈレベルのときには充電の実行を指令し、Ｌレベルのときには充電の停止を指令するものとなる。すなわち、上記構成では、コンパレータＣＰ１を利用して充電の実行／停止が制御される。この場合、設定電圧Ｖｔｈは、抵抗Ｒ３および抵抗Ｒ４の各抵抗値（分圧比）の設定と使用するツェナーダイオードＤ３のツェナー電圧Ｖｚとにより定めることができる。

電圧Ｖｃが設定電圧Ｖｔｈ未満である場合、ノードＮ３の電圧がノードＮ４の電圧を下回る。これにより、コンパレータＣＰ１の出力信号、つまり充電制御信号ＳｃはＨレベルとなり、充電回路８における充電が実行される。一方、電圧Ｖｃが設定電圧Ｖｔｈ以上である場合、ノードＮ３の電圧がノードＮ４の電圧を上回る。これにより、コンパレータＣＰ１の出力信号、つまり充電制御信号ＳｃはＬレベルとなり、充電回路８における充電が停止される。このような構成によれば、コンパレータＣＰ１を用いる分だけ回路規模が比較的大きくなるものの、充電開始／停止の制御について高い精度が得られる。

図３（ｂ）に示す電圧制御回路は、ダイオードＤ４、ツェナーダイオードＤ５、抵抗Ｒ６〜Ｒ８およびトランジスタＴ４により構成されている。ダイオードＤ４のアノードは、ノードＮ２に接続されている。ダイオードＤ４のカソードは、ツェナーダイオードＤ５のカソードに接続されている。ツェナーダイオードＤ５のアノードは、抵抗Ｒ６およびＲ７を介してノードＮ１に接続されている。

トランジスタＴ４は、Ｎチャネル型ＭＯＳＦＥＴであり、そのソースはノードＮ１に接続されている。トランジスタＴ４のゲートには、抵抗Ｒ６およびＲ７の相互接続点であるノードＮ５の電圧が与えられる。トランジスタＴ４のドレインは、プルアップ用の抵抗Ｒ８を介して電源線６に接続されている。また、トランジスタＴ４のドレインは、充電制御信号Ｓｃの出力端子となる。なお、この場合も、充電制御信号Ｓｃは、Ｈレベルのときには充電の実行を指令し、Ｌレベルのときには充電の停止を指令するものとなる。

このような構成によれば、トランジスタＴ４のしきい値電圧ＶＴを利用して充電の実行／停止が制御される。この場合、設定電圧Ｖｔｈは、使用するダイオードＤ４の順方向電圧ＶＦおよびツェナーダイオードＤ５のツェナー電圧Ｖｚと、抵抗Ｒ６および抵抗Ｒ７の各抵抗値（分圧比）の設定とにより定めることができる。

電圧Ｖｃが設定電圧Ｖｔｈ未満である場合、ノードＮ５の電圧がしきい値電圧ＶＴ未満となっておりトランジスタＴ４がオフ駆動されている。これにより、トランジスタＴ４のドレイン電圧、つまり充電制御信号ＳｃはＨレベル（入力電圧Ｖｉ）となり、充電回路８における充電が実行される。一方、電圧Ｖｃが設定電圧Ｖｔｈ以上である場合、ノードＮ５の電圧がしきい値電圧ＶＴ以上となっておりトランジスタＴ４がオン駆動されている。これにより、トランジスタＴ４のドレイン電圧、つまり充電制御信号ＳｃはＬレベル（ノードＮ１の電圧レベル）となり、充電回路８における充電が停止される。

このような構成によれば、図３（ａ）に示した構成に比べ、精度、温度特性、制御電圧のヒステリシス特性などについては若干劣るものの、構成が簡単であるため素子面積を小さくすることができるという利点がある。なお、図３（ｂ）の構成では、ダイオードＤ４およびツェナーダイオードＤ５の存在により、抵抗Ｒ６およびＲ７による分圧回路に印加される電圧が低く抑えられる。これにより、分圧回路の分圧比を小さくすることが可能となり、トランジスタＴ４のしきい値電圧ＶＴの温度変動などに起因するばらつきが充電の制御（電圧Ｖｃに基づく充電の実行および停止の切り替え制御）に及ぼす影響を低く抑えることができる。

また、ツェナーダイオードＤ５として正の温度係数を持つものを用いれば、次のような効果が得られる。すなわち、ダイオードＤ４の順方向電圧ＶＦ（負の温度係数）およびツェナーダイオードＤ５のツェナー電圧Ｖｚ（正の温度係数）の温度特性が互いにキャンセルされ、充電の制御に関する温度特性が向上する。なお、この場合、トランジスタＴ４のしきい値電圧ＶＴの温度特性をも考慮し、全ての温度特性がキャンセルされるようにするとよい。

なお、図３（ｂ）に示した電圧制御回路は、次のように変形してもよい。すなわち、ダイオードＤ４およびツェナーダイオードＤ５の一方または双方を省いてもよい。また、ダイオードＤ４および抵抗Ｒ６を省き、ノードＮ２およびＮ１の間に、ツェナーダイオードＤ５および抵抗Ｒ７を直列接続する構成でもよい。この場合、トランジスタＴ４のゲートには、ツェナーダイオードＤ５のアノードおよびＲ７の相互接続点の電圧を与えればよい。これらの変形例の場合、上述した温度特性が向上する効果が低減するものの、回路構成を一層簡素化することが可能となる。

図３（ｃ）に示す電圧制御回路は、タイマ回路１２およびツェナーダイオードＤ６により構成されている。ツェナーダイオードＤ６は、ノードＮ１側をアノードとして、ノードＮ２およびＮ１の間に接続されている。つまり、ツェナーダイオードＤ６は、コンデンサＣ２の端子間に接続されている。このような構成により、コンデンサＣ２の端子間の電圧Ｖｃは、ツェナーダイオードＤ６のツェナー電圧Ｖｚに制限（クランプ）される。

タイマ回路１２には、駆動制御回路３から出力されるデューティ信号Ｓｄが与えられている。タイマ回路１２は、デューティ信号Ｓｄに基づいて充電の実行／停止を間欠制御する。具体的には、タイマ回路１２は、トランジスタＴ１がオン駆動される際には充電を停止し、オフ駆動される際には充電を実行するように充電制御信号Ｓｃを出力する。なお、この場合も、充電制御信号Ｓｃは、Ｈレベルのときには充電の実行を指令し、Ｌレベルのときには充電の停止を指令するものとなる。

このような構成によれば、昇圧回路４による昇圧動作に支障が無い一定の期間、充電回路８による充電電流Ｉｃの出力が停止または制限されるため、その分だけ損失（電力消費）が低減されるという効果が得られる。なお、図３（ｃ）に示した電圧制御回路において、タイマ回路１２を省くことが可能である。ただし、その場合、上述した損失低減の効果が得られなくなる。

次に、上記構成の作用および効果について説明する。
図４に示すように、電源投入時、つまり電源回路１に対して入力電圧Ｖｉの供給が開始されたとき（時刻ｔ１）、コンデンサＣ２の端子間の電圧Ｖｃは設定電圧Ｖｔｈ以下である。そのため、充電回路８からブートストラップ回路９に対し充電電流Ｉｃの供給が開始される。このとき、出力電圧ＶｏおよびノードＮ１の電圧Ｖａがゼロになっていない場合でも、それらの電圧（Ｖｏ、Ｖａ）よりも高電位である入力電圧Ｖｉから充電電流Ｉｃが供給されるため、コンデンサＣ２への充電が正常に行われる。

その後、コンデンサＣ２への充電がある程度まで進んだ時点において、トランジスタＴ１のスイッチングが開始される（時刻ｔ２）。トランジスタＴ１のスイッチングによる降圧動作（電圧フィードバック制御）およびブートストラップ回路９を含む昇圧回路４による昇圧動作は、周知のとおりであるため、ここでは説明を省略する。なお、図４に示すように、ノードＮ２の電圧Ｖｂは、昇圧回路４（ブートストラップ回路９）の昇圧動作により、ノードＮ１の電圧ＶａにコンデンサＣ２の端子間の電圧Ｖｃを加えた電圧となる。

そして、コンデンサＣ２の充電がさらに進むことにより電圧Ｖｃが設定電圧Ｖｔｈに達すると、電圧制御回路５から充電の停止を指令する充電制御信号Ｓｃが出力される（時刻ｔ３）。これを受けて、充電回路８は、充電を停止する。その後、コンデンサＣ２の放電が進むことにより電圧Ｖｃが設定電圧Ｖｔｈ未満になると、電圧制御回路５から充電の実行を指令する充電制御信号Ｓｃが出力される。これを受けて、充電回路８は、充電を再開する。このような動作が繰り返し実行されることにより、コンデンサＣ２の端子間の電圧Ｖｃは、設定電圧Ｖｔｈを超えないように、つまり駆動回路２を構成する各素子の耐圧を超えないように制御される。

本実施形態の構成によれば、ブートストラップ回路９を構成するコンデンサＣ２に対して起動直後（電源投入直後）から充電が開始されるため、スイッチング動作が開始されるまでの時間の短縮を図ることができる。また、入力電圧Ｖｉの供給を受けて動作する充電回路８からブートストラップ回路９に充電電流Ｉｃが供給されるため、電源投入時において出力電圧ＶｏおよびノードＮ１の電圧Ｖａがゼロではなく所定の電圧値である場合にも、コンデンサＣ２の充電が正常に行われる。

なお、電源投入時に出力電圧Ｖｏがゼロになっていない原因としては、次のようなことが考えられる。すなわち、出力電圧Ｖｏの供給先である負荷が軽負荷である場合、電源遮断後においてもコンデンサＣ１の電荷が放電されずに残ることがあり、それにより出力電圧Ｖｏがゼロまで低下しない。あるいは、高ｄｖ／ｄｔでの電源投入時、トランジスタＴ１のドレインに与えられる入力電圧Ｖｉの立ち上がりが急峻となる。そのため、トランジスタＴ１のドレイン・ゲート間およびゲート・ソース間の寄生容量を通じて、ドレイン・ソース間が短絡状態となり、ソース電圧（ノードＮ１の電圧Ｖａ）が高い値となる。

本実施形態の構成によれば、上述したようなことが原因で出力電圧ＶｏおよびノードＮ１の電圧Ｖａが比較的高い値を示すような状態であっても、ブートストラップ回路９のコンデンサＣ２が十分に充電される。そのため、駆動回路２および電圧制御回路５を構成する各素子（トランジスタなど）が正常に動作可能になるとともに、駆動回路２からトランジスタＴ１のゲートに対して十分にターンオン可能なオン駆動電圧を出力可能にすることができる。つまり、電源回路１における各回路の動作に必要な電圧が確保されるため、出力電圧Ｖｏがゼロでない状態であっても確実に起動することができ、起動遅延、動作不良（特に起動不良）などの問題が生じることはない。

例えば、ブートストラップ回路に供給する充電電流を生成するための充電回路の電源が比較的低い電圧である場合、前述した起動遅延や動作不良などの問題を防ぐためには出力電圧Ｖｏの値を上記充電回路の電源電圧より低い値に制限する必要がある。これに対し、本実施形態の構成では、充電回路８の電源は、比較的高い電圧（入力電圧Ｖｉ）であるため、その分だけ出力電圧Ｖｏの値（目標値）を自由に（高く）設定できる。つまり、本実施形態によれば、高電圧出力にも対応できるなど、電源電圧の設定自由度が高まるという効果が得られる。

電圧制御回路５は、コンデンサＣ２の端子間の電圧Ｖｃをモニタし、電圧Ｖｃが設定電圧Ｖｔｈを超えないように充電回路８による充電動作を制御する。そのため、駆動回路２に与えられる電圧Ｖｃは、駆動回路２を構成する各素子の耐圧より低く設定された設定電圧Ｖｔｈに制限される。そのため、充電回路８を構成する各素子に比較的高耐圧のものを用いる必要があるものの、駆動回路２を構成する各素子については比較的低耐圧のものを用いることができる。従って、本実施形態によれば、低耐圧の素子により駆動回路２を構成した分だけ回路面積の増加を抑えつつ、コンデンサＣ２の過充電による損失増加を抑制するとともに、高電圧入力（入力電圧Ｖｉが比較的高い用途）にも対応することができる。

（第２の実施形態）
以下、本発明の第２の実施形態について図５および図６を参照して説明する。
図５に示す電源回路２１（スイッチング電源回路に相当）は、図１に示した電源回路１に対し、ブートストラップ回路９に代えてブートストラップ回路２２を備えている点が異なる。ブートストラップ回路２２（電圧発生回路に相当）は、図１に示したブートストラップ回路９に対し、ダイオードＤ２１が追加されている。ダイオードＤ２１は、ノードＮ２（コンデンサＣ２の他方の端子）および電源出力端子Ｐ２の間に、電源出力端子Ｐ２側をアノードとして接続されている。本実施形態では、ダイオードＤ２が第１ダイオードに相当し、ダイオードＤ２１が第２ダイオードに相当する。

この場合、出力電圧Ｖｏ（の目標値）、駆動回路２が正常に動作可能となる動作電圧Ｖ１、設定電圧Ｖｔｈおよび駆動回路２を構成する各回路素子の耐圧Ｖ２は、下記（１）式のような関係を有する。
Ｖ１＜Ｖｔｈ＜Ｖｏ＜Ｖ２ …（１）

上記構成のブートストラップ回路２２は、起動時など出力電圧Ｖｏが低い状態においては、第１の実施形態と同様、入力電圧Ｖｉを利用して充電電流Ｉｃを生成して昇圧動作を行う。また、ブートストラップ回路２２は、出力電圧Ｖｏが安定した状態においては、その出力電圧Ｖｏを利用して充電電流Ｉｃを生成して昇圧動作を行う。すなわち、図６に示すように、電源回路２１に対する電源投入後から出力電圧Ｖｏが目標値付近に達するまでの期間（時刻ｔ１〜ｔ３の期間）、入力電圧Ｖｉを利用した昇圧動作が行われる。

その後、トランジスタＴ１のスイッチング動作が行われることにより出力電圧Ｖｏが上昇して目標値付近に達すると（時刻ｔ３）、出力電圧Ｖｏを利用した昇圧動作に切り替わる。このように昇圧動作が切り替えられた後、出力電圧ＶｏおよびコンデンサＣ２の端子間の電圧Ｖｃは、下記（２）式に示す関係となる。ただし、ダイオードＤ２１の順方向電圧をＶＦとしている。
Ｖｃ＜Ｖｏ−ＶＦ …（２）
上記（２）式に示すように、出力電圧Ｖｏを利用した昇圧動作の際における電圧Ｖｃについても、駆動回路２の各回路素子の耐圧Ｖ２よりも低い値となる。

このような本実施形態によれば、出力電圧Ｖｏの安定後に出力電圧Ｖｏを利用してコンデンサＣ２に対する充電電流Ｉｃが確保される。つまり、出力電圧Ｖｏの安定後には充電回路８は非動作状態になる。従って、本実施形態によれば、出力電圧Ｖｏの安定後における充電回路８での損失分だけ、回路全体としての損失（電力消費）を低減することができる。

（第３の実施形態）
以下、本発明の第３の実施形態について図７および図８を参照して説明する。
図７に示す電源回路３１（スイッチング電源回路に相当）は、図１に示した電源回路１に対し、電圧供給回路１０に代えて電圧供給回路３２を備えている点が異なる。電圧供給回路３２は、トランジスタＴ３１、Ｔ３２、抵抗Ｒ３１、Ｒ３２およびツェナーダイオードＤ３１を備えている。トランジスタＴ３１、Ｔ３２は、いずれもＮＰＮ形バイポーラトランジスタである。トランジスタＴ３１のコレクタは、電源線６に接続されている。トランジスタＴ３１のコレクタ・ベース間には、抵抗Ｒ３１が接続されている。

トランジスタＴ３１のベースは、トランジスタＴ３２のコレクタに接続されている。トランジスタＴ３１のエミッタは、トランジスタＴ３２のベースに接続されている。トランジスタＴ３２のベース・エミッタ間には、抵抗Ｒ３２が接続されている。トランジスタＴ３２のエミッタは、ツェナーダイオードＤ３１のカソードに接続されている。ツェナーダイオードＤ３１のアノードは、ノードＮ１に接続されている。ノードＮ１の電圧ＶａおよびトランジスタＴ３１のエミッタおよびトランジスタＴ３２のベースの相互接続点であるノードＮ３１の電圧Ｖｂ’は、駆動回路２に与えられる。なお、電圧Ｖｂ’は、電圧Ｖａに駆動回路２への印加電圧Ｖｄ（動作電圧に相当）を加えた電圧となる（Ｖｂ’＝Ｖａ＋Ｖｄ）。

上記構成によれば、駆動回路２の動作に必要な動作電圧がツェナーダイオードＤ３１のツェナー電圧Ｖｚにより確保される。また、駆動回路２における消費電流が供給される駆動電流Ｉｄよりも少なく、ツェナーダイオードＤ３１に電流が流れる場合に、駆動電流Ｉｄが減少するように制御されることにより、消費電流が抑えられるとともにツェナーダイオードＤ３１を通じてインダクタＬ１に流れる電流が低減される。

すなわち、図８に示すように、電源回路３１に対する入力電圧Ｖｉの供給が開始されると（電源が投入されると）、トランジスタＴ３１を通じて駆動回路２に駆動電流Ｉｄが流れる。これにより、駆動回路２への印加電圧Ｖｄが上昇する。その後、印加電圧Ｖｄがツェナー電圧Ｖｚよりも高くなると（Ｖｄ＞Ｖｚ）、抵抗Ｒ３２を通じてツェナーダイオードＤ３１に電流Ｉｚが流れ始める。ツェナーダイオードＤ３１に流れる電流Ｉｚが増加し、ツェナー電圧ＶｚにトランジスタＴ３２のベース・エミッタ間の順方向電圧Ｖｆを加えた電圧よりも印加電圧Ｖｄが高くなると（Ｖｄ＞Ｖｚ＋Ｖｆ）、トランジスタＴ３２のベースに電流が流れ始める。すると、トランジスタＴ３２の動作により、トランジスタＴ３１のベース電流が抑制されるため、トランジスタＴ３１の供給電流Ｉ（＝Ｉｄ＋Ｉｚ）が減少する。

供給電流Ｉが減少し、ツェナー電圧Ｖｚに順方向電圧Ｖｆを加えた電圧よりも印加電圧Ｖｄが低くなると（Ｖｄ＜Ｖｚ＋Ｖｆ）、トランジスタＴ３２にベース電流が供給されなくなる。すると、トランジスタＴ３１のベース電流が増加するため、トランジスタＴ３１の供給電流Ｉが増加する。このような動作が繰り返されることにより、駆動回路２の印加電圧Ｖｄをツェナー電圧Ｖｚに順方向電圧Ｖｆを加えた設定電圧（＝Ｖｚ＋Ｖｆ）に維持するとともに駆動電流Ｉｄを供給し続けるように、ツェナーダイオードＤ３１に流れる電流の増減がフィードバック制御される。なお、このような動作は、ノードＮ１の電圧Ｖａの値に依存することはない。

このように、本実施形態では、トランジスタＴ３１および抵抗Ｒ３１により電流出力回路３３が構成されるとともに、ツェナーダイオードＤ３１および抵抗Ｒ３２により電圧発生回路３４が構成されている。また、トランジスタＴ３２は、電圧制御回路として機能する。

上記構成においては、入力電圧Ｖｉ側から電流供給が行われるため、ノードＮ１の電圧Ｖａおよび入力電圧Ｖｉは、下記（３）式に示す関係を有する必要がある。ただし、トランジスタＴ３１のベース・エミッタ間の順方向電圧をＶｆで示す。
Ｖａ＜Ｖｉ−Ｖｆ−Ｖｄ …（３）

このようなことから、トランジスタＴ１がオン駆動される際におけるノードＮ１の電圧Ｖａは、下記（４）式に示すとおりとなる。
Ｖａ＝Ｖｉ−Ｖｆ−Ｖｄ …（４）

また、ツェナーダイオードＤ３１として正の温度係数を持つものを用いれば、次のような効果が得られる。すなわち、トランジスタＴ３２の順方向電圧Ｖｆ（負の温度係数）およびツェナーダイオードＤ３１のツェナー電圧Ｖｚ（正の温度係数）の温度特性が互いにキャンセルされる。そのため、ツェナーダイオードＤ３１およびトランジスタＴ３１のベース・エミッタ間を直列接続したことにより制御される印加電圧Ｖｄの温度特性が向上する。

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
第１および第２の実施形態における充電回路８および第３の実施形態における電流出力回路３３は、電源入力端子Ｐ１から入力電圧Ｖｉの供給を受けて電流を出力する構成に限らずともよい。つまり、充電回路８および電流出力回路３３は、出力電圧Ｖｏの目標値よりも高い電圧を発生する電源から供給される電流を出力する構成であればよい。なお、充電回路８および電流出力回路３３の電源が発生する電圧（例えば第１および第２の実施形態における入力電圧Ｖｉ）は、高電圧であるほうが本発明により得られる効果が大きくなる。しかし、上記電圧の設定としては、前述した条件を満たすものであれば、比較的高い電圧に限らず比較的低い電圧にまで範囲を広げて対応することが可能である。
図２および図３に示した充電回路８および電圧制御回路５の具体的構成例における各トランジスタは、ＭＯＳＦＥＴに限らずともよく、例えばバイポーラトランジスタなど、他のスイッチング素子に置き換えてもよい。

図面中、１、２１、３１は電源回路（スイッチング電源回路）、２は駆動回路、５は電圧制御回路、８は充電回路（電流出力回路）、９、２２はブートストラップ回路（電圧発生回路）、１０、３２は電圧供給回路、３３は電流出力回路、３４は電圧発生回路、Ｃ２はコンデンサ、Ｄ２はダイオード（第１ダイオード）、Ｄ２１はダイオード（第２ダイオード）、Ｐ１は電源入力端子、Ｐ２は電源出力端子、Ｔ１はトランジスタ（ＭＯＳトランジスタ）、Ｔ３２はトランジスタ（電圧制御回路）を示す。

Claims (4)

1. 電源入力端子（Ｐ１）および電源出力端子（Ｐ２）の間の電源供給経路に介在するＮチャネル型のＭＯＳトランジスタ（Ｔ１）の駆動を制御することにより、前記電源入力端子（Ｐ１）に与えられる入力電圧を降圧して前記電源出力端子（Ｐ２）から所望の目標値の出力電圧を出力する降圧型のスイッチング電源回路（１、２１、３１）において、
   前記ＭＯＳトランジスタ（Ｔ１）を駆動するための駆動電圧を前記ＭＯＳトランジスタ（Ｔ１）のゲートに出力する駆動回路（２）と、
   前記駆動回路（２）の動作に必要な動作電圧を前記駆動回路（２）に供給する電圧供給回路（１０、３２）と、
   を備え、
   前記電圧供給回路（１０、３２）は、
   前記出力電圧の目標値より高い電圧を発生する電源から供給される電流を出力する電流出力回路（８、３３）と、
   前記電流出力回路（８、３３）から出力される電流の供給を受けて前記ＭＯＳトランジスタ（Ｔ１）のソースを基準とした動作電圧を発生する電圧発生回路（９、２２、３４）と、
   前記動作電圧が所定の設定電圧未満となるように前記電流出力回路（８）の動作を制御する電圧制御回路（５、Ｔ３２）と、
   を備えていることを特徴とするスイッチング電源回路。
2. 前記電圧発生回路（９、２２）は、
   一方の端子が前記ＭＯＳトランジスタ（Ｔ１）のソースに接続されたコンデンサ（Ｃ２）を含むブートストラップ回路であり、
   前記電流出力回路（８）から出力される電流により前記コンデンサ（Ｃ２）が充電されることにより、前記動作電圧を発生することを特徴とする請求項１に記載のスイッチング電源回路。
3. 前記ブートストラップ回路（９、２２）は、
   前記コンデンサ（Ｃ２）の他方の端子および前記電流出力回路（８）の電流出力端子の間に、前記電流出力端子側をアノードとして接続された第１ダイオード（Ｄ２）と、
   前記コンデンサ（Ｃ２）の他方の端子および前記電源出力端子（Ｐ２）の間に、前記電源出力端子（Ｐ２）側をアノードとして接続された第２ダイオード（Ｄ２１）と、
   を備えていることを特徴とする請求項２に記載のスイッチング電源回路。
4. 前記電流出力回路（８、３３）は、前記電源入力端子（Ｐ１）から供給される電流を出力することを特徴とする請求項１〜３のいずれか一つに記載のスイッチング電源回路。

Images