JP2018207276A - ゲート駆動回路 - Google Patents

Abstract

【課題】外付け素子を削減しながら、スイッチング特性を維持することができるようにしたゲート駆動回路を提供する。【解決手段】ＭＯＳＦＥＴ１を駆動するゲート駆動回路２は、オン駆動回路およびオフ駆動回路としての定電流回路４および５を備える。制御回路９は、ＭＯＳＦＥＴ１のゲートに、定電流回路４により定電流Ｉ１を流してフルオン駆動し、時間Ｔ１の後、保持電流Ｉｈを流してオフ保持させる。制御回路９は、保持電流Ｉｈを停止してＭＯＳＦＥＴ１をオフさせた後、定電流回路５により定電流Ｉ２によりゲートから電荷を放電させてフルオフさせる。時間Ｔ２の後、保持電流Ｉｈを流すようにしてオフ保持させる。定電流で駆動するので、ＭＯＳＦＥＴ１のゲート抵抗が不要となり、調整のコストを低減してラジオノイズの低減を図れる。【選択図】図１

Description

本発明は、ゲート駆動回路に関する。

ＭＯＳＦＥＴなどのゲート制御型の半導体装置を駆動するゲート駆動回路では、回路消費電流を低減しつつスイッチング特性を維持する方法が採用される。例えば、スイッチング特性維持を目的としたフル駆動用の駆動素子と、消費電流低減を目的とした保持用の駆動素子を並列に設けるものがある。

しかしながら、上記の構成では、動作速度を調整したりあるいはラジオノイズを低減させたりする目的で、ＭＯＳＦＥＴのゲートに電流制限抵抗を外付けで接続する必要である。しかし、ゲートに電流制限抵抗を外付けする場合には、抵抗値を調整する必要があるので、コスト低減の観点からこれを省略した構成としたい点や、対象とするＭＯＳＦＥＴのゲート容量などの特性ばらつきに起因した選択自由度の制約を解消したい点などの要求がある。

特開２００５−４５５９０号公報

本発明は、上記事情を考慮してなされたもので、その目的は、外付け素子を削減しながら、スイッチング特性を維持することができるようにしたゲート駆動回路を提供することにある。

請求項１に記載のゲート駆動回路は、ゲート駆動型の半導体素子を駆動するものであって、前記半導体素子をオン動作させるオン駆動回路と、前記半導体素子をオフ動作させるオフ駆動回路と、前記オン駆動回路および前記オフ駆動回路を制御する制御回路とを備え、前記オン駆動回路は、前記半導体素子のゲートに対して前記制御回路により設定されるレベルの定電流を供給する定電流回路を備え、前記制御回路は、前記オン駆動回路の定電流回路に対して、前記半導体素子をオン動作させるときに、予め設定されたオン動作レベルで設定期間定電流給電し、その後、オフ駆動するまでの間を前記オン動作レベルよりも小さくゲート電圧を保持するオン保持レベルで定電流給電するように制御する。

上記構成を採用することにより、半導体素子をオン動作させる際に、ゲートに電流制御をすることで動作電圧を与えることができ、これによって、ラジオノイズの発生を抑制する動作を行わせるために、半導体素子のゲートに抵抗を設けて電流レベルの調整をする必要がなくなり、調整工程を低減することができる。

第１実施形態を示す電気的構成図 各部の信号、電流、電圧の波形を示すタイムチャート 第２実施形態を示す電気的構成図 作用説明図 第３実施形態における各部の信号、電流、電圧の波形を示すタイムチャート 作用説明図 第４実施形態における各部の信号、電流、電圧の波形を示すタイムチャート 作用説明図 第５実施形態を示す電気的構成図 各部の信号、電流、電圧の波形を示すタイムチャート 第６実施形態を示す電気的構成図

（第１実施形態）
以下、本発明の第１実施形態について、図１および図２を参照して説明する。
図１において、ゲート駆動型の半導体素子は、Ｎチャンネル型のＭＯＳＦＥＴ１として設けられている。一般に、ＭＯＳＦＥＴ１にはゲートＧ側から見た入力容量Ｃｉｓｓが存在していて、電圧制御によりオンオフ駆動する際にこの入力容量Ｃｉｓｓを考慮してゲート入力抵抗Ｒを設けて所定条件で動作するようにしている。この実施形態では、半導体集積回路からなるゲート駆動装置２を用いることで、このようなゲート入力抵抗Ｒを設けない構成としている。

ゲート駆動装置２は、出力端子ＡおよびＢを備えている。ゲート駆動装置２は、出力端子ＡおよびＢにそれぞれＭＯＳＦＥＴ１のゲートＧおよびソースＳが接続されており、ＭＯＳＦＥＴ１のゲートＧにゲート電圧Ｖｏを印加する。

ゲート駆動装置２において、電源回路３はゲート駆動用の電源であり、直流電圧ＶＤを電源ラインＬ１に供給する。ＭＯＳＦＥＴ１は、オン駆動回路の定電流回路４によりオン動作され、オフ駆動回路の定電流回路５によりオフ動作される。また、オン駆動回路は定電流回路４および駆動回路６を備える。オフ駆動回路は定電流回路５、駆動回路７および８を備える。

オン駆動回路を構成する定電流回路４は、Ｐチャンネル型のＭＯＳＦＥＴ４ａおよび４ｂをカレントミラー接続したもので、ＭＯＳＦＥＴ４ａおよび４ｂのソースは共に電源ラインＬ１に接続され、ゲートは共通に接続されている。ＭＯＳＦＥＴ４ａのドレインは出力端子Ａを介してＭＯＳＦＥＴ１のゲートに接続される。

オフ駆動回路を構成する定電流回路５は、Ｎチャンネル型のＭＯＳＦＥＴ５ａおよび５ｂをカレントミラー接続したもので、ＭＯＳＦＥＴ５ａおよび５ｂのソースは共に出力端子Ｂを介してＭＯＳＦＥＴ１のソースに接続され、ゲートは共通に接続されている。ＭＯＳＦＥＴ５ａのドレインは出力端子Ａを介してＭＯＳＦＥＴ１のゲートに接続される。

駆動回路６は、Ｎチャンネル型のＭＯＳＦＥＴ６ａおよび６ｂをカレントミラー接続した構成である。ＭＯＳＦＥＴ６ａおよび６ｂのソースはグランドレベルの電源ラインＬ２に接続され、ゲートは共通に接続されている。ＭＯＳＦＥＴ６ａのドレインはＭＯＳＦＥＴ４ｂのドレインに接続されている。ＭＯＳＦＥＴ６ｂのドレインは駆動電流Ｉｆが与えられる。

駆動回路７は、Ｐチャンネル型のＭＯＳＦＥＴ７ａおよび７ｂをカレントミラー接続した構成である。ＭＯＳＦＥＴ７ａおよび７ｂのソースは電源ラインＬ１に接続され、ゲートは共通に接続されている。ＭＯＳＦＥＴ７ａのドレインはＭＯＳＦＥＴ５ｂのドレインに接続されている。

駆動回路８は、Ｎチャンネル型のＭＯＳＦＥＴ８ａおよび８ｂをカレントミラー接続した構成である。ＭＯＳＦＥＴ８ａおよび８ｂのソースはグランドレベルの電源ラインＬ２に接続され、ゲートは共通に接続されている。ＭＯＳＦＥＴ８ａのドレインはＭＯＳＦＥＴ７ｂのドレインに接続されている。ＭＯＳＦＥＴ８ｂのドレインは駆動電流Ｉｒが与えられる。

制御回路９は、出力制御信号Ｓが与えられるとＭＯＳＦＥＴ１を駆動制御するものである。制御回路９には、通信回路１０が接続され、外部から入力端子Ｃ、通信回路１０を介して制御用のデータが入力される。制御回路９は、入力されたデータに基づいて、オン駆動用のおよびオフ駆動用の駆動信号を生成する。

制御回路９は、オン駆動用の出力端子にＤ／Ａ変換回路１１、Ｖ／Ｉ変換回路１２が直列に接続されている。制御回路９がオン駆動用の駆動信号をデジタル信号で出力すると、Ｄ／Ａ変換回路１１によりアナログの電圧信号に変換され、この後、Ｖ／Ｉ変換回路１２により駆動電流Ｉｆに変換して駆動回路６のＭＯＳＦＥＴ６ｂに与えられる。また、駆動回路９は、オフ駆動用の出力端子にＤ／Ａ変換回路１３、Ｖ／Ｉ変換回路１４が直列に接続されている。制御回路９がオフ駆動用の駆動信号をデジタル信号で出力すると、Ｄ／Ａ変換回路１３によりアナログの電圧信号に変換され、この後、Ｖ／Ｉ変換回路１４により駆動電流Ｉｒに変換して駆動回路８のＭＯＳＦＥＴ８ｂに与えられる。

次に、上記構成の作用について図２も参照して説明する。
この実施形態においては、ＭＯＳＦＥＴ１のゲート駆動制御のために、予めユーザ等によってオン動作時の電流値Ｉ１および時間Ｔ１と、オフ動作時の電流値Ｉ２および時間Ｔ２とを通信回路１０を介して外部から制御回路９に入力して設定する。これは、ＭＯＳＦＥＴ１を後述するように定電流でゲート駆動するために設定するものである。

ＭＯＳＦＥＴ１のオン動作およびオフ動作における電流値Ｉ１、Ｉ２、時間Ｔ１、Ｔ２の設定は、定電流でゲート駆動を最適に駆動するための設定値である。電流値Ｉ１、Ｉ２は、動作速度を高めつつ通電時に発生するラジオノイズを低減することを考慮したレベルに設定される。また、通電時間Ｔ１、Ｔ２は、ゲート電圧が所定レベルに達するのに要する時間として設定される。

制御回路９は、図２（ａ）に示すように、時刻ｔ０で出力制御信号Ｓが与えられると、ＭＯＳＦＥＴ１をオン動作させる。この場合、制御回路９は、時刻ｔ０でオン駆動信号をＤ／Ａ変換回路１１に出力する。オン駆動信号は、Ｄ／Ａ変換回路１１でアナログの電圧信号に変換され、図２（ｂ）に示すように、Ｖ／Ｉ変換回路１２を介して定電流Ｉ１を駆動電流Ｉｆとして駆動回路６に出力される。駆動回路６のＭＯＳＦＥＴ６ｂは、定電流Ｉ１が入力されると、この電流をＭＯＳＦＥＴ６ａにも流すようになる。駆動回路６は、定電流回路４のＭＯＳＦＥＴ４ｂに定電流Ｉ１を流すようになり、これによってＭＯＳＦＥＴ４ａにも定電流Ｉ１が流れるようになる。

この結果、図２（ｄ）に示すように、ＭＯＳＦＥＴ１のゲートに出力端子Ａから電源電圧ＶＤに近い出力電圧Ｖｏが印加され、図２（ｅ）に示すように、定電流Ｉ１が供給されることで出力電流Ｉｏが流れるようになる。ＭＯＳＦＥＴ１は、ゲート入力容量Ｃｓｓに充電されてゲート電圧が閾値電圧を超えるとオン動作する。この結果、ＭＯＳＦＥＴ１がフルオン動作されてドレイン・ソース間に接続された電源から負荷に給電されるようになる。

制御回路９は、ＭＯＳＦＥＴ１をオン動作させた後、時間Ｔ１が経過した時刻ｔ１で、図２（ｂ）に示すように、駆動電流Ｉｆのレベルを定電流Ｉ１から低いレベルの保持電流Ｉｈに変化させ、以後、出力制御信号Ｓがオンレベルにある期間中保持電流Ｉｈで流すようになる。なお、時刻ｔ１に至る前に、ＭＯＳＦＥＴ１のゲートは定電流Ｉ１で充電動作が行われて所定のゲート電圧が印加された状態となっており、出力電流Ｉｏはほとんど流れず、保持電流Ｉｈにより出力電圧Ｖｏが十分に保持できるオン保持された状態である。

この後、図２（ａ）に示すように、時刻ｔ２で出力制御信号Ｓのオン期間Ｔｏｎが終了すると、制御回路９は、ＭＯＳＦＥＴ１のゲートに対して定電流回路４による保持電流Ｉｈの供給を停止し、この後、ＭＯＳＦＥＴ１のゲートに対して定電流回路５による停止電流Ｉｒとして定電流Ｉ２を流すように制御する。

この場合、制御回路９は、時刻ｔ２でＤ／Ａ変換回路１１に出力していたオン駆動信号を停止する。これにより、Ｄ／Ａ変換回路からオフレベルのアナログの電圧信号が出力され、図２（ｂ）に示すように、Ｖ／Ｉ変換回路１２から出力していた定電流Ｉｈが停止される。駆動回路６のＭＯＳＦＥＴ６ｂは、定電流Ｉｈの供給を停止するので、定電流回路４のＭＯＳＦＥＴ４ａによる定電流Ｉｈの供給が停止され、図２（ｄ）に示すように、ＭＯＳＦＥＴ１のゲートに対する出力端子Ａからの出力電圧Ｖｏもゼロになる。

そして、出力制御信号Ｓがオフレベルになった時刻ｔ２から若干の遅延時間を存した後に、制御回路９は、図２（ｃ）に示すように、定電流Ｉ２を停止電流Ｉｒとして流すように制御してＭＯＳＦＥＴ１をオフ動作させる。この場合、制御回路９は、時刻ｔ２でオフ駆動信号をＤ／Ａ変換回路１３に出力する。

オフ駆動信号は、Ｄ／Ａ変換回路１３によりアナログの電圧信号に変換され、図２（ｃ）に示すように、Ｖ／Ｉ変換回路１４を介して定電流Ｉ２を停止電流Ｉｒとして駆動回路８に出力される。駆動回路８のＭＯＳＦＥＴ８ｂは、定電流Ｉ２が入力されると、この電流をＭＯＳＦＥＴ８ａにも流すようになる。駆動回路８は、駆動回路７のＭＯＳＦＥＴ７ｂに、定電流Ｉ２が入力されると、この電流をＭＯＳＦＥＴ７ａにも流すようになる。これにより、定電流回路５のＭＯＳＦＥＴ５ｂに定電流Ｉ２を流すようになり、これによってＭＯＳＦＥＴ５ａにも定電流Ｉ２を流そうとするようになる。

これにより、図２（ｅ）に示すように、出力電流Ｉｏは負の電流となり、ＭＯＳＦＥＴ１のゲート電圧が閾値電圧以下となった時点でオフ状態に移行し、図２（ｄ）に示すように出力端子Ａの出力電圧Ｖｏがゼロになる。この結果、ＭＯＳＦＥＴ１はオフ状態になるが、このオフ状態を確実に保持するために、オフ保持電流ＩｈでＭＯＳＦＥＴ１のゲートをグランド側に引くように動作する。

すなわち、制御回路９は、ＭＯＳＦＥＴ１をオフ動作させた後、時間Ｔ２が経過した時刻ｔ３で、図２（ｃ）に示すように、駆動電流Ｉｒのレベルを定電流Ｉ２から低いレベルの保持電流Ｉｈに変化させ、以後、出力制御信号Ｓがオフレベルにある期間中、保持電流Ｉｈでゲートをグランド側に引くようになる。なお、時刻ｔ３に至る前に、ＭＯＳＦＥＴ１のゲートは定電流Ｉ２で充電電荷がほぼ放電された状態となっており、出力電流Ｉｏはほとんど流れていない。この状態で、ＭＯＳＦＥＴ１のゲートに何らかの電圧が印加されても保持電流Ｉｈでソース側に引いているのでＭＯＳＦＥＴ１はオフ状態が保持される。停止電流Ｉｒとしての保持電流Ｉｈは、出力制御信号Ｓがオフレベルの期間中流すように制御することもできるし、所定時間が経過したら停止することもできる。

このような本実施形態によれば、ＭＯＳＦＥＴ１のゲート駆動を行う構成として、オン駆動回路の定電流回路４により、定電流Ｉ１でフルオン駆動し、この後保持電流Ｉｈでオン保持状態にさせるようにした。また、オフ動作についても同様に、オフ駆動回路の定電流回路５により、定電流Ｉ２でフルオフ駆動し、この後保持電流Ｉｈでオフ状態を保持させるようにした。

この結果、ＭＯＳＦＥＴ１のオン駆動のために、フルオン用トランジスタ、オン保持用トランジスタを設けたり、ＭＯＳＦＥＴ１のオフ駆動のために、フルオフ用トランジスタ、オフ保持用トランジスタを設けたりする必要がなくなり、しかも、定電流で駆動するので、ゲートに抵抗などを介在させて調整する作業が不要となる。

この場合、制御回路９に通信回路１０を介して外部からデータの設定が可能となるように構成しているので、オン駆動の定電流Ｉ１および通電時間Ｔ１、オフ駆動の定電流Ｉ２および通電時間Ｔ２を、シリアル通信等による外部からレジスタ設定により可変ができ、ユーザが、ＥＣＵ評価時に、実際の駆動波形を確認しながらレジスタ設定を可変することで、設定最適化が可能となる。

なお、上記した電流値Ｉ１、Ｉ２や時間Ｔ１、Ｔ２については、制御回路９内に、デフォルトとして電流値Ｉ１、Ｉ２、時間Ｔ１、Ｔ２を設定しておくこともできるし、その値は、１種類に限らず、予め複数段階に設定した値からユーザが選択的に設定するようにしても良い。オン保持電流Ｉｈやオフ保持電流Ｉｈについても、ユーザにより設定できるようにしても良い。

（第２実施形態）
図３および図４は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、ＭＯＳＦＥＴ１をハイサイドで使用するように設定されており、この場合の駆動電源としてブートストラップ用のコンデンサ３０が昇圧電源として設けられたものである。

図３において、ゲート駆動装置２ａは、ブートストラップ用の電源回路３ａを備え、出力端子が逆阻止用のダイオード３１を介して電源線ラインＬ１に接続されている。電源ラインＬ１は端子Ｄに接続されている。外付けのブートストラップ用のコンデンサ３０は、端子Ｄと端子Ｂとの間に接続されている。

ＭＯＳＦＥＴ１のドレインは負荷駆動用の電源ラインに接続され、ソースは負荷に接続された状態で使用される。ハイサイド駆動であるから、ＭＯＳＦＥＴ１がオフ状態では、ソースがグランドレベルとなり、コンデンサ３０は、電源回路３ａからダイオード３１を介して電源電圧ＶＤ近傍まで充電される。また、ＭＯＳＦＥＴ１がオン状態になると、ソースはほぼドレインと同じレベルすなわち負荷駆動用の電源のレベルに上昇する。このとき、端子Ｄの電位は、ソースの電位にコンデンサ３０の充電による電圧が付加された電圧まで上昇する。この電圧は電源回路３ａの電圧ＶＤを超えているが、電源回路３ａの出力端子部分にダイオード３１が設けられているので影響を受けることはない。

そして、ＭＯＳＦＥＴ１がオン状態にあるときには、コンデンサ３０の端子電圧ＶＢＴが定電流回路４、駆動回路６の駆動電源となっている。すなわち、コンデンサ３０に蓄積された電荷によりオン駆動動作が行われる。したがって、コンデンサ３０の電荷が放電により減少して、ＭＳＯＦＥＴ１のしきい値電圧Ｖｔ以下になるとＭＯＳＦＥＴ１はオフされる前までがオン動作の制御が可能な時間となる。コンデンサ３０の電荷を用いて、必要なオン時間を維持させることが要求される。

図４は、コンデンサ３０の電荷の使用を最適化した場合の比較例を示している。例えば、時刻ｔ０でオン駆動を開始したときに、コンデンサ３０の端子電圧ＶＢＴがＶＡとなる時刻ｔａで保持電流Ｉｈに切り替えるのが最適であるとする。これに対して、最適化されていない状態では、例えば端子電圧ＶＢＴがＶＢとなる時刻ｔｂで保持電流Ｉｈに切り替えると、この分だけ切り替えタイミングでのコンデンサ３０の端子電圧ＶＢＴに差電圧ΔＶ（＝ＶＡ−ＶＢ）が発生する。

時刻ｔｂで保持電流Ｉｈに切り替えた場合には、時刻ｔｃまでコンデンサ３０の電荷を放電すると、端子電圧ＶＢＴがＭＯＳＦＥＴ１の閾値電圧Ｖｔに達するので、これ以降はオン状態を保持させることができなくなる。これに対して、時刻ｔａで保持電流に切り替えた場合には、端子電圧ＶＢＴがΔＶだけ大きいので、時刻ｔｄまでＭＯＳＦＥＴ１をオン状態に保持することができる。

すなわち、大電流を流すフルオン動作期間の電流Ｉ１の通電期間が長いとコンデンサ３０の端子電圧ＶＢＴが早く低下するので、その分だけ小さい電流の保持電流Ｉｈを流すことができる期間が短くなる。図４に示すように、フルオン動作期間の定電流Ｉ１を流す時間Ｔ１を最適化させることで、オン保持期間の保持電流Ｉｈを流す時間を最も長くすることができるようになる。

このような第２実施形態によれば、フルオン動作に必要な電流である定電流Ｉ１を設定したときに、通電時間Ｔ１を最適化するようにできるので、オン保持動作期間を長時間化することができる。これにより、ＭＯＳＦＥＴ１をハイサイドで駆動する場合に、ブートストラップ用のコンデンサ３０で給電する場合に、コンデンサ３０の容量の範囲で適正な定電流Ｉ１および時間Ｔ１を設定することで、オン時間を長時間化することができる。換言すれば、必要なオン期間を設定した場合に、コンデンサ３０の容量を小型化することができるようになる。

（第３実施形態）
図５および図６は第３実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。第１実施形態においては、例えばＭＯＳＦＥＴ１のゲートに駆動電流Ｉｆをゼロレベルから定電流Ｉ１のレベルに変化させてオン動作させていたのに対して、この実施形態では、制御回路９によりゼロレベルから所定の電流変化率で定電流Ｉ１まで変化させるようにするものである。

図６は第１実施形態で示した定電流駆動による波形に対応したものである。図中、ゼロレベルから定電流Ｉｘ（Ｉ１またはＩ２）に変化する際の時刻ｔａからｔｂまでの傾きを電流変化率Ｆｘ（Ｆ１またはＦ２）とする。定電流Ｉｘは時刻ｔｂからｔｃまでの時間Ｔｘ（Ｔ１またはＴ２）流す。また、定電流Ｉｘから保持電流Ｉｈに変化する際の時刻ｔｃからｔｄまでの傾きを電流変化率Ｒｘ（Ｒ１またはＲ２）として設定する。

これらの値、Ｉｘ、Ｆｘ、Ｒｘは前述同様にして、ユーザにより外部から通信回路１０を介して制御回路９に入力設定することができる。また、電流変化率Ｆ１、Ｆ２やＲ１、Ｒ２は、電流変化率そのもので設定することもできるし、変化前の時刻から変化後の時刻までの時間で設定することもできる。

次に、上記構成の作用について図５を参照して説明する。
この実施形態においては、ＭＯＳＦＥＴ１のゲートを駆動制御するために、予め、ユーザ等によって設定入力を行う。設定入力では、起動時の電流値Ｉ１、時間Ｔ１、電流変化率Ｆ１、Ｒ１、停止時の電流値Ｉ２、時間Ｔ２、電流変化率Ｆ２、Ｒ２を、通信回路１０を介して外部から制御回路９に入力して設定する。これは、ＭＯＳＦＥＴ１を定電流でゲート駆動するために設定するものである。

制御回路９は、図５（ａ）に示すように、時刻ｔ０で出力制御信号Ｓが与えられると、ＭＯＳＦＥＴ１をオン動作させる。この場合、制御回路９は、時刻ｔ０でオン駆動信号をＤ／Ａ変換回路１１に出力する。オン駆動信号は、Ｄ／Ａ変換回路１１によりアナログの電圧信号に変換され、図５（ｂ）に示すように、Ｖ／Ｉ変換回路１２を介して定電流Ｉ１に達するまで電流変化率Ｆ１で増加させながら電流を流すように駆動電流Ｉｆとして駆動回路６に出力する。

駆動回路６のＭＯＳＦＥＴ６ｂは、電流変化率Ｆ１で電流を増加させながら定電流Ｉ１に達するまで電流が入力されると、この電流をＭＯＳＦＥＴ６ａにも流すようになる。駆動回路６は、定電流回路４のＭＯＳＦＥＴ４ｂに電流変化率Ｆ１で増加させながら定電流Ｉ１に達するまで電流を流すようになり、これによってＭＯＳＦＥＴ４ａにも同様に変化する電流が流れるようになる。

この結果、図５（ｄ）に示すように、ＭＯＳＦＥＴ１のゲートに出力端子Ａから電源電圧ＶＤに近い出力電圧Ｖｏに達するまで増加するように電圧が印加され、図５（ｅ）に示すように、電流変化率Ｆ１で定電流Ｉ１に達するまで増加させながら電流が供給されることで出力電流Ｉｏが増大するように流れるようになる。

ＭＯＳＦＥＴ１は、ゲート入力容量Ｃｉｓｓに充電されてゲート電圧が閾値電圧を超えるとオン動作する。この結果、ＭＯＳＦＥＴ１がフルオンしてドレイン・ソース間に接続された電源から負荷に給電されるようになる。このとき、ゲートに入力される電流が電流変化率Ｆ１で増加するので、ラジオノイズの発生をさらに抑制することができる。

制御回路９は、ＭＯＳＦＥＴ１をオン動作させた後、時間Ｔ１が経過した時刻ｔ１で、図５（ｂ）に示すように、駆動電流Ｉｆのレベルを定電流Ｉ１から電流変化率Ｒ１で低いレベルの保持電流Ｉｈに達するまで変化させ、以後、出力制御信号Ｓがオンレベルにある期間中保持電流Ｉｈで流すようになる。

この後、図５（ａ）に示すように、時刻ｔ２で出力制御信号Ｓのオン期間Ｔｏｎが終了すると、制御回路９は、ＭＯＳＦＥＴ１のゲートに対して定電流回路４による保持電流Ｉｈの供給を停止し、この後、ＭＯＳＦＥＴ１のゲートに対して定電流回路５による停止電流Ｉｒとして定電流Ｉ２を流すように制御する。

この場合、制御回路９は、前述同様にして、Ｖ／Ｉ変換回路１２から出力していた定電流Ｉｈ停止することで、駆動回路６のＭＯＳＦＥＴ６ｂによる定電流Ｉｈの供給を停止する。この結果、定電流回路４のＭＯＳＦＥＴ４ａによる定電流Ｉｈの供給が停止され、図５（ｄ）に示すように、ＭＯＳＦＥＴ１のゲートに対する出力端子Ａからの出力電圧Ｖｏもゼロになる。

そして、出力制御信号Ｓがオフレベルになった時刻ｔ２から若干の遅延時間を存した後に、制御回路９は、図５（ｃ）に示すように、定電流Ｉ２を停止電流Ｉｒとして流すように制御してＭＯＳＦＥＴ１をオフ動作させる。この場合、制御回路９は、時刻ｔ２でオフ駆動信号をＤ／Ａ変換回路１３に出力する。

オフ駆動信号は、Ｄ／Ａ変換回路１３によりアナログの電圧信号に変換され、図２（ｃ）に示すように、Ｖ／Ｉ変換回路１４を介して定電流Ｉ２を電流変化率Ｆ２で増大する停止電流Ｉｒとして駆動回路８に出力される。これにより、定電流回路５のＭＯＳＦＥＴ５ｂに定電流Ｉ２を電流変化率Ｆ２で増大させるようにして流すようになる。

これにより、図５（ｅ）に示すように、出力電流Ｉｏは負の電流となり、ＭＯＳＦＥＴ１のゲート電圧が閾値電圧以下となった時点でオフ状態に移行し、図２（ｄ）に示すように出力端子Ａの出力電圧Ｖｏが徐々に低下してゼロになる。この結果、ＭＯＳＦＥＴ１はオフ状態になるが、このオフ状態を確実に保持するために、オフ保持電流ＩｈでＭＯＳＦＥＴ１のゲートをグランド側に引くように動作する。

すなわち、制御回路９は、ＭＯＳＦＥＴ１をオフ動作させた後、時間Ｔ２が経過した時刻ｔ３で、図２（ｃ）に示すように、駆動電流Ｉｒのレベルを定電流Ｉ２から低いレベルの保持電流Ｉｈに電流変化率Ｒ２で変化させ、以後、出力制御信号Ｓがオフレベルにある期間中、保持電流Ｉｈでゲートをグランド側に引くようになる。なお、時刻ｔ３に至る前に、ＭＯＳＦＥＴ１のゲートは定電流Ｉ２で充電電荷がほぼ放電された状態となっており、出力電流Ｉｏはほとんど流れていない。この状態で、ＭＯＳＦＥＴ１のゲートに何らかの電圧が印加されても保持電流Ｉｈでソース側に引いているのでＭＯＳＦＥＴ１はオフ状態が保持される。

このような本実施形態によっても第１実施形態と同様の効果を得ることができる。さらに、ＭＯＳＦＥＴ１をフルオンあるいはフルオフさせる場合の定電流Ｉ１、Ｉ２をゲートに流す場合に、電流変化率Ｆ１、Ｆ２、Ｒ１、Ｒ２を設定して徐々に変化させるようにしたので、さらにラジオノイズの発生を抑制することができるようになる。

（第４実施形態）
図７および図８は第４実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、オン動作あるいはオフ動作で設定する定電流を、複数段階に設定可能としたものである。

すなわち、図８に示すように、オン動作あるいはオフ動作で、例えば３段階で設定する。図示のように、定電流Ｉｘａ、Ｉｘｂ、Ｉｘｃ、それぞれの通電時間をＴ１ａ、Ｔ１ｂ、Ｔ１ｃと３段階で設定する。ここで、ｘは１または２を示すものである。

これにより、図７に示すように、オン動作では、例えば定電流Ｉ１ａ、Ｉ１ｂ、Ｉ１ｃ、それぞれの通電時間をＴ１ａ、Ｔ１ｂ、Ｔ１ｃと３段階で設定することができる。またオフ動作では、例えば定電流Ｉ２ａ、Ｉ２ｂ、Ｉ２ｃ、それぞれの通電時間をＴ２ａ、Ｔ２ｂ、Ｔ２ｃと３段階で設定することができる。

これにより、第１実施形態の効果に加えて、ＭＯＳＦＥＴ１のオン動作およびオフ動作のためのゲートへの定電流制御を、さらにきめ細かく設定することができるようになる。
なお、上記実施形態では、３段階で設定する場合について示したが、４段階以上で設定することもできるし、第３実施形態の電流変化率と組み合わせて設定することもできる。さらには、無段階で連続的に変化するように電流パターンを設定することも可能である。

（第５実施形態）
図９および図１０は第５実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、ゲート駆動装置２０の構成として、オフ動作を行わせるためのオフ駆動回路の構成を代えている。

図９において、ゲート駆動装置２０は、制御回路２１を備え、オフ駆動回路として駆動回路２２、２３、２４を備えている。このオフ駆動回路は電圧駆動方式を採用したものである。オフ駆動回路を構成する駆動回路２２は、フルオン用のＮチャンネル型のＭＯＳＦＥＴ２２ａ、ゲートバイアス抵抗２２ｂを備えると共に、オフ保持用のＮチャンネル型のＭＯＳＦＥＴ２２ｃおよびゲートバイアス抵抗２２ｄを備える。

駆動回路２３は、ＭＯＳＦＥＴ２２ａを駆動するＰチャンネル型のＭＯＳＦＥＴ２３ａおよびゲートバイアス抵抗２３ｂと、ＭＯＳＦＥＴ２２ｃを駆動するＰチャンネル型のＭＯＳＦＥＴ２３ｃおよびゲートバイアス抵抗２３ｄとを備える。

駆動回路２４は、ＭＯＳＦＥＴ２３ａを駆動するＮチャンネル型のＭＯＳＦＥＴ２４ａおよびゲートバイアス抵抗２４ｂと、ＭＯＳＦＥＴ２３ｃを駆動するＮチャンネル型のＭＯＳＦＥＴ２４ｃおよびゲートバイアス抵抗２４ｄとを備える。制御回路２１は、バッファ回路２１ａを介してＭＯＳＦＥＴ２４ａにフルオフのゲート信号を出力し、バッファ回路２１ｂを介してＭＯＳＦＥＴ２４ｃにオフ保持のゲート信号を出力する。

次に、上記構成の作用について図１０も参照して説明する。
この実施形態においては、ＭＯＳＦＥＴ１のゲートを駆動制御するために、予め、ユーザ等によって起動時の電流値Ｉ１および時間Ｔ１を、通信回路１０を介して外部から制御回路９に入力して設定する。これは、ＭＯＳＦＥＴ１を定電流でゲート駆動するために設定するものである。

制御回路２１による時刻ｔ０から時刻ｔ２までのＭＯＳＦＥＴ１のオン動作については、第１実施形態と同じであるから説明を省略する。
そして、図１０（ａ）に示すように、時刻ｔ２で出力制御信号Ｓのオン期間Ｔｏｎが終了すると、制御回路２１は、ＭＯＳＦＥＴ１のゲートに対して定電流回路４による保持電流Ｉｈの供給を停止した後、ＭＯＳＦＥＴ１のゲートに対して駆動回路２２によるオフ動作を行うように制御する。

この場合、制御回路２１は、時刻ｔ２でＶ／Ｉ変換回路１２から出力していた定電流Ｉｈ停止した後、出力制御信号Ｓがオフレベルになった時刻ｔ２から若干の遅延時間を存した後に、図１０（ｃ）に示すように、フルオフのゲート駆動信号を、バッファ回路２１ａを介してＭＯＳＦＥＴ２４ａのゲートに与える。また、同時にオフ保持のゲート駆動信号を、バッファ回路２１ｂを介してＭＯＳＦＥＴ２４ｃのゲートに与える。

これにより、ＭＯＳＦＥＴ２４ａがオン、ＭＯＳＦＥＴ２３ａがオンして、ＭＯＳＦＥＴ２２ａがオンする。同時に、ＭＯＳＦＥＴ２４ｃがオン、ＭＯＳＦＥＴ２３ｃがオンして、ＭＯＳＦＥＴ２２ｃがオンする。この結果、ＭＯＳＦＥＴ１のゲートがソースと短絡状態となり、ゲートから電荷が放電される。図１０（ｆ）に示すように、出力電流Ｉｏは負の電流となり、ＭＯＳＦＥＴ１のゲート電圧が閾値電圧以下となった時点でオフ状態に移行し、図１０（ｅ）に示すように出力端子Ａの出力電圧Ｖｏがゼロになる。この結果、ＭＯＳＦＥＴ１はオフ状態になる。

制御回路２１は、この後時刻ｔ３になるとフルオフのゲート信号を停止してＭＯＳＦＥＴ２２ａをオフさせる。これにより、ＭＯＳＦＥＴ１のゲートはＭＯＳＦＥＴ２２ｃにより保持電流を流す程度でオフ状態に保持される。

このような本実施形態によれば、ＭＯＳＦＥＴ１のゲート駆動を行う構成として、オン駆動回路の定電流回路４により、第１実施形態と同様の効果を得ることができる。また、オフ動作では、従来相当の駆動方式でオフ動作させることができる。

上記実施形態は、第１実施形態に適用した場合で説明したが、第２実施形態のようにＭＯＳＦＥＴ１をハイサイドで使用し、ブートストラップ用のコンデンサ３０を設ける構成の場合には、第２実施形態と同様の効果を得ることができる。

（第６実施形態）
図１１は第６実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、ゲート駆動装置３０の構成として、半導体素子として設けられたＭＯＳＦＥＴ１が内部に一体に設けられた構成である。

図１１において、ＭＯＳＦＥＴ１は、ゲート駆動装置３０内に作り込まれた構成であり、ドレインは端子Ａに接続され、ソースは端子Ｂに接続されている。このゲート駆動装置３０は、端子Ａと端子Ｂとの間に電源および負荷を接続することで、ハイサイドで使用したり、あるいはローサイドで使用したりすることができる。

ＭＯＳＦＥＴ１は、半導体集積回路で構成されたゲート駆動装置３０内では、例えばＬＤＭＯＳ（Laterally Diffused MOS：横方向拡散型ＭＯＳＦＥＴ）構造を採用した半導体素子として設けられている。

従って、このような第６実施形態によっても、第１実施形態と同様の作用効果を得ることができる。
本実施形態は、第１実施形態に適用した場合を示したが、これに限らず、第２〜第５の各実施形態に適用することもできる。

（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。

定電流Ｉ１、Ｉ２、時間Ｔ１、Ｔ２などのユーザによる設定は、通信回路１０を用いて入力設定する場合を示したが、これに限らず、種々の構成や方法によって設定することができる。

Ｄ／Ａ変換回路１１およびＶ／Ｉ変換回路１２、あるいはＤ／Ａ変換回路１３およびＶ／Ｉ変換回路１４は一つの回路として構成されたものを用いることもできる。
さらに、制御回路９は、Ｄ／Ａ変換回路１１、１３およびＶ／Ｉ変換回路１２、１４を一体に設けられた構成とすることもできる。

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

図面中、１はＮチャンネル型のＭＯＳＦＥＴ（半導体素子）、２、２ａ、２０、３０はゲート駆動装置、４は定電流回路（オン駆動回路）、５は定電流回路（オフ駆動回路）、６〜８、２２〜２４は駆動回路、９、２１は制御回路、１０は通信回路、１１、１３はＤ／Ａ変換回路、１２、１４はＶ／Ａ変換回路、３０はコンデンサ、３１はダイオードである。

Claims (7)

1. ゲート駆動型の半導体素子（１）を駆動するものであって、
   前記半導体素子をオン動作させるオン駆動回路（４、６）と、
   前記半導体素子をオフ動作させるオフ駆動回路（５、７、８）と、
   前記オン駆動回路および前記オフ駆動回路を制御する制御回路（９、２１）とを備え、
   前記オン駆動回路は、前記半導体素子のゲートに対して前記制御回路により設定されるレベルの定電流を供給する定電流回路（４）を備え、
   前記制御回路は、前記オン駆動回路の定電流回路に対して、前記半導体素子をオン動作させるときに、予め設定されたオン動作レベルで設定期間定電流給電し、その後、オフ駆動するまでの間を前記オン動作レベルよりも小さくゲート電圧を保持するオン保持レベルで定電流給電するように制御するゲート駆動装置。
2. 前記オフ駆動回路は、前記半導体素子のゲート電荷を前記制御回路により設定されるレベルの定電流で放電する定電流回路（５）を備え、
   前記制御回路は、前記オフ駆動回路の定電流回路に対して、前記半導体素子をオフ動作させるときに、予め設定されたオフ動作レベルで設定期間定電流放電し、その後、オフ状態の間を前記オフ動作レベルよりも小さくゲート電圧をオフ状態に保持するオフ保持レベルで定電流放電するように制御する請求項１に記載のゲート駆動装置。
3. 前記半導体素子は、ハイサイド素子として設けられており、
   前記オン駆動回路の電源となるブートストラップ回路のコンデンサ（３０）を備えている請求項１または２に記載のゲート駆動装置。
4. 前記制御回路は、前記オン駆動回路の定電流回路に対して、前記半導体素子をオン動作させるときに、前記オン動作レベルから前記オン保持レベルまでの間を予め設定された複数レベルでそれぞれ所定時間だけ給電する請求項１から３のいずれか一項に記載のゲート駆動装置。
5. 前記制御回路は、前記オフ駆動回路の定電流回路に対して、前記半導体素子をオフ動作させるときに、前記オフ動作レベルから前記オフ保持レベルまでの間を予め設定された複数レベルでそれぞれ所定時間だけ放電させる請求項２に記載のゲート駆動装置。
6. 前記制御回路は、前記オン駆動回路の定電流回路に対して、前記半導体素子をオン動作させるときに、前記電流レベル切換を、電流変化率が一定変化率以下となるように制御する請求項１から５のいずれか一項に記載のゲート駆動装置。
7. 前記制御回路は、前記オフ駆動回路の定電流回路に対して、前記半導体素子をオフ動作させるときに、前記電流レベル切換を、電流変化率が一定変化率以下となるように制御する請求項２から６のいずれか一項に記載のゲート駆動装置。

Images