JP7370210B2 - ゲートドライバ回路、モータドライバ回路、ハードディスク装置 - Google Patents

Description

本発明は、ゲートドライバ回路に関する。

モータドライバ、コンバータやインバータなどの電力変換装置、Ｄ級アンプなどさまざまなアプリケーションに、ハーフブリッジ回路、単相ブリッジ回路（フルブリッジ回路）、多相ブリッジ回路（以下、スイッチング回路と称する）が用いられる。

図１は、スイッチング回路の基本構成を示す回路図である。スイッチング回路２００は、ハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬ、ハイサイドドライバ２０２、ローサイドドライバ２０４、ロジック回路２０６を備える。

スイッチング回路２００は、（i）ハイサイドトランジスタＭＨがオン、ローサイドトランジスタＭＬがオフのハイ出力状態（Ｖ_ＯＵＴ＝Ｖ_ＩＮ）、（ii）ハイサイドトランジスタＭＨがオフ、ローサイドトランジスタＭＬがオンのロー出力状態（Ｖ_ＯＵＴ＝０Ｖ）、（iii）ハイサイドトランジスタＭＨとローサイドトランジスタＭＬが両方、オフのハイインピーダンス状態の３状態をとる。

ロジック回路２０６は、ハイサイドトランジスタＭＨのオン、オフを指示するハイサイド制御信号Ｓ_Ｈと、ローサイドトランジスタＭＬのオン、オフを指示するローサイド制御信号Ｓ_Ｌを生成する。

ハイサイドドライバ２０２は、ハイサイド制御信号Ｓ_Ｈがオンレベル（たとえばハイ）であるとき、ハイサイドトランジスタＭＨのゲート電圧Ｖ_ＧＨをハイ電圧Ｖ_Ｈとし、ハイサイド制御信号Ｓ_Ｈがオフレベル（たとえばロー）であるとき、ゲート電圧Ｖ_ＧＨをロー電圧（Ｖ_ＯＵＴ）とする。

同様にローサイドドライバ２０４は、ローサイド制御信号Ｓ_Ｌがオンレベルであるとき、ローサイドトランジスタＭＬのゲート電圧Ｖ_ＧＬをハイ電圧Ｖ_ＤＤとし、ローサイド制御信号Ｓ_Ｌがオフレベルであるとき、ゲート電圧Ｖ_ＧＬをロー電圧（０Ｖ）とする。

いくつかのアプリケーションにおいて、出力電圧Ｖ_ＯＵＴの傾きを制限したい場合があり、ハイサイドトランジスタＭＨやローサイドトランジスタＭＬのターンオンやターンオフの速度が調整される。そのために、ハイサイドドライバ２０２およびローサイドドライバ２０４には、スルーレートコントロール機能が実装される。スルーレートコントロールにより、ハイサイドトランジスタＭＨのゲート電圧Ｖ_ＧＨ、ローサイドトランジスタＭＬのゲート電圧Ｖ_ＧＬの上昇速度や下降速度が制御される。

図２は、スルーレートコントロール機能を備えるドライバ回路６００の回路図である。ローサイドドライバ６００は、電流源６０２、カレントミラー回路６０４，６０６、第１トランジスタＭ６１、第２トランジスタＭ６２を含む。このローサイドドライバ６００は、図示しないロジック回路によって生成される４つの信号Ｓ６１～Ｓ６２（図１の制御信号Ｓ_Ｌに相当）に応じて制御される。

電流源６０２は、スルーレートを規定する定電流Ｉ_ＳＲを生成する。

ローサイドトランジスタＭＬをターンオンさせるときに、スイッチＳＷ６３がオンとなり、カレントミラー回路６０４は、定電流Ｉ_ＳＲに比例するオン電流Ｉ_ＯＮを、ローサイドトランジスタＭＬのゲートにソースする。その結果、トランジスタＭＬのゲート電圧Ｖ_ＧＬは、オン電流Ｉ_ＯＮに比例した傾きで上昇する。またカレントミラー回路６０４は、定電流Ｉ_ＳＲをコピーし、カレントミラー回路６０６に供給する。

ローサイドトランジスタＭＬのターンオンが完了すると、第１トランジスタＭ６１がオンとなり、ゲート電圧Ｖ_ＧＬがハイ電圧Ｖ_ＤＤに固定される。またスイッチＳＷ６３はオフとなる。

ローサイドトランジスタＭＬをターンオフさせるときに、スイッチＳＷ６４がオンとなり、定電流Ｉ_ＳＲ’に比例するオフ電流Ｉ_ＯＦＦを、ローサイドトランジスタＭＬのゲートからシンクする。その結果、トランジスタＭＬのゲート電圧Ｖ_ＧＬは、オフ電流Ｉ_ＯＦＦに比例した傾きで下降する。

ローサイドトランジスタＭＬのターンオフが完了すると、第２トランジスタＭ６２がオンとなり、ゲート電圧Ｖ_ＧＬがロー電圧０Ｖに固定される。またスイッチＳＷ６４はオフとなる。

本発明者は図２のドライバ回路６００について検討した結果、以下の課題を認識するに至った。電流源６０２が生成する電流Ｉ_ＳＲは、ローサイドトランジスタＭＬの状態にかかわらず、常に流れ続けている。この電流Ｉ_ＳＲは数ｍＡと無視できないオーダーであるため、無駄な電力を消費している。

消費電力を削減するために、ハイサイドトランジスタＭＨのターンオン、ターンオフの期間だけ電流源６０２をオンし、残りの期間は電流源６０２をオフしておくアプローチも考えられる。しかしながらこの手法では、電流源６０２をオフするたびに、カレントミラー回路６０４と電流源６０２の接続ノードＮ６１の電位が変動し、次に電流源６０２をオンしたときに、そのノードＮ６１の電位が、元の電位に復帰するまでに遅延が生ずる。この遅延は、ローサイドドライバ６００の高速動作の妨げとなる。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、消費電流を削減したドライバ回路の提供にある。

本発明のある態様は、スイッチングトランジスタを駆動するゲートドライバ回路に関する。ゲートドライバ回路は、第１電流量と第１電流量より小さい第２電流量が切り替え可能な基準電流を生成する可変電流源と、基準電流に比例したソース電流をスイッチングトランジスタのゲートにソースするソースイネーブル状態と、ソース電流がゼロとなるディセーブル状態と、が切り替え可能な電流分配回路と、オン状態においてスイッチングトランジスタのゲートをハイ電圧に固定する第１トランジスタと、オン状態においてスイッチングトランジスタのゲートをロー電圧に固定する第２トランジスタと、を備える。

この態様によると、スイッチングトランジスタのゲート電圧を上昇させる際に、可変電流源の基準電流を第１電流量とし、電流分配回路をソースイネーブル状態とすることにより、スイッチングトランジスタのゲート電圧のスルーレートを制御できる。また、ゲート電圧の遷移が完了した後は、基準電流を第２電流量に減らすことにより、ゲートドライバ回路の消費電力を削減できる。また少ない基準電流を流し続けることにより、電流分配回路の動作点を維持することができ、高速なスイッチングが可能となる。

電流源は、オン、オフが切り替え可能であり、オン状態においてスイッチングトランジスタのスルーレートを規定する第１電流を生成する第１電流源と、第１電流より小さい第２電流を生成する第２電流源と、を含んでもよい。

第１電流源は、定電流源と、定電流源と直列に接続されるスイッチと、を含んでもよい。

電流分配回路は、基準電流に比例したソース電流を生成する第１カレントミラー回路を含んでもよい。

電流分配回路は、ソース電流の経路上に設けられた第１スイッチをさらに含んでもよい。

電流分配回路は、ソースイネーブル状態とディセーブル状態に加えて、基準電流に比例したシンク電流をスイッチングトランジスタからシンクするシンクイネーブル状態が切り替え可能であってもよい。これにより、スイッチングトランジスタのゲート電圧を低下させる際に、可変電流源の基準電流を第１電流量とし、電流分配回路をシンクイネーブル状態とすることにより、スイッチングトランジスタのゲート電圧のスルーレートを制御できる。また、ゲート電圧の遷移が完了した後は、基準電流を第２電流量に減らすことにより、ゲートドライバ回路の消費電力を削減できる。また少ない基準電流を流し続けることにより、電流分配回路の動作点を維持することができ、高速なスイッチングが可能となる。

電流分配回路は、基準電流に比例したソース電流および中間電流を生成する第１カレントミラー回路と、中間電流に比例したシンク電流を生成する第２カレントミラー回路と、を含んでもよい。

電流分配回路は、ソース電流の経路上に設けられた第１スイッチをさらに含んでもよい。

電流分配回路は、中間電流の経路上に設けられた第２スイッチをさらに含んでもよい。あるいは電流分配回路は、シンク電流の経路上に設けられた第２スイッチをさらに含んでもよい。

本発明の別の態様もまた、ゲートドライバ回路である。このゲートドライバ回路は、スイッチングトランジスタを駆動するゲートドライバ回路であって、第１電流量と第１電流量より小さい第２電流量が切り替え可能な基準電流を生成する可変電流源と、基準電流に比例したシンク電流をスイッチングトランジスタのゲートからシンクするシンクイネーブル状態と、シンク電流がゼロとなるディセーブル状態と、が切り替え可能な電流分配回路と、オン状態においてスイッチングトランジスタのゲートをハイ電圧に固定する第１トランジスタと、オン状態においてスイッチングトランジスタのゲートをロー電圧に固定する第２トランジスタと、を備える。

この態様によると、スイッチングトランジスタのゲート電圧を低下させる際に、可変電流源の基準電流を第１電流量とし、電流分配回路をシンクイネーブル状態とすることにより、スイッチングトランジスタのゲート電圧のスルーレートを制御できる。また、ゲート電圧の遷移が完了した後は、基準電流を第２電流量に減らすことにより、ゲートドライバ回路の消費電力を削減できる。また少ない基準電流を流し続けることにより、電流分配回路の動作点を維持することができ、高速なスイッチングが可能となる。

ゲートドライバ回路は、ひとつの半導体基板に集積化されてもよい。「集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

本発明の別の態様は、モータドライバ回路に関する。モータドライバ回路は、モータと接続される単相または三相のインバータ回路と、インバータ回路を駆動する駆動部と、を備える。駆動部は、上述のいずれかのゲートドライバ回路を含んでもよい。

本発明の別の態様は、ハードディスク装置に関する。ハードディスク装置は、スピンドルモータと、スピンドルモータを駆動する上述のモータドライバ回路と、を備えてもよい。またある態様のハードディスク装置は、ボイスコイルモータと、ボイスコイルモータを駆動する上述のモータドライバ回路と、を備えてもよい。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、ゲートドライバ回路の消費電流を削減できる。

スイッチング回路の基本構成を示す回路図である。 スルーレートコントロール機能を備えるドライバ回路の回路図である。 実施の形態に係るゲートドライバ回路の回路図である。 ゲートドライバ回路の具体的な構成例を示す回路図である。 図４のゲートドライバ回路の動作波形図である。 実施の形態に係るゲートドライバ回路を備えるスイッチング回路の回路図である。 出力電流ＩＯＵＴをシンクするときのスイッチング回路の動作波形図である。 出力電流ＩＯＵＴをソースするときのスイッチング回路の動作波形図である。 モータドライバ回路のブロック図である。 モータドライバ回路のブロック図である。 モータドライバ回路を備えるハードディスク装置を示す図である。

（実施の形態）
図３は、実施の形態に係るゲートドライバ回路３００の回路図である。ゲートドライバ回路３００は、駆動対象のスイッチングトランジスタ２０１とともにスイッチング回路２００を構成する。スイッチングトランジスタ２０１は、ハイサイドトランジスタであってもよいし、ローサイドトランジスタであってもよい。本実施の形態では、スイッチングトランジスタ２０１は、ＮチャンネルＭＯＳＦＥＴである。ゲートドライバ回路３００は、スイッチングトランジスタ２０１のゲート電圧Ｖ_Ｇをハイ電圧Ｖ_Ｈとすることでスイッチングトランジスタ２０１をオンし、ゲート電圧Ｖ_Ｇをロー電圧Ｖ_Ｌとすることでスイッチングトランジスタ２０１をオフする。

ハイレベルライン３０２にはハイ電圧Ｖ_Ｈが供給され、ローレベルライン３０４にはロー電圧Ｖ_Ｌが供給されている。スイッチングトランジスタ２０１が、ローサイドトランジスタＭＬの場合、ローレベルライン３０４は接地ラインでありＶ_Ｌ＝０Ｖであり、ハイレベルライン３０２は、電源ラインでありＶ_Ｈ＝Ｖ_ＤＤである。スイッチングトランジスタ２０１がハイレベルトランジスタＭＨの場合、ローレベルライン３０４はハイサイドトランジスタＭＨのソースと接続される出力ライン（スイッチングライン）であり、ハイレベルライン３０２には、図１の入力電圧Ｖ_ＩＮよりも高いハイ電圧が供給される。

ゲートドライバ回路３００は、可変電流源３１０、電流分配回路３２０、第１トランジスタＭ３１、第２トランジスタＭ３２を備え、ひとつの半導体基板に集積化されたＩＣ（Integrated Circuit）である。駆動対象のスイッチングトランジスタ２０１は、ゲートドライバ回路３００が集積される半導体チップに外付けされるディスクリート部品であってもよいし、半導体チップにゲートドライバ回路３００とともに集積化されてもよい。

ゲートドライバ回路３００は、外部のロジック回路２０６が生成する制御信号Ｓ_ＣＮＴに応じて制御される。この制御信号Ｓ_ＣＮＴは、Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４を含む。

可変電流源３１０は、第１電流量Ｉ_１と第１電流量Ｉ_１より小さい第２電流量Ｉ_２（Ｉ_２＜Ｉ_１）が切り替え可能な基準電流Ｉ_ＲＥＦを生成する。基準電流Ｉ_ＲＥＦの電流量Ｉ_１，Ｉ_２は制御信号Ｓ３３に応じて選択される。第２電流量Ｉ_２は、第１電流量Ｉ_１の１／１０より小さくすることが好ましい。

電流分配回路３２０は、制御信号Ｓ３４に応じて、ソースイネーブル状態、シンクイネーブル状態、ディセーブル状態の３状態が選択可能である。

電流分配回路３２０は、ソースイネーブル状態において、基準電流Ｉ_ＲＥＦに比例したソース電流Ｉ_ＳＲＣをスイッチングトランジスタ２０１のゲートにソースする。またシンクイネーブル状態において、基準電流Ｉ_ＲＥＦに比例したシンク電流Ｉ_ＳＮＫをスイッチングトランジスタ２０１のゲートからシンクする。またディセーブル状態では、ソース電流Ｉ_ＳＲＣ，シンク電流Ｉ_ＳＮＫはともにゼロとなる。

第１トランジスタＭ３１は、制御信号Ｓ３１に応じてオン、オフが制御され、オン状態においてスイッチングトランジスタ２０１のゲートをハイ電圧Ｖ_Ｈに固定する。また第２トランジスタＭ３２は、制御信号Ｓ３２に応じてオン、オフが制御され、オン状態においてスイッチングトランジスタ２０１のゲートをロー電圧Ｖ_Ｌに固定する。

以上がゲートドライバ回路３００の基本構成である。本発明は、図３のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。

図４は、ゲートドライバ回路３００の具体的な構成例を示す回路図である。電流源３１０は、第１電流源ＣＳ１および第２電流源ＣＳ２を含む。第１電流源ＣＳ１は、制御信号Ｓ３３に応じてオン、オフが切り替え可能であり、オン状態においてスイッチングトランジスタ２０１のスルーレートを規定する第１電流（スルーレート電流という）Ｉ_ＳＲを生成する。第２電流源ＣＳ２は、スルーレート電流Ｉ_ＳＲより小さい第２電流（バイアス維持電流という）Ｉ_ＢＩＡＳを生成する。スルーレート電流Ｉ_ＳＲとバイアス維持電流Ｉ_ＢＩＡＳの合計が、基準電流Ｉ_ＲＥＦとなる。第１電流源ＣＳ１がオンであるとき、第１電流量Ｉ_１の基準電流Ｉ_ＲＥＦが生成される。
Ｉ_ＲＥＦ＝Ｉ_１＝Ｉ_ＳＲ＋Ｉ_ＢＩＡＳ
また第１電流源ＣＳ１がオフであるとき、第２電流量Ｉ_２の基準電流Ｉ_ＲＥＦが生成される。
Ｉ_ＲＥＦ＝Ｉ_２＝Ｉ_ＢＩＡＳ

たとえばスルーレート電流Ｉ_ＳＲは数百μＡ～数ｍＡのオーダーであり、バイアス維持電流Ｉ_ＢＩＡＳは、スルーレート電流Ｉ_ＳＲの１／１０以下、たとえば数μ～数十μＡのオーダーとすることができる。バイアス維持電流Ｉ_ＢＩＡＳ、すなわち第２電流量Ｉ_２は、スルーレート電流Ｉ_ＳＲのオン、オフにかかわらず、電流分配回路３２０の動作点（バイアス状態）を維持できる範囲内で、なるべく小さく定めるとよい。

第１電流源ＣＳ１は、直列に接続される定電流源３１２とスイッチ３１４を含んでもよい。スイッチ３１４がオンのとき、スルーレート電流Ｉ_ＳＲが流れ、オフのとき遮断される。

可変電流源３１０の構成は図４のそれには限定されず、２つの電流量を切り替え可能なその他の構成を採用しうる。

電流分配回路３２０は、第１カレントミラー回路３２２、第２カレントミラー回路３２４、第１スイッチＳＷ３１、第２スイッチＳＷ３２を含む。

第１カレントミラー回路３２２は、トランジスタＭ３３～Ｍ３５を含み、基準電流Ｉ_ＲＥＦに比例したソース電流Ｉ_ＳＲＣを生成する。また基準電流Ｉ_ＲＥＦに比例した中間電流Ｉ_Ｍを生成する。中間電流Ｉ_Ｍは第２カレントミラー回路３２４に供給される。

第２カレントミラー回路３２４は、トランジスタＭ３７，Ｍ３８を含み、中間電流Ｉ_Ｍに比例したシンク電流Ｉ_ＳＮＫを生成する。

第１スイッチＳＷ３１は、ソース電流Ｉ_ＳＲＣの経路上に設けられる。また第２スイッチＳＷ３２は、中間電流Ｉ_Ｍの経路上に設けられる。第１スイッチＳＷ３１および第２スイッチＳＷ３２は、制御信号３４に応じて制御され、それらのオン、オフ状態の組み合わせに応じて、３状態が切り替えられる。
ＳＷ１＝ＯＮ，ＳＷ２＝ＯＦＦ ソースイネーブル状態
ＳＷ１＝ＯＦＦ，ＳＷ２＝ＯＮ シンクイネーブル状態
ＳＷ１＝ＯＦＦ，ＳＷ２＝ＯＦＦ ディセーブル状態

なお、第２スイッチＳＷ３２を、シンク電流Ｉ_ＳＮＫの経路上に配置してもよい。

以上がゲートドライバ回路３００の構成である。続いてその動作を説明する。図５は、図４のゲートドライバ回路３００の動作波形図である。

（ターンオフ動作）
はじめにスイッチングトランジスタ２０１のターンオフ動作を説明する。時刻ｔ_０より前、制御信号Ｓ_ＣＮＴは、スイッチングトランジスタ２０１のオンを指示するオンレベル（ハイ）である。制御信号Ｓ３１はローであり、第１トランジスタＭ３１はフルオンし、ゲート電圧Ｖ_ＧはハイレベルＶ_Ｈに固定されている。制御信号Ｓ３３はローであり、基準電流Ｉ_ＲＥＦは、第２電流量Ｉ_２となっている。

時刻ｔ_０に制御信号Ｓ_ＣＮＴは、スイッチングトランジスタ２０１のオフを指示するオフレベル（ロー）に遷移する。ロジック回路２０６は、制御信号Ｓ３１、Ｓ３２をハイとし、第１トランジスタＭ３１をオフし、第２トランジスタＭ３２をオンする。第２トランジスタＭ３２がオンすると、ゲート電圧Ｖ_Ｇが時間とともに低下していく。また時刻ｔ_０において制御信号Ｓ３３はハイとなり、基準電流Ｉ_ＲＥＦが第１電流量Ｉ_１に増加する。またスイッチＳＷ３２がオンとなり、第１電流量Ｉ_１に比例するシンク電流Ｉ_ＳＮＫが、スイッチングトランジスタ２０１のゲートからシンクされる。ただしシンク電流Ｉ_ＳＮＫは、第２トランジスタＭ３２に流れる電流に比べて非常に小さく、時刻ｔ_０～ｔ_１のゲート電圧Ｖ_Ｇの低下速度は、第２トランジスタＭ３２によって規定される。

時刻ｔ_１に、ゲート電圧Ｖ_Ｇがしきい値Ｖ_{ＧＳ（ｔｈ）}の近傍まで低下すると、第２トランジスタＭ３２がオフとなる。時刻ｔ_１～ｔ_２の間が、スルーレート調整区間Ｔ_ＳＲであり、スイッチングトランジスタ２０１のゲート電圧Ｖ_Ｇは、シンク電流Ｉ_ＳＮＫに応じた速度で緩やかに低下する。これによりスイッチングトランジスタ２０１のドレインソース間電圧Ｖ_ＤＳが、緩やかに増大する。

時刻ｔ_２にスルーレート調整区間Ｔ_ＳＲが終了すると、第２トランジスタＭ３２が再びオンとなり、ゲート電圧Ｖ_Ｇがソース電圧Ｖ_Ｓと等しくなり、スイッチングトランジスタ２０１がオフに固定される。

また時刻ｔ_２に、第２スイッチＳＷ３２がオフとなり、シンク電流Ｉ_ＳＮＫも停止する。そして制御信号Ｓ３３がローとなり、基準電流Ｉ_ＲＥＦが第２電流量Ｉ_２に減少し、回路の消費電流が抑制される。また第２電流量Ｉ_２の基準電流Ｉ_ＲＥＦが第１カレントミラー回路３２２に流れ続けることにより、電流分配回路３２０の動作点（トランジスタＭ３３～Ｍ３５のゲート電圧）が維持される。

（ターンオン動作）
続いてスイッチングトランジスタ２０１のターンオン動作を説明する。時刻ｔ_３に制御信号Ｓ_ＣＮＴがオンレベルに遷移する。制御信号Ｓ３３はハイとなり、基準電流Ｉ_ＲＥＦが第１電流量Ｉ_１に増える。第１スイッチＳＷ３１がオンとなり、第１電流量Ｉ_１に比例したソース電流Ｉ_ＳＲＣが生成される。ただし、時刻ｔ_３～ｔ_４の間は、第２トランジスタＭ３２がオンであるから、ゲート電圧Ｖ_Ｇはロー電圧Ｖ_Ｓに固定されている。

時刻ｔ_４に第２トランジスタＭ３２がオフすると、ソース電流Ｉ_ＳＲＣによってスイッチングトランジスタ２０１のゲート容量が充電され、ゲート電圧Ｖ_Ｇが上昇する。そして、時刻ｔ_４～ｔ_５のスルーレート調整区間Ｔ_ＳＲの間、ゲート電圧Ｖ_Ｇが、スイッチングトランジスタ２０１のしきい値電圧Ｖ_{ＧＳ（ｔｈ）}近傍で緩やかに増大し、スイッチングトランジスタ２０１が緩やかにターンオンする。

そして時刻ｔ_５にスイッチングトランジスタ２０１のターンオンが完了すると、第１トランジスタＭ３１がオンとなり、スイッチングトランジスタ２０１がフルオン状態に固定される。また時刻ｔ_５に第１スイッチＳＷ３１がオフとなり、ソース電流Ｉ_ＳＲＣが遮断され、基準電流Ｉ_ＲＥＦが第２電流量Ｉ_２まで減少する。第２電流量Ｉ_２の基準電流Ｉ_ＲＥＦが第１カレントミラー回路３２２に流れ続けることにより、電流分配回路３２０の動作点（トランジスタＭ３３～Ｍ３５のゲート電圧）が維持される。

以上が図４のゲートドライバ回路３００の動作である。ゲートドライバ回路３００は、図１に示すようなインバータ形式（プッシュプル形式）のスイッチング回路２００に用いることができる。図６は、実施の形態に係るゲートドライバ回路３００を備えるスイッチング回路２００Ａの回路図である。

スイッチング回路２００Ａは、ハイサイドドライバ２０２、ローサイドドライバ２０４、ロジック回路２０６を備える。ハイサイドドライバ２０２およびローサイドドライバ２０４は、図４のゲートドライバ回路３００と同様の構成を有する。

またスイッチング回路２００Ａは、ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬの状態を監視するためのセンサ２１０，２１６およびタイミング発生器２１２，２１４を備える。

ロジック回路２０６には、ハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬそれぞれのオン、オフを指示する制御信号Ｓ_Ｈ、Ｓ_Ｌが入力される。ロジック回路２０６は、制御信号Ｓ_Ｈ、Ｓ_Ｌおよび複数のセンサ２１０，２１６、タイミング発生器２１２，２１４の出力にもとづいて、ハイサイドドライバ２０２およびローサイドドライバ２０４に対する制御信号を生成する。

ハイサイドオフセンサ２１０は、ハイサイドトランジスタＭＨのゲート電圧Ｖ_ＧＨにもとづいて、ハイサイドトランジスタＭ_Ｈがターンオフしたことを検出する。具体的にはハイサイドオフセンサ２１０は、ハイサイドトランジスタＭＨのゲートソース間電圧Ｖ_ＧＳをしきい値Ｖ_{ＴＨ（ＯＦＦ）}と比較し、Ｖ_ＧＳ＜Ｖ_{ＴＨ（ＯＦＦ）}となると、ハイサイドトランジスタのオフ検出信号ＤＥＴ＿ＨＩ＿ＯＦＦをアサート（たとえばハイ）する。

第１タイミング発生器２１２は、ハイサイドドライバ２０２によってスルーレートを調節する際の、スルーレート調整区間Ｔ_ＳＲの始点、終点のタイミングを生成する。たとえば第１タイミング発生器２１２は、ハイサイドトランジスタＭＨのゲート電圧Ｖ_ＧＨを所定のしきい値電圧Ｖ_ＴＨ１（＞Ｖ_ＰＷＲ）と比較し、比較結果に応じたタイミング信号ＳＲ＿ＨＩをアサートする。

第２タイミング発生器２１４は、ローサイドドライバ２０４によってスルーレートを調節する際の、スルーレート調整区間Ｔ_ＳＲの始点、終点のタイミングを生成する。たとえばタイミング発生器２１４は、出力電圧Ｖ_ＯＵＴをしきい値電圧Ｖ_ＴＨ２と比較し、比較結果に応じたタイミング信号ＳＲ＿ＬＯを出力する。

ローサイドオフセンサ２１６は、ローサイドトランジスタＭＬのゲート電圧Ｖ_ＧＬにもとづいて、ローサイドトランジスタＭ_Ｌがターンオフしたことを検出する。具体的にはローサイドオフセンサ２１６は、ローサイドトランジスタＭＬのゲートソース間電圧Ｖ_ＧＳをしきい値Ｖ_{ＴＨ（ＯＦＦ）}と比較し、Ｖ_ＧＳ＜Ｖ_{ＴＨ（ＯＦＦ）}となると、ローサイドトランジスタのオフ検出信号ＤＥＴ＿ＬＯ＿ＯＦＦをアサート（たとえばハイ）する。

以上がスイッチング回路２００Ａの構成である。続いてその動作を説明する。ロジック回路２０６は、ハイサイドドライバ２０２およびローサイドドライバ２０４の動作を、出力電流Ｉ_ＯＵＴの極性に応じて切りかえる。

（電流シンク状態）
図７は、出力電流Ｉ_ＯＵＴをシンクするときのスイッチング回路２００Ａの動作波形図である。出力電流Ｉ_ＯＵＴをシンクする際には、スイッチング回路２００Ａは、ローサイドドライバ２０４を利用して、ローサイドトランジスタＭＬのターンオン、ターンオフの速度を制御し、出力電圧Ｖ_ＯＵＴのスルーレートを設定する。

時刻ｔ_０に、制御信号Ｓ_Ｈがハイに、Ｓ_Ｌがローに遷移する。ローサイドドライバ２０４が先行して動き始め、ローサイドトランジスタＭＬをターンオフさせる。出力電圧Ｖ_ＯＵＴが上昇するときのスルーレートは、ローサイドトランジスタＭＬのゲート電圧Ｖ_ＧＬにもとづいて制御される。

時刻ｔ_０～ｔ_２におけるローサイドドライバ２０４の動作は、図５で説明した通りである。すなわち時刻ｔ_０に第２トランジスタＭ３２が一旦、オンとなり、ゲート電圧Ｖ_ＧＬを低下させる。時刻ｔ_１にＶ_ＯＵＴ＞Ｖ_ＴＨ２となると、タイミング発生器２１４はハイレベルのＳＲ＿ＬＯ信号を出力する。ＳＲ＿ＬＯ信号に応答して、スルーレート調整区間Ｔ_ＳＲに移行し、ローサイドドライバ２０４は、シンク電流Ｉ_ＳＮＫによってローサイドトランジスタＭＬのゲート電圧Ｖ_ＧＬを緩やかに低下させる。

時刻ｔ_２に、ローサイドオフセンサ２１６によりローサイドトランジスタＭＬのターンオフ完了が検出され、ＤＥＴ＿ＬＯ＿ＯＦＦ信号がアサートされる。これに応答してハイサイドドライバ２０２がハイサイドトランジスタＭＨをターンオンする。ハイサイドドライバ２０２では、スルーレート制御は行われず、スイッチＳＷ３１，ＳＷ３２はオフである。

時刻ｔ_３に、制御信号Ｓ_Ｈがローに、Ｓ_Ｌがハイに遷移する。ハイサイドドライバ２０２が先行して動き始め、ハイサイドトランジスタＭＨをターンオフさせる。このときハイサイドドライバ２０２では、スルーレート制御は行われず、スイッチＳＷ３１，ＳＷ３２はオフである。

時刻ｔ_４に、ハイサイドトランジスタＭＨのターンオフが検出され、ＤＥＴ＿ＨＩ＿ＯＦＦ信号がアサートされる。これに応答してローサイドドライバ２０４がローサイドトランジスタＭＬをターンオンする。出力電圧Ｖ_ＯＵＴが下降するときのスルーレートも、ローサイドトランジスタＭＬのゲート電圧Ｖ_ＧＬにもとづいて制御される。

具体的にはＤＥＴ＿ＨＩ＿ＯＦＦ信号のアサートに応答して、スルーレート調整区間Ｔ_ＳＲに移行し、ローサイドドライバ２０４は、ソース電流Ｉ_ＳＲＣによってローサイドトランジスタＭＬのゲート電圧Ｖ_ＧＬを緩やかに増大させる。

そして、時刻ｔ_５に、出力電圧Ｖ_ＯＵＴがしきい値電圧Ｖ_ＴＨ２より低くなると、ＳＲ＿ＬＯ信号がローとなり、スルーレート調整期間Ｔ_ＳＲが終了し、第１トランジスタＭ３１がオンとなる。これによりゲート電圧Ｖ_ＧＬが速やかに上昇し、ローサイドトランジスタＭＬのターンオンが完了する。

（電流ソース状態）
図８は、出力電流Ｉ_ＯＵＴをソースするときのスイッチング回路２００Ａの動作波形図である。出力電流Ｉ_ＯＵＴをソースする際には、スイッチング回路２００Ａは、ハイサイドドライバ２０２を利用して、ハイサイドトランジスタＭＨのターンオン、ターンオフの速度を制御し、出力電圧Ｖ_ＯＵＴのスルーレートを設定する。

時刻ｔ_０に、制御信号Ｓ_Ｈがハイに、Ｓ_Ｌがローに遷移する。ローサイドドライバ２０４が先行して動き始め、ローサイドトランジスタＭＬをターンオフさせる。ローサイドドライバ２０４ではスルーレート制御は行われず、スイッチＳＷ３１，ＳＷ３２はオフである。

時刻ｔ_１にローサイドトランジスタＭＬのゲート電圧Ｖ_ＧＬがしきい値より低くなると、ＤＥＴ＿ＬＯ＿ＯＦＦ信号がアサートされる。これに応答してハイサイドドライバ２０２がハイサイドトランジスタＭＨをターンオンする。ハイサイドドライバ２０２では、以下のようにスルーレート制御が行われる。

時刻ｔ_１にハイサイドドライバ２０２の第２トランジスタＭ３２がオフとなると、ソース電流Ｉ_ＳＲＣがハイサイドトランジスタＭＨのゲートに供給され、スルーレート調整区間Ｔ_ＳＲとなる。ゲートソース間電圧Ｖ_ＧＳ（＝Ｖ_ＧＨ－Ｖ_ＯＵＴ）が緩やかに増大し、出力電圧Ｖ_ＯＵＴも一定のスピードで上昇する。

時刻ｔ_２に、ハイサイドトランジスタＭＨのゲート電圧Ｖ_ＧＨがしきい値Ｖ_ＴＨ１を超えると、タイミング発生器２１２はＳＲ＿ＨＩ信号をローレベルとする。これによりスルーレート調整区間Ｔ_ＳＲが終了する。そして第１トランジスタＭ３１がオンとなり、ハイサイドトランジスタＭＨがフルオンとなる。

時刻ｔ_３に、制御信号Ｓ_Ｈがローに、Ｓ_Ｌがハイに遷移する。ハイサイドドライバ２０２が先行して動き始め、ハイサイドトランジスタＭＨをターンオフさせる。はじめに第２トランジスタＭ３２がオンとなり、ハイサイドトランジスタＭＨのゲート電圧Ｖ_ＧＨを低下させる。時刻ｔ_４に、ゲート電圧Ｖ_ＧＨがしきい値Ｖ_ＴＨ１より低くなると、ＳＲ＿ＨＩ信号がハイとなり、スルーレート調整区間Ｔ_ＳＲが開始する。スルーレート調整区間ＴＳＲの間、シンク電流Ｉ_ＳＮＫがハイサイドトランジスタＭＨのゲートから引き抜かれ、ゲートソース間電圧Ｖ_ＧＳ（＝Ｖ_ＧＨ－Ｖ_ＯＵＴ）が緩やかに低下し、出力電圧Ｖ_ＯＵＴが一定のスピードで低下する。

時刻ｔ_５に、ハイサイドトランジスタＭＨのゲートソース間電圧Ｖ_ＧＳがしきい値電圧Ｖ_{ＴＨ（ＯＦＦ）}より小さくなると、ハイサイドトランジスタＭＨのターンオフの完了を示すＤＥＴ＿ＨＩ＿ＯＦＦ信号がアサートされる。ローサイドドライバ２０４は、ＤＥＴ＿ＨＩ＿ＯＦＦ信号のアサートに応答してアクティブとなり、ローサイドトランジスタＭＬをターンオンさせる。

（用途）
ゲートドライバ回路３００の用途は限定されないが、たとえばモータドライバ回路に適用できる。図９は、モータドライバ回路１００Ａのブロック図である。モータ２Ａは、３相モータであり、モータドライバ回路１００Ａは、三相インバータ回路１１０Ａ、ゲート駆動回路１２０、コントローラ１３０を備える。三相インバータ回路１１０Ａは、Ａ相、Ｂ相、Ｃ相のレグを含み、各レグは、ハイサイドトランジスタとローサイドトランジスタを含む。

ゲート駆動回路１２０Ａは、三相インバータ回路１１０ＡのハイサイドトランジスタＭＨＡ～ＭＨＣを駆動するハイサイドドライバＨＧ＿Ａ～ＨＧ＿Ｃと、ローサイドトランジスタＭＬＡ～ＭＬＣを駆動するローサイドドライバＬＧ＿Ａ～ＬＧ＿Ｃを含む。ハイサイドドライバＨＧ＿Ａ～ＨＧ＿ＣおよびローサイドドライバＬＧ＿Ａ～ＬＧ＿Ｃは、上述のゲートドライバ回路３００に対応する。

図１０は、モータドライバ回路１００Ｂのブロック図である。モータ２Ｂは、単相モータであり、モータドライバ回路１００Ｂは、Ｈブリッジ回路（単相インバータ）１１０Ｂ、ゲート駆動回路１２０Ｂ、コントローラ１３０Ｂを備える。

Ｈブリッジ回路１１０Ｂは、ハイサイドトランジスタＭＨＰ，ＭＨＮとローサイドトランジスタＭＬＰ，ＭＬＮを含む。

ゲート駆動回路１２０Ｂは、Ｈブリッジ回路１１０ＢのハイサイドトランジスタＭＨＰ、ＭＨＮを駆動するハイサイドドライバＨＧ＿Ｐ、ＨＧ＿Ｎと、ローサイドトランジスタＭＬＰ、ＭＬＮを駆動するローサイドドライバＬＧ＿Ｐ、ＬＧ＿Ｎを含む。ハイサイドドライバＨＧ＿Ｐ、ＨＧ＿ＮおよびローサイドドライバＬＧ＿Ｐ、ＬＧ＿Ｎは、上述のゲートドライバ回路３００に対応する。

モータドライバ回路１００の用途は特に限定されないが、たとえばハードディスク装置やＤＶＤ（Digital Versatile Disc）ドライブ、Ｂｌｕ－ｒａｙ（登録商標）ディスクドライブなどのスピンドルモータやボイスコイルモータの駆動に用いることができる。

図１１は、モータドライバ回路１００を備えるハードディスク装置９００を示す図である。ハードディスク装置９００は、プラッタ９０２、スイングアーム９０４、ヘッド９０６、スピンドルモータ９１０、ボイスコイルモータ９１２、モータドライバ９２０を備える。モータドライバ９２０は、スピンドルモータ９１０およびボイスコイルモータ９１２を駆動する駆動回路を含む。スピンドルモータ９１０の駆動回路は、図９のモータドライバ回路１００Ａであり、ボイスコイルモータ９１２の駆動回路は図１０のモータドライバ回路１００Ｂであり、上述のゲートドライバ回路３００のアーキテクチャを用いて構成することができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（変形例１）
図４のタイミング発生器２１２、２１４の構成は特に限定されず、スルーレート調整区間の始点や終点を決定できればよい。たとえばタイミング発生器２１２は、出力電圧Ｖ_ＯＵＴをしきい値電圧Ｖ_ＰＷＲ－Ｖ_ＴＨと比較してもよい。あるいはタイミング発生器２１２や２１４を、タイマー回路で構成してもよい。

（変形例２）
実施の形態では、ソースイネーブル状態、シンクイネーブル状態、ディセーブル状態の３状態が選択可能なゲートドライバ回路３００を説明したが、シンクイネーブル状態とディセーブル状態の２状態のみが切り替え可能に構成されてもよい。あるいはゲートドライバ回路３００は、ソースイネーブル状態とディセーブル状態の２状態のみが切り替え可能に構成されてもよい。

（変形例３）
実施の形態ではゲートドライバ回路３００の用途としてモータドライバを説明したが、その用途は特に限定されない。

２ モータ
１００ モータドライバ回路
１１０Ａ 三相インバータ回路
１１０Ｂ Ｈブリッジ回路
１２０ ゲート駆動回路
１３０ コントローラ
２００ スイッチング回路
２０１ スイッチングトランジスタ
ＭＨ ハイサイドトランジスタ
ＭＬ ローサイドトランジスタ
２０２ ハイサイドドライバ
２０４ ローサイドドライバ
２０６ ロジック回路
２１０ ハイサイドオフセンサ
２１２，２１４ タイミング発生器
２１６ ローサイドオフセンサ
３００ ゲートドライバ回路
３０２ ハイレベルライン
３０４ ローレベルライン
３１０ 可変電流源
ＣＳ１ 第１電流源
ＣＳ２ 第２電流源
３１２ 定電流源
３１４ スイッチ
ＳＷ３１ 第１スイッチ
ＳＷ３２ 第２スイッチ
３２０ 電流分配回路
３２２ 第１カレントミラー回路
３２４ 第２カレントミラー回路
Ｍ３１ 第１トランジスタ
Ｍ３２ 第２トランジスタ

Claims (9)

1. スイッチングトランジスタを駆動するゲートドライバ回路であって、
   第１電流量と前記第１電流量より小さい第２電流量が切り替え可能な基準電流を生成する可変電流源と、
   前記基準電流に比例したソース電流を前記スイッチングトランジスタのゲートにソースするソースイネーブル状態と、前記ソース電流がゼロとなるディセーブル状態と、が切り替え可能な電流分配回路と、
   オン状態において前記スイッチングトランジスタのゲートをハイ電圧に固定する第１トランジスタと、
   オン状態において前記スイッチングトランジスタのゲートをロー電圧に固定する第２トランジスタと、
   を備え、
   前記電流分配回路は、前記ソースイネーブル状態と前記ディセーブル状態に加えて、前記基準電流に比例したシンク電流を前記スイッチングトランジスタからシンクするシンクイネーブル状態が切り替え可能であり、
   前記電流分配回路は、
   前記基準電流に比例した前記ソース電流および中間電流を生成する第１カレントミラー回路と、
   前記中間電流に比例した前記シンク電流を生成する第２カレントミラー回路と、
   前記中間電流の経路上に設けられた第２スイッチと、
   を含むことを特徴とするゲートドライバ回路。
2. 前記電流源は、
   オン、オフが切り替え可能であり、オン状態において前記スイッチングトランジスタのスルーレートを規定する第１電流を生成する第１電流源と、
   前記第１電流より小さい第２電流を生成する第２電流源と、
   を含むことを特徴とする請求項１に記載のゲートドライバ回路。
3. 前記第１電流源は、
   定電流源と、
   前記定電流源と直列に接続されるスイッチと、
   を含むことを特徴とする請求項２に記載のゲートドライバ回路。
4. 前記電流分配回路は、前記ソース電流の経路上に設けられた第１スイッチをさらに含むことを特徴とする請求項１から３のいずれかに記載のゲートドライバ回路。
5. 前記第２電流量は、前記第１電流量の１／１０より小さいことを特徴とする請求項１から４のいずれかに記載のゲートドライバ回路。
6. ひとつの半導体基板に集積化されることを特徴とする請求項１から５のいずれかに記載のゲートドライバ回路。
7. モータと接続される単相または三相のインバータ回路と、
   前記インバータ回路を駆動する駆動部と、
   を備え、
   前記駆動部は、請求項１から６のいずれかに記載のゲートドライバ回路を含むことを特徴とするモータドライバ回路。
8. スピンドルモータと、
   前記スピンドルモータを駆動する請求項７に記載のモータドライバ回路と、
   を備えることを特徴とするハードディスク装置。
9. ボイスコイルモータと、
   前記ボイスコイルモータを駆動する請求項７に記載のモータドライバ回路と、
   を備えることを特徴とするハードディスク装置。

Images