JP2016012772A - 信号処理装置 - Google Patents
信号処理装置 Download PDFInfo
- Publication number
- JP2016012772A JP2016012772A JP2014132439A JP2014132439A JP2016012772A JP 2016012772 A JP2016012772 A JP 2016012772A JP 2014132439 A JP2014132439 A JP 2014132439A JP 2014132439 A JP2014132439 A JP 2014132439A JP 2016012772 A JP2016012772 A JP 2016012772A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- pulse
- unit
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pulse Circuits (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
Description
図1は、電子機器の一構成例を示すブロック図である。本構成例の電子機器1は、信号処理装置10と、センサ20と、制御装置30と、プルアップ抵抗40と、を有する。なお、本発明の適用対象となる電子機器1には、情報端末や家電機器といった狭義の電子機器だけでなく、車両や産業機械なども含まれている。
次に、同じく図1を参照しながら信号処理装置10の内部構成について詳述する。本構成例の信号処理装置10には、フィルタ部11と、温度検出部12と、アナログ/デジタル変換部13a及び13bと、ロジック部14と、パルス生成部15と、一線式インタフェイス部16と、セレクタ部17と、オープンドレイン出力部18と、記憶部19が集積化されている。また、本図では明示されていないが、信号処理装置10には、上記回路ブロック以外にも、電源部、センサ駆動部、及び、メモリインタフェイス部などが集積化されている。
図2は、オープンドレイン出力部18の第1構成例を示すブロック図である。第1構成例のオープンドレイン出力部18は、出力トランジスタ181と、電圧駆動型のゲート駆動部182と、を含む。
図3は、オープンドレイン出力部18の第2構成例を示した回路図である。第2構成例のオープンドレイン出力部18は、第1構成例(図2)で採用されていた電圧駆動型のゲート駆動部182に代えて、キャパシタ183と、電流駆動型のゲート駆動部184と、を含んでいる。
一線式データ通信では、デジタルデータをそのまま制御装置30に転送することができるので、センサ出力信号Soの精度を高めることが可能となる。また、一線式データ通信は片方向通信なので、制御装置30との接続認証が必要なく、制御装置30の負荷が少ない。以下では、一例として、一線式データ通信で用いられるSENTフォーマットについて補足的に説明しておく。図5は、SENTフォーマット(基本フォーマット)を示す図である。
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
10 信号処理装置
11 フィルタ部
12 温度検出部
13a、13b アナログ/デジタル変換部
14 ロジック部
15 パルス生成部
16 一線式インタフェイス部
17 セレクタ部
18 オープンドレイン出力部
181 出力トランジスタ(Nチャネル型MOS電界効果トランジスタ)
182 ゲート駆動部(電圧駆動型)
182a デジタルローパスフィルタ部
182b デジタル/アナログ変換部
182c アナログローパスフィルタ部
183 キャパシタ
184 ゲート駆動部(電流駆動型)
19 記憶部(OTPROM)
20 センサ
30 制御装置
40 プルアップ抵抗
100 補正演算回路
200 パルスカウント数設定回路
P1〜P4 Pチャネル型MOS電界効果トランジスタ
N1〜N3 Nチャネル型MOS電界効果トランジスタ
CS1 電流源
Claims (10)
- 入力信号に応じた第1パルス信号を生成するパルス生成部と、
前記第1パルス信号に応じて出力信号を出力するオープンドレイン出力部と、
を有し、
前記オープンドレイン出力部は、スルーレート調整信号に応じて前記出力信号の立下りスロープを調整し、前記パルス生成部は、デューティ調整信号に応じて前記第1パルス信号のデューティを調整することを特徴とする信号処理装置。 - 前記オープンドレイン出力部は、
出力トランジスタと、
前記出力トランジスタのゲート・ドレイン間に接続されたキャパシタと、
前記第1パルス信号に応じて前記キャパシタの充放電を行うゲート駆動部と、
を含むことを特徴とする請求項1に記載の信号処理装置。 - 前記ゲート駆動部は、前記スルーレート調整信号に応じて前記キャパシタの充放電電流量を調整することを特徴とする請求項2に記載の信号処理装置。
- 前記スルーレート調整信号と前記デューティ調整信号を不揮発的に記憶する記憶部をさらに有することを特徴とする請求項1〜請求項3のいずれか一項に記載の信号処理装置。
- 前記第1パルス信号は、前記入力信号に応じた発振周波数を持つ周波数信号であることを特徴とする請求項1〜請求項4のいずれか一項に記載の信号処理装置。
- 前記入力信号に応じたエンコード値を持つ第2パルス信号を生成する一線式インタフェイス部と、
出力切替信号に応じて前記第1パルス信号と前記第2パルス信号の一方を選択パルス信号として選択出力するセレクタ部と、
をさらに有し、
前記オープンドレイン出力部は、前記選択パルス信号に応じて前記出力信号を出力することを特徴とする請求項5に記載の信号処理装置。 - 前記記憶部は、前記出力切替信号を不揮発的に記憶することを特徴とする請求項6に記載の信号処理装置。
- 前記第2パルス信号は、SENT[single edge nibble transmission]フォーマットでエンコードされることを特徴とする請求項6または請求項7に記載の信号処理装置。
- 入力信号を生成する信号源と、
前記入力信号から出力信号を生成する請求項1〜請求項8のいずれか一項に記載の信号処理装置と、
前記出力信号の入力を受け付ける制御装置と、
を有することを特徴とする電子機器。 - 前記信号源は、センサであることを特徴とする請求項9に記載の電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014132439A JP6404012B2 (ja) | 2014-06-27 | 2014-06-27 | 信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014132439A JP6404012B2 (ja) | 2014-06-27 | 2014-06-27 | 信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016012772A true JP2016012772A (ja) | 2016-01-21 |
JP6404012B2 JP6404012B2 (ja) | 2018-10-10 |
Family
ID=55229251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014132439A Active JP6404012B2 (ja) | 2014-06-27 | 2014-06-27 | 信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6404012B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017158010A (ja) * | 2016-03-01 | 2017-09-07 | 株式会社デンソー | 信号出力回路 |
JP2019149656A (ja) * | 2018-02-27 | 2019-09-05 | 日立オートモティブシステムズ株式会社 | 信号通信装置 |
JP2021061663A (ja) * | 2019-10-04 | 2021-04-15 | ローム株式会社 | ゲートドライバ回路、モータドライバ回路、ハードディスク装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10209845A (ja) * | 1997-01-20 | 1998-08-07 | Toshiba Microelectron Corp | 出力回路 |
JP2003017987A (ja) * | 2001-05-24 | 2003-01-17 | Fairchild Semiconductor Corp | 選択可能な出力エッジレイト制御 |
JP2004241930A (ja) * | 2003-02-04 | 2004-08-26 | Fujitsu Ltd | 出力回路 |
JP2007150991A (ja) * | 2005-11-30 | 2007-06-14 | Fujitsu Ltd | 出力回路 |
JP2007266929A (ja) * | 2006-03-28 | 2007-10-11 | Fujitsu Ltd | オープンドレイン出力回路 |
US20080042696A1 (en) * | 2006-08-08 | 2008-02-21 | Ami Semiconductor Belgium Bvba | Driver circuit with emi immunity |
JP2010056677A (ja) * | 2008-08-26 | 2010-03-11 | Fujitsu Ltd | デューティ可変回路 |
JP2010258527A (ja) * | 2009-04-21 | 2010-11-11 | Panasonic Corp | 出力回路 |
US20110291707A1 (en) * | 2010-05-27 | 2011-12-01 | Illegems Paul F | Driver with Accurately Controlled Slew Rate and Limited Current |
-
2014
- 2014-06-27 JP JP2014132439A patent/JP6404012B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10209845A (ja) * | 1997-01-20 | 1998-08-07 | Toshiba Microelectron Corp | 出力回路 |
JP2003017987A (ja) * | 2001-05-24 | 2003-01-17 | Fairchild Semiconductor Corp | 選択可能な出力エッジレイト制御 |
JP2004241930A (ja) * | 2003-02-04 | 2004-08-26 | Fujitsu Ltd | 出力回路 |
JP2007150991A (ja) * | 2005-11-30 | 2007-06-14 | Fujitsu Ltd | 出力回路 |
JP2007266929A (ja) * | 2006-03-28 | 2007-10-11 | Fujitsu Ltd | オープンドレイン出力回路 |
US20080042696A1 (en) * | 2006-08-08 | 2008-02-21 | Ami Semiconductor Belgium Bvba | Driver circuit with emi immunity |
JP2010056677A (ja) * | 2008-08-26 | 2010-03-11 | Fujitsu Ltd | デューティ可変回路 |
JP2010258527A (ja) * | 2009-04-21 | 2010-11-11 | Panasonic Corp | 出力回路 |
US20110291707A1 (en) * | 2010-05-27 | 2011-12-01 | Illegems Paul F | Driver with Accurately Controlled Slew Rate and Limited Current |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017158010A (ja) * | 2016-03-01 | 2017-09-07 | 株式会社デンソー | 信号出力回路 |
JP2019149656A (ja) * | 2018-02-27 | 2019-09-05 | 日立オートモティブシステムズ株式会社 | 信号通信装置 |
JP2021061663A (ja) * | 2019-10-04 | 2021-04-15 | ローム株式会社 | ゲートドライバ回路、モータドライバ回路、ハードディスク装置 |
JP7370210B2 (ja) | 2019-10-04 | 2023-10-27 | ローム株式会社 | ゲートドライバ回路、モータドライバ回路、ハードディスク装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6404012B2 (ja) | 2018-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9692401B2 (en) | Skew adjustment circuit and skew adjustment method | |
CN109964460B (zh) | 具有自校准的电压模式串行解串器 | |
US8519762B2 (en) | Adjusting circuit of duty cycle and its method | |
EP2899838B1 (en) | Charging control circuit, charging apparatus, charging control method and charging method | |
US7944262B2 (en) | Duty correction circuit | |
CN110999084A (zh) | 具有工艺和偏移校准的混合脉冲宽度控制电路 | |
US9413236B2 (en) | Voltage converter | |
KR20190032631A (ko) | 공급 전압을 안정화시키기 위한 디바이스 및 방법 | |
JP6404012B2 (ja) | 信号処理装置 | |
US20180302073A1 (en) | Duty cycle calibration circuit and frequency synthesizer using the same | |
KR20120115853A (ko) | 집적회로 | |
JP4922882B2 (ja) | 電圧可変レギュレータ | |
US10209756B2 (en) | Operating system and control method thereof | |
KR20150019000A (ko) | 기준 전류 생성 회로 및 이의 구동 방법 | |
JP2010146380A (ja) | ソフトスタート回路及びそのソフトスタート回路を備えた電源回路 | |
US20160026200A1 (en) | Power supply circuit | |
US20080054978A1 (en) | Level-determining device and method of pulse width modulation signal | |
US11381228B2 (en) | Sensor output circuit | |
JP4616362B2 (ja) | D/a変換回路 | |
US20150145458A1 (en) | Controlling circuit for outputting a square wave signal to control a fan rotating speed | |
KR100940851B1 (ko) | 온도 적응형 지연 장치 | |
US9647651B2 (en) | Delay circuit and semiconductor device | |
WO2020172173A1 (en) | Compensation for binary weighted divider | |
US9621022B1 (en) | Method and apparatus for generating complementary signals | |
EP3101806A1 (en) | Variable gain amplifier circuit, controller of main amplifier and associated control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6404012 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |