KR100940851B1 - 온도 적응형 지연 장치 - Google Patents

온도 적응형 지연 장치 Download PDF

Info

Publication number
KR100940851B1
KR100940851B1 KR1020080078393A KR20080078393A KR100940851B1 KR 100940851 B1 KR100940851 B1 KR 100940851B1 KR 1020080078393 A KR1020080078393 A KR 1020080078393A KR 20080078393 A KR20080078393 A KR 20080078393A KR 100940851 B1 KR100940851 B1 KR 100940851B1
Authority
KR
South Korea
Prior art keywords
delay time
code
delay
temperature
unit
Prior art date
Application number
KR1020080078393A
Other languages
English (en)
Inventor
변상진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080078393A priority Critical patent/KR100940851B1/ko
Application granted granted Critical
Publication of KR100940851B1 publication Critical patent/KR100940851B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명은 온도 변동에 따라 지연시간 제어신호를 생성하도록 구성된 지연시간 제어부; 및 상기 지연시간 제어신호에 따라 지연시간이 가변되도록 구성된 지연 회로를 구비하여, 온도 변동에 상관없이 지연시간을 일정하게 유지시킬 수 있다.
Figure R1020080078393
온도 코드

Description

온도 적응형 지연 장치{TEMPERATURE ADAPTIVE TYPE DELAY APPARATUS}
본 발명은 지연 장치에 관한 것으로서, 특히 온도 적응형 지연 장치에 관한 것이다.
반도체 집적회로의 고속화에 대한 요구를 만족시키기 위해서는 신호 지연을 반도체 집적회로의 동작 속도에 맞도록 조절하는 것이 가장 중요하다.
신호 지연은 동기 지연과 비동기 지연으로 구분할 수 있다. 동기 지연은 일정한 주기를 갖는 클럭 신호를 이용하므로 조절에 문제가 없으나, 비동기 지연은 PVT(Process/Voltage/Temperature) 변동에 크게 영향을 받으므로 그 조절이 매우 어렵다.
반도체 집적회로는 비동기 지연을 위해 다수의 지연 장치를 사용하고 있다.
도 1은 종래의 기술에 따른 지연 장치의 블록도이다.
종래의 기술에 따른 지연 장치는 도 1에 도시된 바와 같이, 목표로 하는 지연시간을 얻을 수 있도록 복수개의 지연 회로(10)를 연결한 형태로 구성된다. 물론 목표 지연시간에 따라 하나의 지연 회로(10)를 사용하는 것도 가능하다. 상기 하나의 지연 회로(10)의 지연시간을 단위 지연시간이라 칭할 수 있다.
도 2는 도 1의 지연 회로의 회로도이다.
상기 지연 회로(10)는 도 2에 도시된 바와 같이, 제 1 인버터(M1, M2), 저항(R1), 커패시터(C1, C2) 및 제 2 인버터(M3, M4)를 구비하며, 지연 회로(10)의 단위 지연시간은 트랜지스터 사이즈 등에 의해 이미 결정되어 있다.
그러나 지연 회로(10)는 PVT 변동 특히, 온도의 영향을 받아 지연시간이 의도와는 다르게 증가 또는 감소할 수 있다.
일반적으로 온도가 증가하게 되면 도체의 경우 저항이 증가하게 되고, 반도체의 경우 도핑(doping) 정도와 바이어스(bias) 상황에 따라 저항이 증가 또는 감소할 수 있다.
이와 같이, 온도에 따른 저항 변화로 인하여 지연 회로(10)의 지연시간이 원래 목표 값과는 다르게 변동될 수 있다.
상기 지연 회로(10)의 지연 시간을 목표 값으로 가변시키기 위해서는 별도의 퓨즈 회로를 구성해야 하며, 적정한 지연 시간 설정을 위해 테스트 또한 이루어져야 하는 문제가 있다. 따라서 지연 회로(10)의 지연시간을 가변하기 위해서 물리적인 변경 즉, 회로설계를 변경하는 방법을 주로 사용한다.
상술한 바와 같이 종래의 기술에 따른 반도체 집적회로의 지연 장치는 반도체 집적회로의 온도 변화에 따라 지연 시간이 목표 값과는 다르게 변경되고 이를 원하는 수준으로 조절할 수 없는 문제가 있다.
지연 장치의 지연 시간을 변경하기 위해서는 별도의 퓨즈 회로를 구성하고 테스트를 통해 퓨즈 회로 설정을 수행해야 하거나, 회로 설계 자체를 변경해야 하 므로 회로 면적 증가, 비용 증가 및 테스트 시간 증가를 초래하여 매우 비효율적이다.
본 발명은 온도 변화에 따른 지연시간의 변동을 보상할 수 있도록 한 온도 적응형 지연 장치를 제공함에 그 목적이 있다.
본 발명에 따른 온도 적응형 지연 장치는 온도 변동에 따라 지연시간 제어신호를 생성하도록 구성된 지연시간 제어부; 및 상기 지연시간 제어신호에 따라 지연시간이 가변되도록 구성된 지연 회로를 구비함을 특징으로 한다.
본 발명에 따른 온도 적응형 지연 장치는 지연시간을 온도 변화에 상관없이 일정하게 유지시킬 수 있으므로 이를 사용하는 장치의 동작 특성 및 동작 마진을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 온도 적응형 지연 장치의 바람직한 실시예를 설명하면 다음과 같다.
도 3은 본 발명에 따른 온도 적응형 지연 장치의 블록도이다.
본 발명에 따른 반도체 온도 적응형 지연 장치는 도 3에 도시된 바와 같이, 지연시간 제어부(100) 및 복수개의 지연 회로(200)를 구비한다. 본 발명의 동작을 위해서는 온도 정보가 필요하다.
본 발명의 온도 적응형 지연 장치가 사용되는 장치 예를 들어, 반도체 집적 회로의 내부 또는 반도체 집적회로를 사용하는 외부 칩 셋에 온도 센서(300)가 구비될 수 있으며, 상기 온도 센서(300)에서 복수개의 비트로 구성된 온도 코드(TCODE)가 출력된다. 따라서 본 발명은 상기 온도 코드(TCODE)를 이용할 수 있다. 물론 별도의 온도 센서를 추가로 구성하는 것도 가능하다.
상기 지연시간 제어부(100)는 상기 온도 코드(TCODE)를 이용하여 지연시간 제어신호(TEMPA, TEMPB, TEMPC)를 생성하도록 구성된다.
상기 지연 회로(200)는 상기 지연시간 제어신호(TEMPA, TEMPB, TEMPC)에 따라 지연시간이 가변되도록 구성된다.
도 4는 도 3의 지연시간 제어부의 회로도이다.
상기 지연시간 제어부(100)는 도 4에 도시된 바와 같이, 현재 온도를 정의하는 상기 온도 코드(TCODE)와 서로 다른 기준 온도를 정의하는 제 1 내지 제 3 기준 코드(RCODE_TEMPA, RCODE_TEMPB, RCODE_TEMPC)와의 비교 결과에 따라 상기 지연시간 제어신호(TEMPA, TEMPB, TEMPC) 중에서 활성화되는 신호의 수를 다르게 하도록 구성된다.
상기 지연시간 제어부(100)는 기준 코드 출력부(110), 코드 포멧 변환부(120) 및 제 1 내지 제 3 감산부(130 ~ 150)를 구비한다.
상기 기준 코드 출력부(110)는 서로 다른 기준 온도를 정의하는 제 1 내지 제 3 기준 코드(RCODE_TEMPA, RCODE_TEMPB, RCODE_TEMPC)를 출력하도록 구성된다. 상기 제 1 내지 제 3 기준 코드(RCODE_TEMPA, RCODE_TEMPB, RCODE_TEMPC)는 복수개의 비트로 이루어지며, 2의 보수(2’compliment) 형식을 갖는다. 상기 기준 코드 출력부(110)는 레지스터로 구성할 수 있다.
상기 코드 포멧 변환부(120)는 상기 온도 코드(TCODE)를 2의 보수 형식으로 변환하여 생성한 변환 코드(CTCODE)를 출력하도록 구성된다. 2의 보수 형식에 따른 코드는 최상위 비트가 양(+)과 음(-)의 부호를 나타내는 사인 비트(sign bit)로 사용된다.
상기 제 1 감산부(130)는 상기 변환 코드(CTCODE)와 상기 제 1 기준 코드(RCODE_TEMPA)를 감산하고, 그 감산 결과에 따른 캐리(Carry)를 지연시간 제어신호(TEMPA)로서 출력하도록 구성된다.
상기 제 2 감산부(140)는 상기 변환 코드(CTCODE)와 상기 제 2 기준 코드(RCODE_TEMPB)를 감산하고, 그 감산 결과에 따른 캐리(Carry)를 지연시간 제어신호(TEMPB)로서 출력하도록 구성된다.
상기 제 3 감산부(150)는 상기 변환 코드(CTCODE)와 상기 제 3 기준 코드(RCODE_TEMPC)를 감산하고, 그 감산 결과에 따른 캐리(Carry)를 지연시간 제어신호(TEMPC)로서 출력하도록 구성된다.
도 5a 및 도 5b는 도 3의 지연 회로의 서로 다른 실시예를 나타낸 회로도이다.
본 발명에 따른 지연 회로(200)는 온도가 증가함에 따라 지연시간을 감소 또는 증가시키는 방식으로 구현할 수 있다. 도 5a는 온도가 증가함에 따라 지연시간을 감소시키는 방식으로 지연 회로(200)를 구현한 예이며, 도 5b는 온도가 증가함에 따라 지연 시간을 증가시키는 방식으로 지연 회로(200)를 구현한 예이다.
도 5a에 도시된 지연 회로(200)는 입력 신호를 정해진 지연시간 만큼 지연시켜 출력하는 지연부(210) 및 상기 지연시간 제어신호(TEMPA, TEMPB, TEMPC)에 따라 상기 정해진 지연시간을 조정하도록 구성된 지연시간 조정부(220)를 구비한다.
상기 지연부(210)는 도 2와 동일하게 구현할 수 있다. 상기 지연시간 조정부(220)는 상기 지연부(210)의 전원 전압(VDD) 단자측에 연결된 제 1 지연시간 조정부(221) 및 상기 지연부210)의 접지 전압(VSS) 단자측에 연결된 제 2 지연시간 조정부(222)를 구비한다. 상기 제 1 지연시간 조정부(221)와 제 2 지연시간 조정부(222) 중에서 어느 하나만을 사용하는 것도 가능하다. 물론 상기 제 1 지연시간 조정부(221)와 제 2 지연시간 조정부(222)를 모두 적용하는 것이 지연시간 조정 성능을 극대화하기에 적합하다.
상기 제 1 지연시간 조정부(221)는 제 5 내지 제 12 트랜지스터(M5 ~ M12)를 구비한다. 상기 트랜지스터(M5, M9)는 반전된 상기 지연시간 제어신호(TEMPAB, TEMPBB, TEMPCB)와 상관없이 턴 온 되도록 구성되어 있다. 반전된 상기 지연시간 제어신호(TEMPAB, TEMPBB, TEMPCB) 중에서 활성화되는 신호의 수가 증가함에 따라 상기 제 5 내지 제 12 트랜지스터(M5 ~ M12) 중에서 턴 온 되는 트랜지스터의 수가 증가하고, 그에 따라 지연부(210)의 전류량이 증가하므로 결국 지연부(210)의 지연시간을 감소시킬 수 있다.
상기 제 2 지연시간 조정부(222)는 제 13 내지 제 20 트랜지스터(M13 ~ M20)를 구비한다. 상기 트랜지스터(M13, M17)는 상기 지연시간 제어신호(TEMPA, TEMPB, TEMPC)와 상관없이 턴 온 되도록 구성되어 있다. 상기 지연시간 제어신호(TEMPA, TEMPB, TEMPC) 중에서 활성화되는 신호의 수가 증가함에 따라 상기 제 13 내지 제 20 트랜지스터(M13 ~ M20) 중에서 턴 온 되는 트랜지스터의 수가 증가하고, 그에 따라 지연부(210)의 전류량이 증가하므로 결국 지연부(210)의 지연시간을 감소시킬 수 있다.
상기 도 5b에 도시된 지연 회로(200)는 상기 도 5a와 동일하게 구성할 수 있다. 다만 지연시간 제어신호(TEMPA, TEMPB, TEMPC)와 반전된 지연시간 제어신호(TEMPAB, TEMPBB, TEMPCB)가 상기 도 5a의 회로와는 반대로 입력된다. 즉, 제 5 및 제 9 트랜지스터(M5, M9)를 제외한 제 1 지연시간 조정부(231)의 트랜지스터(M6 ~ M8, M10 ~ M12)에는 지연시간 제어신호(TEMPA, TEMPB, TEMPC)가 입력되고, 제 13 및 제 17 트랜지스터(M13, M17)를 제외한 제 2 지연시간 조정부(232)의 트랜지스터(M14 ~ M16, M18 ~ M20)에는 반전된 지연시간 제어신호(TEMPAB, TEMPBB, TEMPCB)가 입력된다. 따라서 도 5b에 도시된 지연 회로(200)는 도 5a에 도시된 지연 회로(200)와는 반대로 지연시간 제어신호(TEMPA, TEMPB, TEMPC) 중에서 활성화되는 신호의 수가 증가함에 따라 턴 온 되는 트랜지스터의 수가 감소하고, 그에 따라 지연부(210)의 전류량이 감소하므로 결국 지연부(210)의 지연시간을 증가시킬 수 있다.
이와 같이 구성된 본 발명에 따른 온도 적응형 지연 장치의 동작을 설명하면 다음과 같다.
도 6은 본 발명에 따른 온도 적응형 지연 장치의 동작 타이밍도이다.
온도 센서(300)가 반도체 집적회로의 온도를 검출하여 온도 코드(TCODE)를 출력한다.
지연시간 제어부(100)는 상기 온도 코드(TCODE)에 따라 지연시간 제어신호(TEMPA, TEMPB, TEMPC)를 생성한다. 제 1 내지 제 3 기준 코드(RCODE_TEMPA, RCODE_TEMPB, RCODE_TEMPC)는 각각 기준 온도(A, B, C)에 맞도록 설정된 값으로서, 제 1 기준 코드(RCODE_TEMPA)가 가장 작은 코드 값을 갖고, 제 3 기준 코드(RCODE_TEMPC)가 가장 큰 코드 값을 갖는다.
변환 코드(CTCODE)에 따른 온도가 제 1 기준 코드(RCODE_TEMPA)에 따른 온도에 비해 높고 제 2 기준 코드(RCODE_TEMPB)에 따른 온도에 비해 낮은 경우, 변환 코드(CTCODE)의 코드 값이 상기 제 1 기준 코드(RCODE_TEMPA)의 코드 값 보다는 크고 제 2 기준 코드(RCODE_TEMPB)의 코드 값에 비해서는 작은 값을 갖는다.
따라서 도 4의 제 1 내지 제 3 감산부(130 ~ 150)는 상기 변환 코드(CTCODE)의 코드 값이 제 1 내지 제 3 기준 코드(RCODE_TEMPA, RCODE_TEMPB, RCODE_TEMPC)의 코드 값에 비해 큰 경우, 지연시간 제어신호(TEMPA, TEMPB, TEMPC)를 모두 하이 레벨로 출력한다.
도 6에 도시된 바와 같이, 변환 코드(CTCODE)에 따른 현재 온도가 기준 온도(A)에 비해 낮은 경우, 지연시간 제어신호(TEMPA, TEMPB, TEMPC)가 모두 로우 레벨로 출력된다.
변환 코드(CTCODE)에 따른 현재 온도가 기준 온도(A)와 기준 온도(B) 구간에 속하는 경우, 지연시간 제어신호(TEMPA, TEMPB, TEMPC)는 하이, 로우, 로우 레벨로 출력된다.
변환 코드(CTCODE)에 따른 현재 온도가 기준 온도(B)와 기준 온도(C) 구간에 속하는 경우, 지연시간 제어신호(TEMPA, TEMPB, TEMPC)는 하이, 하이, 로우 레벨로 출력된다.
변환 코드(CTCODE)에 따른 현재 온도가 기준 온도(C)에 비해 높은 경우, 지연시간 제어신호(TEMPA, TEMPB, TEMPC)는 모두 하이 레벨로 출력된다.
도 5a와 같이 구성된 지연 회로(200)는 상기 지연시간 제어신호(TEMPA, TEMPB, TEMPC) 중에서 활성화된 즉, 하이 레벨로 출력되는 신호의 수가 증가함에 따라 입력신호(IN)에 대한 지연시간을 증가시킨다.
한편, 도 5b와 같이 구성된 지연 회로(200)는 상기 지연시간 제어신호(TEMPA, TEMPB, TEMPC) 중에서 활성화된 신호의 수가 증가함에 따라 입력신호(IN)에 대한 지연시간을 감소시킨다.
결국, 본 발명에 따른 온도 적응형 지연 장치는 온도 정보를 이용하여 자동으로 입력신호의 지연시간을 보상함으로써 항상 일정한 지연시간을 가질 수 있도록 한다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해 석되어야 한다.
도 1은 종래의 기술에 따른 지연 장치의 블록도,
도 2는 도 1의 지연 회로의 회로도,
도 3은 본 발명에 따른 온도 적응형 지연 장치의 블록도,
도 4는 도 3의 지연시간 제어부의 회로도,
도 5a 및 도 5b는 도 3의 지연 회로의 서로 다른 실시예를 나타낸 회로도,
도 6은 본 발명에 따른 온도 적응형 지연 장치의 동작 타이밍도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100: 지연시간 제어부 110: 기준 코드 출력부
120: 코드 포멧 변환부 130: 제 1 감산부
140: 제 2 감산부 150: 제 3 감산부
200: 지연 회로 210: 지연부
220, 230: 지연시간 조정부 300: 온도 센서

Claims (11)

  1. 온도 코드를 생성하도록 구성된 온도 센서;
    상기 온도 코드의 코드 값과 복수개의 기준 코드의 코드 값의 차이에 따라 지연시간 제어신호를 생성하도록 구성된 지연시간 제어부; 및
    상기 지연시간 제어신호에 따라 지연시간이 가변되도록 구성된 지연 회로를 구비하며,
    상기 지연시간 제어부는
    상기 복수개의 기준 코드를 출력하도록 구성된 기준 코드 출력부,
    상기 온도 코드를 상기 복수개의 기준 코드와 동일한 형식으로 변환하여 변환 코드로서 출력하도록 구성된 코드 포멧 변환부, 및
    상기 복수개의 기준 코드 각각과 상기 변환 코드를 감산하여 그 감산 결과를 상기 지연시간 제어신호로서 출력하도록 구성된 복수개의 감산부를 구비하는 온도 적응형 지연 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 복수개의 기준 코드는 각각의 기준 온도에 해당하는 서로 다른 코드 값을 갖도록 설정된 것을 특징으로 하는 온도 적응형 지연 장치.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 기준 코드 출력부는
    상기 복수개의 기준 코드를 저장하도록 구성된 레지스터를 구비하는 것을 특징으로 하는 온도 적응형 지연 장치.
  7. 제 1 항에 있어서,
    상기 코드 포멧 변환부는
    상기 온도 코드를 2의 보수 형식으로 변환하도록 구성됨을 특징으로 하는 온도 적응형 지연 장치.
  8. 제 1 항에 있어서,
    상기 복수개의 감산부는
    상기 복수개의 기준 코드 각각과 상기 변환 코드를 감산하고, 감산 과정에서 발생된 캐리(carry)를 상기 지연시간 제어신호로서 출력하도록 구성됨을 특징으로 하는 온도 적응형 지연 장치.
  9. 제 1 항에 있어서,
    상기 지연 회로는
    입력 신호를 정해진 지연시간 만큼 지연시켜 출력하는 지연부, 및
    상기 지연시간 제어신호에 따라 상기 정해진 지연시간을 조정하도록 구성된 지연시간 조정부를 구비하는 것을 특징으로 하는 온도 적응형 지연 장치.
  10. 제 9 항에 있어서,
    상기 지연시간 제어신호는 복수의 신호 비트(bit)를 포함하고,
    상기 지연시간 조정부는
    상기 복수의 신호 비트 중에서 활성화된 신호 비트의 수에 상응하도록 상기 지연부의 전류량을 조정함으로써 상기 정해진 지연시간을 조정하도록 구성됨을 특징으로 하는 온도 적응형 지연 장치.
  11. 제 10 항에 있어서,
    상기 지연시간 조정부는
    전원전압 단자와 상기 지연부의 전원전압 연결단자 사이, 그리고 접지전압 단자와 상기 지연부의 접지전압 연결단자 사이 중에서 적어도 한 곳에 연결되는 것을 특징으로 하는 온도 적응형 지연 장치.
KR1020080078393A 2008-08-11 2008-08-11 온도 적응형 지연 장치 KR100940851B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080078393A KR100940851B1 (ko) 2008-08-11 2008-08-11 온도 적응형 지연 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080078393A KR100940851B1 (ko) 2008-08-11 2008-08-11 온도 적응형 지연 장치

Publications (1)

Publication Number Publication Date
KR100940851B1 true KR100940851B1 (ko) 2010-02-09

Family

ID=42083100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080078393A KR100940851B1 (ko) 2008-08-11 2008-08-11 온도 적응형 지연 장치

Country Status (1)

Country Link
KR (1) KR100940851B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150085283A (ko) * 2014-01-15 2015-07-23 에스케이하이닉스 주식회사 온도 측정 장치
KR20150146138A (ko) * 2014-06-23 2015-12-31 에스케이하이닉스 주식회사 온도 측정 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006103A (ko) * 1997-06-30 1999-01-25 김영환 온도 적응형 신호지연 보상장치
KR20030073339A (ko) * 2002-03-11 2003-09-19 주식회사 하이닉스반도체 온도계 회로
KR20040008495A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 집적회로의 지연장치
KR20040040556A (ko) * 2002-11-07 2004-05-13 삼성전자주식회사 온도보상된 내부 지연신호를 사용하는 반도체 메모리장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006103A (ko) * 1997-06-30 1999-01-25 김영환 온도 적응형 신호지연 보상장치
KR20030073339A (ko) * 2002-03-11 2003-09-19 주식회사 하이닉스반도체 온도계 회로
KR20040008495A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 집적회로의 지연장치
KR20040040556A (ko) * 2002-11-07 2004-05-13 삼성전자주식회사 온도보상된 내부 지연신호를 사용하는 반도체 메모리장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150085283A (ko) * 2014-01-15 2015-07-23 에스케이하이닉스 주식회사 온도 측정 장치
KR101960887B1 (ko) * 2014-01-15 2019-03-21 에스케이하이닉스 주식회사 온도 측정 장치
KR20150146138A (ko) * 2014-06-23 2015-12-31 에스케이하이닉스 주식회사 온도 측정 장치
KR101956310B1 (ko) * 2014-06-23 2019-03-08 에스케이하이닉스 주식회사 온도 측정 장치

Similar Documents

Publication Publication Date Title
KR102597952B1 (ko) 송신기들을 위한 직교 클록 보정 회로
US7990184B2 (en) Comparing device having hysteresis characteristics and voltage regulator using the same
US6967514B2 (en) Method and apparatus for digital duty cycle adjustment
US7420387B2 (en) Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device
US7570094B2 (en) Automatic duty cycle correction circuit with programmable duty cycle target
KR20040066281A (ko) 공정의 변화에 따라서 클럭신호의 듀티 사이클을 보정하는듀티 사이클 보정회로를 구비하는 반도체 장치
JP2006203901A (ja) 差動出力ドライバ及びこれを備えた半導体装置
KR100502666B1 (ko) 저항 보정 회로
US20120105100A1 (en) Impedance calibration circuit and semiconductor apparatus using the same
KR20100073333A (ko) 임피던스 조정 주기 설정회로 및 반도체 집적회로
US9496012B2 (en) Method and apparatus for reference voltage calibration in a single-ended receiver
US20080186068A1 (en) Circuit and technique for adjusting and accurately controlling clock duty cycles in integrated circuit devices
CN102449966A (zh) 接口电路
JP2014130099A (ja) 温度検出回路、温度補償回路およびバッファ回路
Morales et al. A high‐resolution all‐digital pulse‐width modulator architecture with a tunable delay element in CMOS
KR100940851B1 (ko) 온도 적응형 지연 장치
US9401719B2 (en) Oscillator circuit and method of providing temperature compensation therefor
US11418170B2 (en) Bias generation circuit, buffer circuit including the bias generation circuit and semiconductor system including the buffer circuit
KR20080072198A (ko) 반도체 장치의 레벨 쉬프터 및 이 장치의 듀티비 제어 방법
JP2005301410A (ja) 定電流源、その定電流源を使用した増幅回路及び定電圧回路
JP5838650B2 (ja) 出力回路
US20240097660A1 (en) Duty cycle calibration circuit and method
TWI708953B (zh) 眼圖觀測裝置
KR100282420B1 (ko) 입력버퍼회로
TWI573398B (zh) 工作週期產生裝置與工作週期產生方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee