KR19990006103A - 온도 적응형 신호지연 보상장치 - Google Patents
온도 적응형 신호지연 보상장치 Download PDFInfo
- Publication number
- KR19990006103A KR19990006103A KR1019970030325A KR19970030325A KR19990006103A KR 19990006103 A KR19990006103 A KR 19990006103A KR 1019970030325 A KR1019970030325 A KR 1019970030325A KR 19970030325 A KR19970030325 A KR 19970030325A KR 19990006103 A KR19990006103 A KR 19990006103A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- delay
- temperature
- inverter
- temperature sensing
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
- Dram (AREA)
Abstract
본 발명은 온도변화에 따라 입력클럭의 지연을 자동으로 조정함으로써 데이터 액세스 타임 및 출력데이터 홀드 타임을 보상해 줄 수 있도록 한 온도적응형 신호지연 보상장치를 제공하기 위한 것이다.
이를 위해 본 발명은, 온도를 감지하여 기준온도와 비교한 후 결과신호를 출력하는 온도감지부와, 외부로부터의 클럭신호를 사용가능한 신호로 변환시키는 입력버퍼와, 상기 온도감지부로부터의 결과신호에 따라 상기 입력버퍼로부터의 신호에 대한 시간지연을 조정하는 지연부 및, 상기 지연부로부터의 지연신호를 기초로 하여 데이터를 칩외부로 출력하는 출력버퍼를 구비함으로써, 데이터 액세스 타임이 늦어진다거나 출력데이터 홀드 타임이 줄어드는 상황을 보상해 주게 된다.
Description
본 발명은 반도체 소자에 채용되는 온도적응형 신호지연 보상장치에 관한 것으로, 보다 상세하게는 온도변화에 따라 칩내부의 신호지연을 보상해 주도록 된 온도적응형 신호지연 보상장치에 관한 것이다.
일반적으로 종래의 신호지연장치는 도 1에 도시된 바와 같이, 외부 TTL 레벨의 입력을 CMOS 레벨로 바꾸어 주는 입력버퍼(11)와, 이 입력버퍼(11)로부터의 신호를 기초로 데이터 액세스 타임과 출력데이터 홀드 타임을 조정하기 위해 복수의 지연소자로 구성된 지연부(12)와, 이 지연부(12)에서 출력되는 클럭을 기준으로 하여 데이터를 외부로 출력시키는 출력버퍼(13)로 구성된다.
이와 같이 구성된 종래의 신호지연장치는 통상적으로 온도가 증가하면 MOS의 동작속도가 느려져서 데이터 액세스 타임이 나빠지게 된다.
반대로, 온도가 낮아지는 경우에는 출력데이터 홀도 타임이 나빠지게 된다.
따라서 본 발명은 상술한 종래의 문제점을 해결하기 위해 이루어진 것으로, 온도변화에 따라 입력클럭의 지연을 자동으로 조정함으로써 데이터 액세스 타임 및 출력데이터 홀드 타임을 보상해 줄 수 있도록 한 온도적응형 신호지연 보상장치를 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 실시예에 따르면, 온도를 감지하여 기준온도와 비교한 후 결과신호를 출력하는 온도감지부와, 외부로부터의 클럭신호를 사용가능한 신호로 변환시키는 입력버퍼와, 상기 온도감지부로부터의 결과신호에 따라 상기 입력버퍼로부터의 신호에 대한 시간지연을 조정하는 지연부 및, 이 지연부로부터의 지연신호를 기초로 하여 데이터를 칩외부로 출력하는 출력버퍼를 구비한 온도적응형 신호지연 보상장치가 제공된다.
도 1은 종래의 신호지연장치의 문제점을 설명하기 위해 채용된 도면,
도 2는 본 발명의 실시예에 따른 온도적응형 신호지연 보상장치의 구성을 나타낸 블럭도이다.
* 도면의 주요 부분에 대한 부호의 설명
11 : 입력버퍼, 12 : 지연부, 13 : 출력버퍼, 14 : 온도감지부, 15 : 지연부
이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 보다 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 온도적응형 신호지연 보상장치의 구성을 나타낸 블럭도로서, 도 1에서 설명한 부분과 동일한 구성요서에 대해서는 참조부호를 동일하게 부여하면서 그에 대한 설명은 생략한다.
본 발명의 실시예는 입력버퍼(11)와, 출력버퍼(13), 칩의 온도를 감지하여 기준설정된 기준온도와 비교하고서 그 비교결과에 따른 신호를 출력하는 온도감지부(14) 및, 상기 온도감지부(14)로부터의 결과신호에 따라 상기 입력버퍼(11)로부터의 신호(즉, 클럭신호)에 대한 시간지연을 조정하여 상기 출력버퍼(13)로 제공하는 지연부(15)로 구성된다.
여기서, 상기 온도감지부(14)는 단일 또는 복수개로 구성됨이 바람직하고, 복수개로 구성될 경우 각각의 기준온도가 상호 차이나도 무방하다.
그리고, 상기 지연부(15)는 상기 입력버퍼(11)의 신호를 반전시키는 제 1인버터(20)와, 상기 제 1인버터(20)로부터의 신호 및 상기 온도감지부(14)로부터의 신호(LOWTEMP)를 입력받아 낸드처리하는 논리소자로서의 낸드게이트(21), 상기 낸드게이트(21)로부터의 신호를 일정횟수(예컨대, 홀수번) 지연시키는 지연소자(22), 상기 온도감지부(14)로부터의 신호를 지연시키기 위해 그 온도감지부(14)의 출력단에 상호 직렬 접속된 제 2 및 제 3인버터(23, 24), 상기 제 3인버터(24)의 출력단에 접속되어 그 제 3인버터(24)로부터의 신호를 반전시키는 제 4인버터(25), 상기 제 3 및 제 4인버터(24, 25)의 신호에 의해 제어되어 상기 지연소자(22) 또는 상기 제 1인버터(20)를 통한 신호를 출력단으로 전송하는 복수의 전송게이트(26, 27) 및, 상기 전송게이트(26,27)와 출력단 사이에 설치되어 그 전송게이트(26 또는 27)를 통과한 신호를 반전시켜 출력시키는 제 5인버터(28)로 구성된다.
바람직하게, 상기 지연소자(22)는 입력된 신호에 반전되는 신호를 출력하게 되는데, 예를 들어 입력된 신호가 하이레벨이면 로우레벨의 신호를 출력시키는 동작을 수행한다.
또한, 상기 전송게이트(26,27)는 각각 NMOS트랜지스터와 PMOS트랜지스터가 상호 결합된 구조를 이루며, 상기 전송게이트(26)의 PMOS트랜지스터측의 게이트와 상기 전송게이트(27)의 NMOS트랜지스터측의 게이트가 상호 접속된다.
이어, 상기와 같이 구성된 본 발명의 실시예에 따른 온도적응형 신호지연 보상장치의 동작에 대해 설명하면 다음과 같다.
먼저, 상기 입력버퍼(11)로 클럭신호가 입력되어 사용가능한 신호로 변환된 후 지연부(15)로 입력될 때 온도감지부(14)에서는 현재의 칩 온도를 감지하게 되는데, 예를 들어 그 감지된 현재 온도가 기준온도보다 높은 경우에는 출력신호(LOWTEMP)가 로우레벨이 되어 상기 지연부(15)로 인가된다.
따라서, 상기 출력신호(LOWTEMP)가 제 2 및 제 3인버터(23, 24)를 통과함에 따라 로우레벨의 신호로 전송소자(27)의 PMOS트랜지스터측 및 전송소자(26)의 NMOS트랜지스터측의 게이트로 인가됨과 더불어 제 4인버터(25)를 거쳐 하이레벨의 신호로 전송소자(27)의 NMOS트랜지스터측 및 전송소자(26)의 PMOS트랜지스터측의 게이트로 인가되므로, 상기 입력버퍼(11)에서 출력되어 제 1인버터(20)에 의해 반전된 신호는 상기 전송소자(27)를 거쳐 제 5인버터(28)에 의해 재반전된 후 출력버퍼(13)로 인가되고, 그 출력버퍼(13)에서는 입력된 신호(즉, 시간지연 조정된 클럭)를 기준으로 하여 데이터(DQ)를 출력하게 된다.
즉, 칩의 현재 온도가 기준온도보다 높은 경우에는 두개의 인버터(23, 24)의 지연을 갖게 되므로, 데이터 액세스 타임이 늦어지는 것을 보상해 주게 된다.
이에 반해, 칩의 현재 온도가 기준온도보다 낮은 경우에는 상기 온도감지부(14)의 출력신호(LOWTEMP)가 하이레벨이 되어 상기 지연부(15)로 인가된다.
그에 따라, 상기 출력신호(LOWTEMP)가 제 2 및 제 3인버터(23, 24)를 통과함에 따라 하이레벨의 신호로 전송소자(27)의 PMOS트랜지스터측 및 전송소자(26)의 NMOS트랜지스터측의 게이트로 인가됨과 더불어 제 4인버터(25)를 거쳐 로우레벨의 신호로 전송소자(27)의 NMOS트랜지스터측 및 전송소자(26)의 PMOS트랜지스터측의 게이트로 인가되므로, 상기 전송소자(26)가 턴온된다.
따라서, 상기 입력버퍼(11)에서 출력되어 제 1인버터(20)에 의해 반전된 신호는 상기 온도감지부(14)로부터의 출력신호(LOWTEMP)와 함께 낸드게이트(21)에서 낸드처리된 후 지연부(22)에서 일정회수 지연된 후 상기 전송소자(26)를 거쳐 제 5인버터(28)에 의해 반전되고서 출력버퍼(13)로 인가된다. 이어, 그 출력버퍼(13)는 입력된 신호(즉, 시간지연 조정된 클럭)를 기준으로 하여 데이터(DQ)를 출력하게 된다.
즉, 칩의 현재 온도가 기준온도보다 낮은 경우에는 낸드게이트(21) + 지연부(22; 홀수번 지연시킴)만큼 더 많은 지연을 갖게 되므로, 출력데이터 홀드 타임이 줄어드는 것을 보상해 주게 된다.
이상 설명한 바와 같은 본 발명에 의하면, 온도변화에 따라 클럭의 변화를 자동조정해 줌으로써, 데이터 액세스 타임이 늦어진다거나 출력데이터 홀드 타임이 줄어드는 상황을 보상해 주게 된다.
한편 본 발명은 상술한 실시예로만 한정되는 것이 아니라, 본 발명의 요지를 벗어나지 않는 범위 내에서 수정 및 변형하여 실시할 수 있는 것이다. 예컨대, 입력버퍼(11)로 입력되는 외부클럭 대신에 출력데이터 홀드 타임 또는 데이터 액세스 타임에 영향을 주는 신호를 입력버퍼(11)로 입력하여도 무방하다.
또한, 상기 지연부(15)의 출력을 전압레벨로 바꾸어서 나타내어도 무방하고, 이를 이용하여 출력데이터 홀드 타임 또는 데이터 액세스 타임을 조절하여도 무방하다.
Claims (5)
- 온도를 감지하여 기준온도와 비교한 후 결과신호를 출력하는 온도감지부와,외부로부터의 클럭신호를 사용가능한 신호로 변환시키는 입력버퍼와,상기 온도감지부로부터의 결과신호에 따라 상기 입력버퍼로부터의 신호에 대한 시간지연을 조정하는 지연부 및,상기 지연부로부터의 지연신호를 기초로 하여 데이터를 칩외부로 출력하는 출력버퍼를 구비한 것을 특징으로 하는 온도적응형 신호지연 보상장치.
- 제 1항에 있어서, 상기 온도감지부는 단일 또는 복수개로 이루어지는 것을 특징으로 하는 온도적응형 신호지연 보상장치.
- 제 1항에 있어서, 상기 지연부는 제 1인버터를 거친 상기 입력버퍼의 신호 및 상기 온도감지부의 신호를 입력받아 논리처리하는 논리소자와, 상기 논리소자로터의 신호를 일정횟수 지연시키는 지연소자와, 상기 온도감지로부터의 신호를 지연시키는 상호 질렬접속된 제 2 및 제 3인버터와, 상기 제 3인버터의 신호를 반전시키는 제 4인버터와, 상기 제 3 및 제 4인버터의 신호에 의해 제어되어 상기 지연소자 또는 상기 제 1인버터를 통한 신호를 출력단으로 전송하는 복수의 전송게이트 및, 상기 출력단의 이전에 설치되어 상기 전송게이트를 통과한 신호를 반전시켜 출력시키는 제 5인버터로 구성된 것을 특징으로 하는 온도적응형 신호지연 보상장치.
- 제 3항에 있어서, 상기 논리소자는 낸드게이트인 것을 특징으로 하는 온도적응형 신호지연 보상장치.
- 제 4항에 있어서, 상기 지연소자는 상기 낸드게이트를 거친 신호를 홀수번 지연시키는 것을 특징으로 하는 온도적응형 신호지연 보상장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030325A KR19990006103A (ko) | 1997-06-30 | 1997-06-30 | 온도 적응형 신호지연 보상장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030325A KR19990006103A (ko) | 1997-06-30 | 1997-06-30 | 온도 적응형 신호지연 보상장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990006103A true KR19990006103A (ko) | 1999-01-25 |
Family
ID=66039307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970030325A KR19990006103A (ko) | 1997-06-30 | 1997-06-30 | 온도 적응형 신호지연 보상장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990006103A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100533990B1 (ko) * | 2001-12-12 | 2005-12-08 | 주식회사 하이닉스반도체 | 반도체 장치 |
| KR100940851B1 (ko) * | 2008-08-11 | 2010-02-09 | 주식회사 하이닉스반도체 | 온도 적응형 지연 장치 |
-
1997
- 1997-06-30 KR KR1019970030325A patent/KR19990006103A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100533990B1 (ko) * | 2001-12-12 | 2005-12-08 | 주식회사 하이닉스반도체 | 반도체 장치 |
| KR100940851B1 (ko) * | 2008-08-11 | 2010-02-09 | 주식회사 하이닉스반도체 | 온도 적응형 지연 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100403635B1 (ko) | 동기식 반도체 메모리 장치의 데이터 입력 회로 및 데이터입력 방법 | |
| US7477083B2 (en) | DLL circuit feeding back ZQ calibration result, and semiconductor device incorporating the same | |
| US7486125B2 (en) | Delay cells and delay line circuits having the same | |
| US6060916A (en) | Operation controller for a semiconductor memory device | |
| US5107153A (en) | Delay circuit and latch circuit for controlling setup time and hold time of pulse signals | |
| US5191245A (en) | Delay compensation circuit | |
| US6356494B2 (en) | Automatic precharge apparatus of semiconductor memory device | |
| KR20000065711A (ko) | 펄스발생기를 채용한 내부클럭신호 발생회로 | |
| JPH11203869A (ja) | 半導体装置のモードレジスターセット回路及び動作モードの設定方法 | |
| US6313674B1 (en) | Synchronizing circuit for generating internal signal synchronized to external signal | |
| US6232811B1 (en) | Circuit for controlling setup/hold time of semiconductor device | |
| US6297679B1 (en) | Input buffer | |
| US6198328B1 (en) | Circuit configuration for producing complementary signals | |
| US20050122129A1 (en) | Noise elimination circuit | |
| KR19990006103A (ko) | 온도 적응형 신호지연 보상장치 | |
| KR100297715B1 (ko) | 출력버퍼제어회로및출력제어신호발생방법 | |
| US5978310A (en) | Input buffer for a semiconductor memory device | |
| KR100510478B1 (ko) | 지연 검출 회로를 구비한 입력회로 및 이를 이용한 데이터 입력 | |
| US6073245A (en) | Skewing-suppressive output buffer circuit | |
| KR960042362A (ko) | 동기식 기억장치의 신호전달회로 | |
| KR960008137B1 (ko) | 반도체 소자의 노이즈 특성 강화회로 | |
| US6715115B1 (en) | Semiconductor integrated circuit device capable of outputting leading data of a series of multiple burst-readout data without delay | |
| KR200193597Y1 (ko) | 천이 검출 장치 | |
| KR200164677Y1 (ko) | 입출력기의 구동회로 | |
| KR100200501B1 (ko) | 멀티플렉서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |