JPH11203869A - 半導体装置のモードレジスターセット回路及び動作モードの設定方法 - Google Patents
半導体装置のモードレジスターセット回路及び動作モードの設定方法Info
- Publication number
- JPH11203869A JPH11203869A JP10263586A JP26358698A JPH11203869A JP H11203869 A JPH11203869 A JP H11203869A JP 10263586 A JP10263586 A JP 10263586A JP 26358698 A JP26358698 A JP 26358698A JP H11203869 A JPH11203869 A JP H11203869A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- mode
- power supply
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
置のモードレジスターセット回路を提供する。 【解決手段】アドレス信号レベル感知部201は、モード
設定に関する情報を示す入力信号Aiを入力し、入力信号
Aiの電圧レベルが正常動作時の電圧レベルよりも所定レ
ベルだけ高い場合にのみレベル感知信号Ai'を出力す
る。電源電圧感知部203は、電源電圧Vccが所定レベル以
下の場合に活性化される電源電圧感知信号VCCHBを出力
する。論理ゲート205は、電源電圧感知信号VCCHBとレベ
ル感知信号Ai'とに応答してモード信号PMODEi'を発生す
る。ラッチ部207は、モード信号PMODEi'をラッチしてそ
の反転信号をモード信号PMODEiとして出力する。
Description
特に半導体装置の動作モードを設定するモードレジスタ
ーセット回路及びその動作モード設定方法に関する。
に伴って様々な動作モードを実現することができるよう
に設計されている。例えば、同期式のようなDRAM半導体
装置は、様々な動作モードを設定するためにモードレジ
スターセット回路を具備している。図1は、従来の半導
体装置のモードレジスターセット回路の回路図である。
図1に示すように、従来の半導体装置のモードレジスタ
ーセット回路は、アドレス入力バッファ101、モードレ
ジスター103、モードレジスターセット信号発生器105及
びモードレジスターセット信号遅延部107を具備する。
ドレス信号Aiを入力し、該アドレス信号Aiの電圧レベル
を半導体装置に適した電圧レベルに変換してモードレジ
スター103に印加する。
は、外部から制御信号(例えばストローブ信号)S1、S
2、S3を入力し、これに基づいてモードレジスターセッ
ト信号(MRSET)を発生してモードレジスター103に印加す
る。制御信号S1、S2、S3は、モードレジスター103を制
御するために特別に用いられる信号である。
は、モードレジスターセット信号(MRSET)を所定時間遅
延させた遅延モードレジスターセット信号(MRSET_D)を
モードレジスター103に印加する。
換されたアドレス信号Aiを入力し、モードレジスターセ
ット信号(MRSET)と遅延モードレジスターセット信号(MR
SET_D)に応答してモード信号(PMODEi)を発生する。モー
ドレジスター103は、伝送ゲート111及び112、シフトレ
ジスター121及び122、並びにインバータ131を具備す
る。この構成により、モードレジスター103は、モード
レジスターセット信号(MRSET)と遅延モードレジスター
セット信号(MRSET_D)が共にHレベルに活性化される場
合にモード信号(PMODEi)を発生する。前述したように、
従来のモードレジスターセット回路は、外部から制御信
号S1、S2、S3を入力する。このような制御信号S1、S2、
S3は、半導体装置の正常動作自体(モードの設定以外)
とは関係ない。使用者は、モード信号(PMODEi)を発生す
るために、正常動作のための制御信号以外に制御信号S
1、S2、S3を設定する必要があるため、モードレジスタ
ーセット回路を使用する上で負担が発生する。また、制
御信号S1、S2、S3のための設計も必要である。
する技術的課題は、例えば、付加的な制御信号を使用せ
ずに電源電圧を利用する半導体装置のモードレジスター
セット回路を提供することにある。本発明が解決しよう
とする他の技術的課題は、前記モードレジスターセット
回路に好適なモード設定方法を提供することにある。
するため、本発明に係る半導体装置は、アドレス信号レ
ベル感知部、電源電圧感知部、論理ゲート及びラッチ部
を備える。
に関する情報を示す入力信号を入力し、例えば、前記入
力信号の電圧レベルが正常動作時の前記入力信号の電圧
レベルと異なる場合(例えば、正常動作時の前記入力信
号よりも所定レベル以上高い場合)にみ前記入力信号を
レベル感知信号として伝送する。前記電源電圧感知部
は、例えば、電源電圧が所定レベル以下の場合に活性化
される電源電圧感知信号を出力する。前記論理ゲート
は、前記電源電圧感知信号及び前記レベル感知信号に応
答してモード信号を発生する。前記ラッチ部は、前記モ
ード信号をラッチする。
本発明に係る動作モード設定方法は、半導体装置の動作
モードを設定するためのモードレジスターセット回路の
動作モード設定方法であって、正常動作時と異なる電圧
レベル(例えば、正常動作時よりも所定レベル以上高い
入力信号)を入力する入力信号の入力段階と、前記入力
信号を入力してモード信号を発生するモード信号の発生
段階と、電源電圧を印加して前記入力信号の入力を遮断
する電源電圧の入力段階とを具備する。
めの付加的な制御信号を設ける必要がなくなる。
発明の好適な実施の形態を説明する。
半導体装置のモードレジスターセット回路の回路図であ
る。図2に示すように、本発明の好適な実施の形態に係
るモードレジスターセット回路は、アドレス信号レベル
感知部201、電源電圧感知部203、論理ゲート205及びラ
ッチ部207を具備する。
装置の動作モードを設定する際に該動作モードを設定す
るための情報が一時的に印加される入力信号、例えばア
ドレス信号Aiを入力し、該入力信号Aiの電圧レベルが正
常動作時の入力信号Aiの電位より所定レベルだけ高い場
合にのみ、その出力信号Ai'をHレベルにする。例え
ば、正常動作時の入力信号Aiの電圧レベルが4ボルトで
あるとすると、アドレス信号レベル感知部201は、例え
ば、該入力信号Aiが8ボルトである場合は、その出力信
号であるレベル感知信号Ai'をHレベルとし、該入力信
号Aiが3ボルトである場合は、その出力信号であるレベ
ル感知信号Ai'をLレベルにする。
レベル以下である場合は、その出力信号である電源電圧
感知信号VCCHBをHレベルに非活性化し、電源電圧Vccが
所定レベル以上である場合は、電源電圧感知信号VCCHB
をLレベルに活性化する。
とレベル感知信号Ai'とに応答して、半導体装置の動作
モードを示すモード信号PMODEi'を発生する。この例で
は、論理ゲート205は、電源電圧Vccが所定レベル以下の
場合に、アドレス信号レベル感知部201から出力される
レベル感知信号Ai'がHレベルであれば、モード信号PMO
DEi'をLレベルに活性化する。
れるモード信号PMODEi'をラッチすると共にそれを反転
したモード信号PMODEiを出力する。例えば、論理ゲート
205の出力がHレベルであれば、モード信号PMODEiはL
レベルになり、論理ゲート205の出力がLレベルであれ
ば、モード信号PMODEiはHレベルになる。ラッチ部207
は、論理ゲート205からの出力が中断された場合(例え
ば、フローティング状態になった場合)においても、継
続してモード信号PMODEiを出力する。
部201の構成例を示す回路図である。図3に示すアドレス
信号レベル感知部201は、第1乃至第4PMOSトランジスタ3
01乃至304を具備する。
は、直列に連結され、各々のゲートとドレインが連結さ
れている。従って、第1乃至第4PMOSトランジスタ301乃
至304は、4個のダイオードが直列に連結された構成と同
様の機能を有する。
信号Aiは、第1乃至第4PMOSトランジスタ301乃至304を通
過しながら、そのハイ電圧レベルが所定レベルだけ低く
なる。即ち、入力信号Aiは、第1乃至第4PMOSトランジス
タ301乃至304を通過しながら、1つのPMOSトランジスタ
のスレショルド電圧の整数倍だけ電圧レベルが低くな
る。例えば、アドレス信号レベル感知部201に入力され
る入力信号Aiの電圧レベルが8ボルトであるとすると、
アドレス信号レベル感知部201から出力されるレベル感
知信号Ai'の電圧レベルは(1)式で示される。
4のスレショルド電圧であって、上記の計算では0.7ボル
トであるものと仮定している。
ち、モード信号PMODEiをHレベルにするためには、入力
信号Aiの電圧レベルは、(2)式の条件を満足する必要
がある。
の521)のトリップポイントである。例えば、Vtrは1.5ボ
ルトである。Vtrが1.5ボルトで、Vtpが0.7ボルトである
とすると、モード信号PMODEiが発生させるためには、入
力信号Aiは4.3ボルト以上である必要がある。
常動作時の入力信号Aiの電圧レベルより所定レベルだけ
高くすることによって、モード信号PMODEiを発生させる
ことができる。従って、半導体装置が正常動作時に、入
力信号Aiによってモード信号PMODEiが発生されることを
防止することができる。
3ボルト)まで低くなると、第1乃至第4PMOSトランジス
タ301乃至304は、該入力信号Aiに対して逆方向ダイオー
ド特性を示すので、アドレス信号レベル感知部201の出
力はLレベル(例えば0.2ボルト程度)になる。
成例を示す回路図である。図4に示す電源電圧感知部203
は、PMOSトランジスタ411、ダイオード421、抵抗431、
キャパシタ441、インバータチェーン451及びインバータ
461を具備する。PMOSトランジスタ411は、ソースに電源
電圧Vccが印加され、ゲートは接地され、ドレインはダ
イオード421に連結されている。PMOSトランジスタ411
は、ゲートが接地されているので常にターンオンされて
いる。従って、電源電圧Vccは、PMOSトランジスタ411の
スレショルド電圧だけ降下してダイオード421に印加さ
れる。ダイオード421に印加された電圧は、ダイオード4
21を通過しながらダイオード421のビルトイン電圧だけ
降下された後に、抵抗431とキャパシタ441に印加され
る。
れ、キャパシタ441に充電された電圧は、インバータチ
ェーン451によりバッファリングされた後にインバータ4
61に印加される。インバータチェーン451は、偶数個の
インバータより構成される。
の出力がゲートに入力されるPMOSトランジスタ412及びN
MOSトランジスタ413、並びにNMOSトランジスタ413と接
地端GNDとの間に連結された抵抗434よりなり、PMOSトラ
ンジスタ411に電源電圧Vccが印加される。
圧がLレベルであれば、インバータ461のPMOSトランジ
スタ412がターンオンされるので、インバータ461の出
力、即ち電源電圧感知部203の出力はHレベルになる。
一方、インバータチェーン451から出力される電圧がH
レベルであれば、インバータ461のNMOSトランジスタ413
がターンオンされ、NMOSトランジスタ413から出力され
る電流は抵抗434を通じて接地端GNDに流れる。従って、
インバータチェーン451から出力される電圧がHレベル
であれば、インバータ461の出力、即ち、電源電圧感知
部203の出力は、抵抗434により所定時間だけ遅延されて
Lレベルになる。
を示す回路図である。図5に示す論理ゲート205は、否定
論理積ゲート、即ちNANDゲート521、スイッチング手
段、即ち伝送ゲート531、及び他のスイッチング手段、
即ちNMOSトランジスタ511を具備する。
圧Vccが印加され、NANDゲート521の一方の入力端と接地
端GNDとの間に連結される。NMOSトランジスタ511は、電
源電圧Vccが印加される間は常にターンオン状態であ
る。従って、NMOSトランジスタ511は、NANDゲート521の
一方の入力端にHレベルの 電圧が印加されない時、及
び何の電圧も印加されない時に、NANDゲート521の一方
の入力端を接地させる機能を有する。即ち、NMOSトラン
ジスタ511は、NANDゲート521の一方の入力端がフローテ
ィング状態になることを防止する。従って、NMOSトラン
ジスタ511としては、小さなサイズのNMOSトランジスタ
が好適である。
とアドレス信号レベル感知部201の出力(レベル感知信
号Ai')の少なくとも一方がLレベルであれば、Hレベ
ルの電圧を出力し、電源電圧感知信号VCCHBとアドレス
信号レベル感知部201の出力の双方がHレベルであれば
Lレベルの電圧を出力する。伝送ゲート531は、電源電
圧感知信号VCCHBにより制御される。即ち、伝送ゲート5
31は、電源電圧感知信号VCCHBがHレベルであれば、タ
ーンオンされてNANDゲート521の出力を伝送し、電源電
圧感知信号VCCHBがLレベルであれば、ターンオフされ
てNANDゲート521の出力を遮断する。伝送ゲート521は、
モード信号PMODEi'を出力する。
すモードレジスターセット回路の動作を説明する。
即ち電源電圧Vccが所定レベルに達する前の状態であれ
ば、電源電圧感知信号VCCHBはHレベルになる。この状
態でモード信号PMODEiを発生させる場合は、入力信号Ai
の電圧レベルを正常動作時の入力信号Aiの電圧レベルよ
り所定レベルだけ高い電圧(例えば、8ボルト)とし
て、アドレス信号レベル感知部201に印加する。この
時、アドレス信号レベル感知部201はHレベルの信号をN
ANDゲート521の一方の入力端に印加する。この時、未だ
電源電圧VCCが印加されない状態であるので、NANDゲー
ト521の2つの入力端のうち電源電圧感知信号VCCHBが印
加される入力端の電圧はHレベルに維持される。
i')の電圧レベルは、NANDゲート521によりLレベルに
変換される。この際、電源電圧感知信号VCCHBは継続し
てHレベルに維持されるので、伝送ゲート531はターン
オンされている。従って、入力信号Ai(レベル感知信号
Ai')の状態は、Lレベルとして伝送ゲート531の出力に
反映され、これがラッチ部207に印加される。
ら出力されるLレベルの信号を反転させてモード信号PM
ODEiとして出力する。この後は、論理ゲート205の出力
が中断されてもモード信号PMODEiの論理レベルが維持さ
れる。
に、正常動作時の入力信号Aiより所定レベルだけ高い入
力信号Aiが入力されると、モード信号PMODEiが発生す
る。
電圧Vccが所定レベルよりも高くなると(電源電圧Vccの
印加)、電源電圧感知部203はLレベルの電源電圧感知
信号VCCHBを発生する。これによって、NANDゲート521の
出力は、入力信号Aiの論理レベルと無関係にHレベルに
なる。また、同時に、伝送ゲート531はターンオフされ
るのでNANDゲート521の出力が遮断される。この後も、
入力信号Aiの論理レベルと無関係に、モード信号PMODEi
の論理レベルはラッチ部207によって維持される。
半導体装置の動作モードを設定する方法を示すフローチ
ャートである。
形態に係る半導体装置のモード設定方法は、入力信号入
力段階600、モード信号発生段階601及び電源電圧印加段
階611を含む。
ードを設定するためのモードレジスターセット回路を一
例として、本発明の好適な実施の形態に係るモード設定
方法を説明する。
入力信号の電圧レベルよりも高い電圧レベルの入力信号
を入力する。この時、電源電圧は、印加されない状態、
即ち、所定レベル以下の状態である。
モード信号を発生する。ここで、モード信号は、正常動
作時によりも電圧レベルが高い入力信号が入力された場
合に発生する。その後、モード信号は、当該入力信号及
び電源電圧と無関係にHレベルを維持される。
加されて所定レベルまで高くなる。そして、電源電圧が
所定レベルよりも高くなると、入力信号は遮断される。
一度発生されたモード信号は、入力信号が遮断されても
維持される。
ば、正常動作時の入力信号より高い入力信号を印加する
ことにより半導体装置のモード信号を発生することによ
って、モード設定のための付加的な制御信号を設ける必
要がなくなる。また、この実施の形態によれば、モード
設定が簡単である。
ず、本発明の技術的思想の範囲内で様々な変形が可能で
ある。
入力信号より高い入力信号を印加することにより半導体
装置のモード信号を発生することによって、モード設定
のための付加的な制御信号を設ける必要がなくなる。
ある。
モードレジスターセット回路のブロック図である。
を示す回路図である。
図である。
ある。
動作モード設定方法を示すフローチャートである。
Claims (10)
- 【請求項1】 モード設定に関する情報を示す入力信号
を入力し、前記入力信号の電圧レベルが正常動作時の前
記入力信号の電圧レベルと異なる場合よりも所定レベル
以上高い場合にのみレベル感知信号を出力する信号レベ
ル感知部と、 電源電圧が所定レベル以下の場合に活性化される電源電
圧感知信号を出力する電源電圧感知部と、 前記電源電圧感知信号及び前記レベル感知信号に応答し
てモード信号を発生する論理ゲートと、 前記モード信号をラッチするラッチ部と、 を備えることを特徴とする半導体装置のモードレジスタ
ーセット回路。 - 【請求項2】 前記アドレス信号レベル感知部は、前記
入力信号の電圧レベルを低下させる多数個のダイオード
で構成されていることを特徴とする請求項1に記載の半
導体装置のモードレジスターセット回路。 - 【請求項3】 前記ダイオードは、各々PMOSトランジス
タで構成されていることを特徴とする請求項2に記載の
半導体装置のモードレジスターセット回路。 - 【請求項4】 前記電源電圧感知部は、 前記電源電圧をバッファリングするバッファと、 前記バッファの出力を反転させて前記電源電圧感知部の
出力を発生するインバータと、 を具備することを特徴とする請求項1に記載の半導体装
置のモードレジスターセット回路。 - 【請求項5】 前記インバータと接地端との間に、前記
電源電圧感知部の出力を遅延させる抵抗をさらに具備す
ることを特徴とする請求項4に記載の半導体装置のモー
ドレジスターセット回路。 - 【請求項6】 前記論理ゲートは、 前記電源電圧感知信号及び前記レベル感知信号を入力
し、前記電源電圧感知信号が活性化されている場合は、
前記レベル感知信号に対応する出力信号を発生し、前記
電源電圧感知信号が非活性化されている場合は、前記出
力信号を発生しない否定論理積ゲートと、 前記電源電圧感知信号が活性化されている場合は、前記
否定論理積ゲートの出力信号を伝送し、前記電源電圧感
知信号が非活性化されている場合は、前記否定論理積ゲ
ートの出力信号の伝送を遮断するスイッチング手段と、 を具備することを特徴とする請求項1に記載の半導体装
置のモードレジスターセット回路。 - 【請求項7】 前記レベル感知信号が入力される前記否
定論理積ゲートの入力端に、前記レベル感知信号がLレ
ベルの場合に前記入力端を接地するスイッチング手段を
さらに具備することを特徴とする請求項6に記載の半導
体装置のモードレジスターセット回路。 - 【請求項8】 前記スイッチング手段は、電源電圧によ
り制御される伝送ゲートを具備することを特徴とする請
求項7に記載の半導体装置のモードレジスターセット回
路。 - 【請求項9】 半導体装置の動作モードを設定するため
のモードレジスターセット回路における動作モード設定
方法において、 正常動作時より所定レベル以上高い入力信号を入力する
信号入力段階と、 前記入力信号を入力してモード信号を発生するモード信
号発生段階と、 電源電圧を印加して前記入力信号の入力を遮断する電源
電圧入力段階と、 を具備することを特徴とする半導体装置の動作モード設
定方法。 - 【請求項10】 前記入力信号が正常動作時の電圧レベ
ルである場合は、前記モード信号を発生しないことを特
徴とする請求項9に記載の半導体装置の動作モード設定
方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970077787A KR100272164B1 (ko) | 1997-12-30 | 1997-12-30 | 모드레지스터셋회로를갖는반도체장치 |
KR97-77787 | 1997-12-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11203869A true JPH11203869A (ja) | 1999-07-30 |
JP3820559B2 JP3820559B2 (ja) | 2006-09-13 |
Family
ID=19529664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26358698A Expired - Fee Related JP3820559B2 (ja) | 1997-12-30 | 1998-09-17 | 半導体装置のモードレジスターセット回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6081460A (ja) |
JP (1) | JP3820559B2 (ja) |
KR (1) | KR100272164B1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6657903B2 (en) | 2001-08-24 | 2003-12-02 | Hynix Semiconductor Inc. | Circuit for generating power-up signal |
US7570729B2 (en) | 2006-06-29 | 2009-08-04 | Hynix Semiconductor, Inc. | Mode register set circuit |
US7768852B2 (en) | 2007-09-05 | 2010-08-03 | Hynix Semiconductor Inc. | Precharge control circuit in semiconductor memory apparatus |
JP2011507141A (ja) * | 2007-12-20 | 2011-03-03 | モサイド・テクノロジーズ・インコーポレーテッド | 二重機能対応の不揮発性メモリ素子 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6240030B1 (en) | 1998-12-30 | 2001-05-29 | Samsung Electronics Co., Ltd. | Integrated circuit devices having mode selection circuits that generate a mode signal based on the magnitude of a mode control signal when a power supply signal transitions from a first state to a second state |
KR100354873B1 (ko) * | 1999-12-28 | 2002-10-05 | 주식회사 하이닉스반도체 | 모드 레지스터 세팅 제어장치 |
US6650098B2 (en) * | 2000-08-24 | 2003-11-18 | International Rectifier Corporation | Current limited buck power supply |
US6574152B1 (en) * | 2001-03-30 | 2003-06-03 | Aplus Flash Technology, Inc. | Circuit design for accepting multiple input voltages for flash EEPROM memory operations |
US6791892B2 (en) * | 2001-07-18 | 2004-09-14 | Samsung Electronics Co., Ltd. | Method of generating an initializing signal during power-up of semiconductor memory device |
DE10232859B4 (de) * | 2001-07-18 | 2014-11-13 | Samsung Electronics Co., Ltd. | Verfahren zur Erzeugung eines Initialisierungssignals |
US6901018B2 (en) * | 2001-07-18 | 2005-05-31 | Samsung Electronics Co, Ltd. | Method of generating initializing signal in semiconductor memory device |
US6944812B2 (en) * | 2002-01-15 | 2005-09-13 | Micron Technology, Inc. | Mode entry circuit and method |
JP2004228317A (ja) * | 2003-01-22 | 2004-08-12 | Seiko Instruments Inc | 半導体記憶装置 |
KR100571758B1 (ko) | 2004-05-11 | 2006-04-17 | 삼성전자주식회사 | 반전된 패턴 데이터 비교부를 구비하는 반도체 메모리장치 및 이 장치의 병렬 비트 테스트 방법 |
KR100930403B1 (ko) * | 2007-12-07 | 2009-12-08 | 주식회사 하이닉스반도체 | 모드 레지스터 세트 신호 생성 회로 |
US8947949B2 (en) | 2010-11-30 | 2015-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mode changing circuitry |
US8921197B2 (en) * | 2012-09-14 | 2014-12-30 | GlobalFoundries, Inc. | Integrated circuits with SRAM cells having additional read stacks and methods for their fabrication |
US10821922B2 (en) * | 2016-07-18 | 2020-11-03 | Texas Instruments Incorporated | Power control system |
CN109490761B (zh) * | 2019-01-22 | 2024-03-01 | 上海艾为电子技术股份有限公司 | 一种测试模式进入方法及系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0141933B1 (ko) * | 1994-10-20 | 1998-07-15 | 문정환 | 저전력의 스테이틱 랜덤 억세스 메모리장치 |
DE69624785T2 (de) * | 1996-02-05 | 2003-07-17 | St Microelectronics Srl | Treiberschaltung für den Treiber eines Speicherleitungsdekodierer |
-
1997
- 1997-12-30 KR KR1019970077787A patent/KR100272164B1/ko not_active IP Right Cessation
-
1998
- 1998-09-17 JP JP26358698A patent/JP3820559B2/ja not_active Expired - Fee Related
- 1998-12-30 US US09/223,133 patent/US6081460A/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6657903B2 (en) | 2001-08-24 | 2003-12-02 | Hynix Semiconductor Inc. | Circuit for generating power-up signal |
US7570729B2 (en) | 2006-06-29 | 2009-08-04 | Hynix Semiconductor, Inc. | Mode register set circuit |
US7768852B2 (en) | 2007-09-05 | 2010-08-03 | Hynix Semiconductor Inc. | Precharge control circuit in semiconductor memory apparatus |
JP2011507141A (ja) * | 2007-12-20 | 2011-03-03 | モサイド・テクノロジーズ・インコーポレーテッド | 二重機能対応の不揮発性メモリ素子 |
US8837237B2 (en) | 2007-12-20 | 2014-09-16 | Conversant Intellectual Property Management Inc. | Dual function compatible non-volatile memory device |
Also Published As
Publication number | Publication date |
---|---|
KR19990057715A (ko) | 1999-07-15 |
US6081460A (en) | 2000-06-27 |
JP3820559B2 (ja) | 2006-09-13 |
KR100272164B1 (ko) | 2000-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3820559B2 (ja) | 半導体装置のモードレジスターセット回路 | |
US6522193B2 (en) | Internal voltage generator for semiconductor memory device | |
US7554877B2 (en) | Apparatus and method for data outputting | |
JP3795685B2 (ja) | トライステート感知回路とこれを備える信号発生回路 | |
JP2868990B2 (ja) | データ出力バッファー | |
KR20000065711A (ko) | 펄스발생기를 채용한 내부클럭신호 발생회로 | |
US20010017805A1 (en) | Automatic precharge apparatus of semiconductor memory device | |
US5793226A (en) | Data output buffer for multiple power supplies | |
JPH09270683A (ja) | 相補型クロック発生器 | |
KR0152947B1 (ko) | 노이즈를 차단하는 어드레스 버퍼 | |
JP4575300B2 (ja) | ダイナミック・フリップ・フロップの信号レベル置換を備えたマスタ・ラッチ回路 | |
KR101265218B1 (ko) | 시스템 초기 전압 공급시 또는 슬립모드시 고정된 값을갖는 입/출력 장치 | |
JP3867218B2 (ja) | 半導体メモリ素子の感知増幅器インエーブル信号発生回路 | |
US6580312B1 (en) | Apparatus for generating stable high voltage signal | |
US6486713B2 (en) | Differential input buffer with auxiliary bias pulser circuit | |
US6292042B1 (en) | Phase splitter | |
KR100486261B1 (ko) | 스큐가 없는 듀얼 레일 버스 드라이버 | |
JPH09180452A (ja) | メモリのアドレス遷移検出回路 | |
JPH08116249A (ja) | データ出力バッファ | |
US6473468B1 (en) | Data transmission device | |
US5959486A (en) | Address transition detection circuit | |
US6134686A (en) | Technique to detect drive strength of input pin | |
KR100188015B1 (ko) | 비트 비교기 | |
JPH09261021A (ja) | 信号遷移検出回路 | |
US6240041B1 (en) | Signal generator with timing margin by using control signal to control different circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050829 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060609 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |