DE10232859B4 - Verfahren zur Erzeugung eines Initialisierungssignals - Google Patents

Verfahren zur Erzeugung eines Initialisierungssignals Download PDF

Info

Publication number
DE10232859B4
DE10232859B4 DE2002132859 DE10232859A DE10232859B4 DE 10232859 B4 DE10232859 B4 DE 10232859B4 DE 2002132859 DE2002132859 DE 2002132859 DE 10232859 A DE10232859 A DE 10232859A DE 10232859 B4 DE10232859 B4 DE 10232859B4
Authority
DE
Germany
Prior art keywords
command
semiconductor memory
memory device
initialization
initialization signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2002132859
Other languages
English (en)
Other versions
DE10232859A1 (de
Inventor
Il-man Bae
Jae-hoon Kim
Jae-Hyeong Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2002-0038893A external-priority patent/KR100429888B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10232859A1 publication Critical patent/DE10232859A1/de
Application granted granted Critical
Publication of DE10232859B4 publication Critical patent/DE10232859B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072Circuits for initialization, powering up or down, clearing memory or presetting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

Verfahren zur Erzeugung eines Initialisierungssignals zur Initialisierung innerer Schaltkreise in einem Halbleiterspeicherbauelement während eines Anschaltvorgangs des Halbleiterspeicherbauelements, mit folgenden Schritten: – Empfangen eines Vorladebefehls zum Vorladen des Halbleiterspeicherbauelements und/oder – Erzeugen eines Vorinitialisierungssignals durch einen Initialisierungsschaltkreis und Empfangen eines Modussetzbefehls zum Festlegen eines Betriebsmodus des Halbleiterspeicherbauelements und – Erzeugen eines automatischen Einzelimpulses als Initialisierungssignal in Reaktion auf den empfangenen Vorladebefehl und/oder in Reaktion auf das Vorinitialisierungssignal und den Modussetzbefehl.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Erzeugung eines Initialisierungssignals zum Initialisieren innerer Schaltkreise eines Halbleiterspeicherbauelementes während eines Anschaltvorgangs des Halbleiterspeicherbauelementes.
  • Unter Hochfahren bzw. Anschalten wird das Anlegen externer elektrischer Leistung an ein Halbleiterspeicherbauelement zum Betrieb desselben bezeichnet. Halbleiterspeicherbauelemente beinhalten hierzu häufig einen Initialisierungsschaltkreis, um innere Schaltkreise davor zu bewahren, während des Hochfahrens instabil zu arbeiten. Instabile Betriebsvorgänge der inneren Schaltkreise bedeuten hierbei, dass es schwierig ist, in einem Hochfahr-Betriebsabschnitt festzustellen, ob sich Daten in einem Schaltkreis auf hohem oder niedrigem Logikpegel befinden, da die externe elektrische Leistungsversorgung noch nicht vollständig stabilisiert ist. Die instabilen Betriebsvorgänge der inneren Schaltkreise können mit Hilfe eines Initialisierungssignals verhindert werden, das temporär auf hohem Logikpegel liegt, während des Hochfahrens jedoch auf niedrigem Logikpegel liegt.
  • 1 zeigt im Schaltbild einen Initialisierungsschaltkreis 100, der in der Lage ist, während des Hochfahrens instabile Betriebszustände von inneren Schaltkreisen eines Halbleiterspeicherbauelements zu verhindern. Wie aus 1 ersichtlich, umfasst der Initialisierungsschaltkreis 100 einen PMOS-Transistor MP1, einen Kondensator CAP, einen Widerstand R1 sowie Inverter I11 bis I13. Beim Betrieb des Initialisierungsschaltkreises 100 wird ein vom Initialisierungsschaltkreis 100 abgegebenes Initialisierungssignal VCCHB aufgrund eines Anwachsens eines Spannungspegels größer, wenn externe elektrische Leistung EVC von einer äußeren Quelle an den Initialisierungsschaltkreis 100 angelegt wird und der Spannungspegel der externen elektrischen Leistungsversorgung EVC ansteigt. Die Spannung des Initialisierungsschaltkreises 100 wird so eingestellt, dass ein erster Knoten N11 auf einen hohen Logikpegel gelangt, wenn der Spannungspegel der externen elektrischen Leistungsversorgung EVC über einem vorgegebenen Pegel liegt. Sobald erkannt wird, dass der erste Knoten N11 auf hohem Logikpegel liegt, wird das Initialisierungssignal VCCHB durch die Inverter I11 bis I13 auf niedrigem Logikpegel erzeugt. Das Initialisierungsimpulssignal VCCHB wird hierbei dazu verwendet, einen instabilen Betrieb der inneren Schaltkreise eines Halbleiterspeicherbauelements während des Hochfahrbetriebs zu unterbinden.
  • 2 veranschaulicht im Schaltbild einen inneren Schaltkreis 200 eines Halbleiterspeicherbauelements mit Initialisierung unter Verwendung eines Initialisierungssignals VCCHB, wie es vom Schaltkreis der 1 bereitgestellt wird. Im Betrieb des Schaltkreises von 2 wird ein Eingangssignal IN während des Hochfahrens inaktiv, wodurch sich ein erster Knoten N21 in einem instabilen Zustand befindet. Zu diesem Zeitpunkt wird, wenn das Initialisierungssignal VCCHB auf hohem Logikpegel anliegt, ein PMOS-Transistor MP2 durch einen Inverter I21 leitend geschaltet, und der erste Knoten N21 wird auf den hohen Logikpegel gepuffert und stabilisiert. Dadurch können Schwankungen in einem Ausgangssignal OUT verhindert werden. Wenn das Initialisierungssignal VCCHB auf den niedrigen Logikpegel übergeht, wird der PMOS-Transistor MP2 sperrend geschaltet, und der erste Knoten N21 bleibt auf dem hohen Logikpegel gepuffert. Wie oben erläutert, setzt das Initialisierungssignal VCCHB jeden Knoten des inneren Schaltkreises eines Halbleiterspeicherbauelementes beim Hochfahren auf einen vorgegebenen Logikpegel.
  • Beim Initialisierungsschaltkreis 100 besteht jedoch die Schwierigkeit, dass er eine relativ große Entwurfsfläche benötigt und während des Betriebs des Halbleiterspeicherbauelements Leistung verbraucht, selbst nachdem das Initialisierungssignal VCCHB erzeugt wurde. Demgegenüber besteht das gegenwärtige Bestreben darin, die Spannung der externen elektrischen Leistungsversorgung EVC zu reduzieren, um Leistung einzusparen und die Betriebsgeschwindigkeit zu erhöhen, was eine Verringerung des Spannungspegels des Initialisierungssignals VCCHB bedeutet. Damit wird es für das Initialisierungssignal VCCHB schwer, seine Funktion zur Verhinderung eines instabilen Betriebs der inneren Schaltkreise zu erfüllen.
  • In der Patentschrift US 5.896.551 ist ein synchrones Halbleiterspeicherbauelement offenbart, das eine Mastersteuerschaltung und eine mit dieser gekoppelte Initialisierungs- und Neuprogrammierungsschaltung beinhaltet. Die Mastersteuerschaltung erzeugt ein Initialisierungssignal in Reaktion auf einen empfangenen ersten Befehl und ein Neuprogrammierungssignal in Reaktion auf einen empfangenen zweiten Befehl. Die Initialisierungs- und Neuprogrammierungsschaltung nimmt in Reaktion auf das Initialisierungssignal eine anfängliche Programmierung einer Burststeuerungsbetriebsoption oder einer anderen Steuerungsoption auf einen ersten Betriebsmodus und in Reaktion auf das Neuprogrammierungssignal eine Neuprogrammierung der Steuerungsbetriebsoption in einen zweiten Betriebsmodus vor, und zwar jeweils durch entsprechendes Auslesen von Modussetzinformationen aus einem Modusregister. Der erste und der zweite Befehl können jeweils einen Satz mehrerer Eingangssignale umfassen, wobei der zweite Befehl ein Eingangssignal über einen aktiven Speicherbankzustand beinhaltet und der erste Befehl ein Eingangssignal über einen Ruhezustand umfasst und einen externen Setzmodusregisterbefehl darstellen kann.
  • In der Patentschrift US 6.084.803 ist ein Verfahren zur Initialisierung eines programmierbaren Zwischenspeichers beschrieben, bei dem nach einem Einschalten zunächst eine gewisse Zeitdauer abgewartet wird, bis eine Versorgungsspannung ihren Sollwert erreicht hat, bevor dann ein Speicherbankvorladebefehl erzeugt, eine minimale Zeitperiode abgewartet und ein Modusregistersetzbefehl erzeugt wird, gefolgt von der Erzeugung eines Zwischenspeicherinitialisierungssignals in Abhängigkeit von dem Modusregistersetzbefehl.
  • In der Firmenschrift Micron Technology, Inc., Synchronous Graphics RAM MT41LC256K32D4, 1997, Seiten 1 bis 45 ist ein synchrones Grafik-Speicherbauelement mit wahlfreiem Zugriff beschrieben, bei dem zur Initialisierung nach einem Einschalten zunächst ein Vorladebefehl zum Vorladen von Speicherbänken erzeugt wird, dann zwei Wiederauffrischzyklen ausgeführt werden und anschließend ein Modusregister durch einen Modusregisterladebefehl programmiert wird.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Verfahrens zur Erzeugung eines Initialisierungssignals zum Initialisieren innerer Schaltkreise eines Halbleiterspeicherbauelements während des Hochfahrens des Halbleiterspeicherbauelemets zugrunde, das eine Auslegung des Initialisierungsschaltkreises mit vergleichsweise geringer Entwurfsfläche und mit vergleichsweise geringem Leistungsverbrauch ermöglicht.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Verfahrens zur Erzeugung eines Initialisierungssignals mit den Merkmalen des Anspruchs 1.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:
  • 1 ein Schaltbild eines Initialisierungsschaltkreises, der in der Lage ist, instabile Betriebsvorgänge innerer Schaltkreise eines Halbleiterspeicherbauelements während des Hochfahrens zu verhindern,
  • 2 ein Schaltbild eines inneren Schaltkreises, der ein vom Initialisierungsschaltkreis der 1 erzeugtes Initialisierungssignal benutzt,
  • 3 ein Flussdiagramm eines ersten Verfahrens zur Erzeugung eines Initialisierungssignals,
  • 4 ein Flussdiagramm eines zweiten Verfahrens zur Erzeugung eines Initialisierungssignals,
  • 5 ein Flussdiagramm eines dritten Verfahrens zur Erzeugung eines Initialisierungssignals,
  • 6 ein Flussdiagramm eines vierten Verfahrens zur Erzeugung eines Initialisierungssignals,
  • 7 ein Flussdiagramm eines ersten Verfahrens zum Abschalten eines Initialisierungsschaltkreises und
  • 8 ein Flussdiagramm eines zweiten Verfahrens zum Abschatten eines Initialisierungsschaltkreises.
  • Beim Anlegen externer elektrischer Leistung EVC empfängt ein Halbleiterspeicherbauelement typischerweise nacheinander einen Vorladebefehl zum Vorladen des Halbleiterspeicherbauelements, einen Wiederauffrischbefehl und einen Modussetzbefehl. Diese Befehle werden gegeben, wenn eine externe elektrische Versorgung EVC an das Halbleiterspeicherbauelement angelegt wird. Wenn das Halbleiterspeicherbauelement diese Befehle empfangen hat, arbeitet es entsprechend den empfangenen Befehlen. In einem ersten Ausführungsbeispiel wird ein Verfahren zur Erzeugung eines Initialisierungssignals durch einen Initialisierungsschaltkreis mit Hilfe dieser anfänglichen Befehle betrachtet, die gegeben werden, wenn die externe elektrische Leistungsversorgung EVC an das Halbleiterspeicherbauelement angelegt wird.
  • 3 zeigt ein erstes Verfahren 300 zur Erzeugung eines Initialisierungssignals, bei dem nach Anlegen einer externen elektrischen Leistung an das Halbleiterspeicherbauelement ein Vorladebefehl zum Vorladen des Halbleiterspeicherbauelements gesendet wird (Schritt 310). Nach Quittierung des Vorladebefehls wird ein Vorladesignal zur Durchführung von Vorladevorgängen erzeugt. Abgesehen von den Vorladevorgängen wird das Initialisierungssignal in Reaktion auf den Vorladebefehl auf einen ersten Pegel aktiviert (Schritt 320). Das Initialisierungssignal wird aktiviert, wenn ein Halbleiterspeicherbauelement so konfiguriert ist, dass es einen Schaltkreis aufweist, in welchem ein Merker, d. h. ein impulsförmiges Signal, erzeugt wird. Dabei kann der erste Pegel ein hoher oder ein niedriger Logikpegel sein.
  • Nach Empfangen des Vorladebefehls empfängt das Halbleiterspeicherbauelement einen Wiederauffrischbefehl zu seiner Wiederauffrischung (Schritt 330). Dann wird das Halbleiterspeicherbauelement in Reaktion auf den Wiederauffrischbefehl wiederaufgefrischt. Als nächstes empfängt das Halbleiterspeicherbauelement einen Modussetzbefehl zum Festlegen eines Betriebsmodus des Halbleiterspeicherbauelements (Schritt 340). Der Modussetzbefehl ist ein Modusregistersetz(MRS)-Befehl in einem synchronen dynamischen Speicher mit wahlfreiem Zugriff (DRAM) bzw. ein WCBR-Befehl (Schreib-CAS-Vor-RAS-Befehl) in einem asynchronen DRAM. Anschließend kann das Halbleiterspeicherbauelement weitere Befehle empfangen und den Befehlen entsprechende Betriebsvorgänge durchführen.
  • Als nächstes wird das Initialisierungssignal durch den empfangenen Modussetzbefehl auf einen zweiten Pegel deaktiviert (Schritt 350). Dabei ist der zweite Pegel ein niedriger Logikpegel, wenn der erste Pegel ein hoher Logikpegel ist, und umgekehrt, wobei das Initialisierungssignal hierdurch als ein Impulssignal charakterisiert wird. Das Impulssignal dient als ein Initialisierungssignal. Daher können bei diesem ersten Ausführungsbeispiel instabile Betriebsvorgänge der inneren Schaltkreise ohne einen Initialisierungsschaltkreis verhindert werden, was die Entwurfsfläche und den Stromverbrauch für den Initialisierungsschaltkreis verringert bzw. entbehrlich macht. Des weiteren können innere Schaltkreise, die ansonsten während des Hochfahrens instabil arbeiten, durch das gemäß den obigen Befehlen erzeugte Initialisierungssignal stabilisiert werden.
  • 4 zeigt ein weiteres Ausführungsbeispiel eines Verfahrens 400 zur Erzeugung eines Initialisierungssignals, das sich von demjenigen des ersten Ausführungsbeispiels darin unterscheidet, dass in Reaktion auf einen Vorladebefehl ein einzelnes Impulssignal erzeugt wird. Mit anderen Worten empfängt beim Verfahren nach 4 das Halbleiterspeicherbauelement den Vorladebefehl zum Vorladen einer oder mehrerer Speicherbänke desselben mit externer elektrischer Leistung (Schritt 410). Dann werden nacheinander vom Halbleiterspeicherbauelement ein Wiederauffrischbefehl und ein Modussetzbefehl empfangen. Zusätzlich zu diesen Befehlen antwortet das Halbleiterspeicherbauelement jedoch auf den empfangenen Vorladebefehl und erzeugt einen automatischen Impuls, der als Initialisierungssignal benutzt wird (Schritt 420). Der automatische Impuls kann dadurch erzeugt werden, dass im Halbleiterspeicherbauelement ein Generator für den automatischen Impuls installiert wird, der ein Impulssignal in Reaktion auf den Vorladebefehl erzeugt. Das Impulssignal wird durch den Generator für den automatischen Impuls erzeugt und dient als das von einem Initialisierungsschaltkreis erzeugte Initialisierungssignal. Dementsprechend besitzt das Verfahren nach 4 dieselben Eigenschaften und Vorteile wie dasjenige von 3.
  • 5 zeigt ein weiteres Verfahren 500 zur Erzeugung eines Initialisierungssignals, das sich vom ersten und zweiten Ausführungsbeispiel darin unterscheidet, dass ein Impuls in Reaktion auf einen Modussetzbefehl erzeugt wird. Dabei wird nach Anlegen externer elektrischer Leistung der Modussetzbefehl zum Setzen eines Betriebsmodus eines Halbleiterspeicherbauelements von letzterem empfangen (Schritt 510). Dann antwortet das Halbleiterspeicherbauelement auf den empfangenen Modussetzbefehl und erzeugt einen automatischen Impuls, der als Initialisierungssignal dient (Schritt 520), was dadurch realisiert werden kann, dass ein Generator für den automatischen Impuls im Halbleiterspeicherbauelement vorgesehen wird, der ein Impulssignal in Reaktion auf den Modussetzbefehl erzeugt. Wie im ersten Ausführungsbeispiel handelt es sich hierbei bei dem Modussetzbefehl um einen MRS-Befehl in einem synchronen DRAM bzw. um einen WCBR-Befehl in einem asynchronen DRAM. Somit dient ein vom Generator für den automatischen Impuls erzeugtes Impulssignal als ein von einem Initialisierungsschaltkreis erzeugtes Initialisierungssignal. Das Ausführungsbeispiel von 5 weist somit dieselben Eigenschaften und Vorteile auf wie die Ausführungsbeispiele der 3 und 4.
  • Das Verfahren 500 zur Erzeugung eines Initialisierungssignals gemäß dem dritten Ausführungsbeispiel kann vor dem Schritt 510 des weiteren Schritte des Empfangens eines Vorladebefehls für das Vorladen des Halbleiterspeicherbauelements und des Empfangens eines Wiederauffrischbefehls zum Wiederauffrischen des Halbleiterspeicherbauelements beinhalten.
  • 6 veranschaulicht ein weiteres Verfahrensbeispiel 600 zur Erzeugung eines Initialisierungssignals. Dieses unterscheidet sich vom ersten bis dritten Verfahrensbeispiel darin, dass es des weiteren einen Initialisierungsschaltkreis zum Verhindern anfänglicher, instabiler Betriebszustände innerer Schaltkreise aufweist, der in einem Halbleiterspeicherbauelement installiert ist. Gemäß diesem Verfahren 600 erzeugt der Initialisierungsschaltkreis ein Vorinitialisierungssignal in Reaktion auf das Anlegen externer elektrischer Leistung (Schritt 610). Das Vorinitialisierungssignal ist identisch mit dem vom Initialisierungsschaltkreis 100 der 1 abgegebenen Signal VCCHB und stabilisiert die inneren Schaltkreise.
  • Als nächstes empfängt das Halbleiterspeicherbauelement den Modussetzbefehl (Schritt 620) und erzeugt einen als Initialisierungssignal zu verwendenden, automatischen Impuls in Reaktion auf das Vorinitialisierungssignal und den empfangenen Modussetzbefehl (Schritt 630). Dies kann dadurch realisiert werden, dass in dem Halbleiterspeicherbauelement ein Generator für den automatischen Impuls vorgesehen wird, der ein Impulssignal in Reaktion auf das Vorinitialisierungssignal und den Modussetzbefehl erzeugt. Mit fallendem Spannungspegel der externen elektrischen Leistungsversorgung EVC erhöht sich derjenige des Vorinitialisierungssignals. Dementsprechend können die inneren Schaltkreise beim Anlegen der externen elektrischen Leistung durch das Impulssignal, das in Reaktion sowohl des Vorinitialisierungssignals als auch des Modussetzbefehls erzeugt wird und als Initialisierungssignal dient, zuverlässiger initialisiert werden als wenn sie nur auf das Vorinitialisierungssignal reagieren. Wie im ersten Ausführungsbeispiel ist hierbei der Modussetzbefehl ein MRS-Befehl in einem synchronen DRAM bzw. ein WCBR-Befehl in einem asynchronen DRAM. Das vierte Verfahrensbeispiel beinhaltet des weiteren einen Schritt zum Abschalten des Initialisierungsschaltkreises in Reaktion auf ein erzeugtes Initialisierungssignal. Dadurch kann der Stromverbrauch aufgrund des Fließens eines konstanten Gleichstroms über den Initialisierungsschaltkreis nach dem Hochfahren reduziert werden.
  • Zwischen den Schritten 610 und 620 kann das vierte Verfahrensbeispiel 600 außerdem Schritte des Empfangens des Vorladebefehls zum Vorladen des Halbleiterspeicherbauelements sowie des Empfangens des Wiederauffrischbefehls zum Wiederauffrischen des Halbleiterspeicherbauelements nach Empfang des Vorladebefehls umfassen.
  • 7 veranschaulicht ein Verfahren 700 zum Abschalten eines Initialisierungsschaltkreises, der ein Initialisierungssignal in Reaktion auf die an das Halbleiterspeicherbauelement angelegte, externe elektrische Leistung generiert (Schritt 710). Das Initialisierungssignal entspricht dem vom Initialisierungsschaltkreis 100 in 1 abgegebenen Signal VCCHB und initialisiert innere Schaltkreise, die im Halbleiterspeicherbauelement installiert sind. Dann wird vom Halbleiterspeicherbauelement ein Vorladebefehl zum Vorladen des Halbleiterspeicherbauelements empfangen (Schritt 720). Danach werden nacheinander ein Wiederauffrischbefehl und ein Modussetzbefehl vom Halbleiterspeicherbauelement empfangen. Zu diesem Zeitpunkt antwortet das Halbleiterspeicherbauelement abgesehen von diesen Befehlen auf den empfangenen Vorladebefehl und schaltet den Initialisierungsschaltkreis ab (Schritt 730). Dies kann durch Implementieren eines Schaltkreises realisiert werden, der in der Lage ist, den Initialisierungsschaltkreis in Reaktion auf den Vorladebefehl abzuschalten. Somit ist es nach dem Hochfahren möglich, den Leistungsverbrauch zu reduzieren, der mit einem konstanten Gleichstrom einhergeht, welcher ansonsten im Initialisierungsschaltkreis fließt.
  • 8 zeigt ein weiteres Verfahren 800 zum Abschalten eines Initialisierungsschaltkreises, der ein Initialisierungssignal in Reaktion auf das Anlegen externer elektrischer Leistung erzeugt (Schritt 810). Das Initialisierungssignal, welches dem Signal VCCHB entspricht, das vom Initialisierungsschaltkreis 100 in 1 abgegeben wird, initialisiert innere Schaltkreise, die im Halbleiterspeicherbauelement installiert sind. Das Halbleiterspeicherbauelement empfängt dann einen Modussetzbefehl (Schritt 820) und schaltet den Initialisierungsschaltkreis in Reaktion auf den empfangenen Modussetzbefehl ab (Schritt 830). Das Abschalten des Initialisierungsschaltkreises kann durch Implementieren eines Schaltkreises realisiert werden, der in der Lage ist, den Initialisierungsschaltkreis in Reaktion auf den Modussetzbefehl abzuschalten. Dementsprechend ist es möglich, den Stromverbrauch zu reduzieren, der ansonsten nach dem Hochfahren durch einen über den Initialisierungsschaltkreis fließenden, konstanten Gleichstrom verursacht wird. Wie zu den obigen Beispielen angegeben, ist der Modussetzbefehl ein MRS-Befehl in einem synchronen DRAM bzw. ein WCBR-Befehl in einem asynchronen DRAM.
  • Zwischen den Schritten 810 und 820 kann das Verfahren 800 weitere Schritte des Empfangens des Vorladebefehls zum Vorladen des Halbleiterspeicherbauelements und des Empfangens des Wiederauffrischbefehls zum Wiederauffrischen des Halbleiterspeicherbauelements nach Empfang des Vorladebefehls beinhalten.
  • Die Verfahren gemäß den 3 bis 8 betreffen die Verhinderung instabiler Betriebsvorgänge innerer Schaltkreise während des Hochfahrens eines Halbleiterspeicherbauelements, wobei ein allgemeiner Initialisierungsschaltkreis die inneren Schaltkreise während des Hochfahrens des Halbleiterspeicherbauelements initialisiert.
  • Wie die oben beschriebenen Ausführungsbeispiele deutlich machen, ermöglicht das erfindungsgemäße Verfahren zur Erzeugung eines Initialisierungssignals vorteilhafterweise eine Reduzierung des Stromverbrauchs und der Entwurfsfläche und zudem einen stabileren und zuverlässigeren Initialisierungsbetrieb des Initialisierungsschaltkreises selbst.

Claims (8)

  1. Verfahren zur Erzeugung eines Initialisierungssignals zur Initialisierung innerer Schaltkreise in einem Halbleiterspeicherbauelement während eines Anschaltvorgangs des Halbleiterspeicherbauelements, mit folgenden Schritten: – Empfangen eines Vorladebefehls zum Vorladen des Halbleiterspeicherbauelements und/oder – Erzeugen eines Vorinitialisierungssignals durch einen Initialisierungsschaltkreis und Empfangen eines Modussetzbefehls zum Festlegen eines Betriebsmodus des Halbleiterspeicherbauelements und – Erzeugen eines automatischen Einzelimpulses als Initialisierungssignal in Reaktion auf den empfangenen Vorladebefehl und/oder in Reaktion auf das Vorinitialisierungssignal und den Modussetzbefehl.
  2. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet, dass der Modussetzbefehl ein über einen äußeren Anschluss an das Halbleiterspeicherbauelement angelegtes Signal ist.
  3. Verfahren nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass der Vorladebefehl zum Vorladen des Halbleiterspeicherbauelements vor dem Schritt zum Empfangen des Modussetzbefehls empfangen wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, dass nach dem Schritt zur Erzeugung des Einzelimpulses ein Schritt zum Abschalten eines Initialisierungsschaltkreises in Reaktion auf das erzeugte Initialisierungssignal ausgeführt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet, dass vor dem Schritt zum Empfangen des Modussetzbefehls ein Schritt zum Empfangen eines Wiederauffrischbefehls zum Wiederauffrischen des Halbleiterspeicherbauelements nach Empfangen des Vorladebefehls ausgeführt werden.
  6. Verfahren nach einem der Ansprüche 1 bis 5, weiter dadurch gekennzeichnet, dass zum Erzeugen des Einzelimpulses das Initialisierungssignal in Reaktion auf den empfangenen Vorladebefehl auf einen ersten Pegel aktiviert und in Reaktion auf den empfangenen Modussetzbefehl auf einen zweiten Pegel deaktiviert wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, weiter dadurch gekennzeichnet, dass der Modussetzbefehl ein Modusregistersetz-(MRS)-Befehl in einem synchronen dynamischen Speicher mit wahlfreiem Zugriff ist.
  8. Verfahren nach einem der Ansprüche 1 bis 6, weiter dadurch gekennzeichnet, dass der Modussetzbefehl ein Befehl zur Schreib-Spaltenadressenabtastung vor einer Zeilenadressenabtastung in einem asynchronen dynamischen Speicher mit wahlfreiem Zugriff ist.
DE2002132859 2001-07-18 2002-07-17 Verfahren zur Erzeugung eines Initialisierungssignals Expired - Fee Related DE10232859B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR01-43111 2001-07-18
KR20010043111 2001-07-18
KR10-2002-0038893A KR100429888B1 (ko) 2001-07-18 2002-07-05 반도체 메모리 장치의 초기화 신호의 발생 방법
KR02-38893 2002-07-05

Publications (2)

Publication Number Publication Date
DE10232859A1 DE10232859A1 (de) 2003-02-13
DE10232859B4 true DE10232859B4 (de) 2014-11-13

Family

ID=26639242

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002132859 Expired - Fee Related DE10232859B4 (de) 2001-07-18 2002-07-17 Verfahren zur Erzeugung eines Initialisierungssignals

Country Status (3)

Country Link
JP (1) JP2003045175A (de)
CN (1) CN1287443C (de)
DE (1) DE10232859B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8103805B2 (en) * 2005-04-29 2012-01-24 Micron Technology, Inc. Configuration finalization on first valid NAND command
TWI326084B (en) * 2005-09-13 2010-06-11 Hynix Semiconductor Inc Synchronous dynamic random access memory integrated circuit semiconductor memory with reset function and method of resetting a memory without powering down the memory
JP2007200504A (ja) * 2006-01-30 2007-08-09 Fujitsu Ltd 半導体メモリ、メモリコントローラ及び半導体メモリの制御方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5178501A (en) * 1991-10-29 1993-01-12 Carstairs Arturo R Axially adjustable screw anchor
US5812491A (en) * 1996-03-19 1998-09-22 Fujitsu Limited Mode register control circuit and semiconductor device having the same
US5887162A (en) * 1994-04-15 1999-03-23 Micron Technology, Inc. Memory device having circuitry for initializing and reprogramming a control operation feature
US5982704A (en) * 1997-01-10 1999-11-09 Samsung Electronics, Co., Ltd. Row address strobe signal input buffer
US6081460A (en) * 1997-12-30 2000-06-27 Samsung Electronics Co., Ltd. Integrated circuit devices having voltage level responsive mode-selection circuits therein and methods of operating same
US6084803A (en) * 1998-10-23 2000-07-04 Mosel Vitelic, Inc. Initialization of non-volatile programmable latches in circuits in which an initialization operation is performed
US20010000820A1 (en) * 1998-08-27 2001-05-03 Brent Keeth Method and apparatus for detecting an initialization signal and a command packet error in packetized dynamic random access memories

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5178501A (en) * 1991-10-29 1993-01-12 Carstairs Arturo R Axially adjustable screw anchor
US5887162A (en) * 1994-04-15 1999-03-23 Micron Technology, Inc. Memory device having circuitry for initializing and reprogramming a control operation feature
US5896551A (en) * 1994-04-15 1999-04-20 Micron Technology, Inc. Initializing and reprogramming circuitry for state independent memory array burst operations control
US5905909A (en) * 1994-04-15 1999-05-18 Micron Technology, Inc. Memory device having circuitry for initializing and reprogramming a control operation feature
US5812491A (en) * 1996-03-19 1998-09-22 Fujitsu Limited Mode register control circuit and semiconductor device having the same
US5982704A (en) * 1997-01-10 1999-11-09 Samsung Electronics, Co., Ltd. Row address strobe signal input buffer
US6081460A (en) * 1997-12-30 2000-06-27 Samsung Electronics Co., Ltd. Integrated circuit devices having voltage level responsive mode-selection circuits therein and methods of operating same
US20010000820A1 (en) * 1998-08-27 2001-05-03 Brent Keeth Method and apparatus for detecting an initialization signal and a command packet error in packetized dynamic random access memories
US6084803A (en) * 1998-10-23 2000-07-04 Mosel Vitelic, Inc. Initialization of non-volatile programmable latches in circuits in which an initialization operation is performed

Also Published As

Publication number Publication date
JP2003045175A (ja) 2003-02-14
CN1287443C (zh) 2006-11-29
DE10232859A1 (de) 2003-02-13
CN1400654A (zh) 2003-03-05

Similar Documents

Publication Publication Date Title
DE19753423B4 (de) Automatische Leistungsabsenkschaltung für Halbleiterspeichervorrichtung
DE4439661C2 (de) Wortleitungstreiberschaltkreis für eine Halbleiterspeichereinrichtung
DE69419575T2 (de) Integrierte Halbleiterschaltungsanordnung
DE10237995B4 (de) Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren
DE19549532B4 (de) Synchrone Halbleiterspeichervorrichtung mit Selbstvorladefunktion
DE4041945A1 (de) Integrierte halbleiterschaltkreiseinrichtung
DE3782775T2 (de) Integrierte halbleiterschaltung.
DE4126474A1 (de) Halbleiterspeichereinrichtung mit testmodus
DE102005025910A1 (de) Komparator, der einen Differenzverstärker mit reduziertem Stromverbrauch verwendet
DE68920233T2 (de) Steuerschaltung für eine Halbleiterspeicheranordnung und Halbleiterspeichersystem.
DE112021001262T5 (de) Versorgungsspannungs-auswahlschaltung
DE69128061T2 (de) Halbleiterspeicheranordnung
DE102004059326A1 (de) Leistungsversorgungsbauelement, insbesondere für einen Halbleiterspeicher
DE69427330T2 (de) Flash-Schreibeverfahren mit niedrigem Strom und Halbleiterspeicherschaltung nach einem solchen Verfahren
DE69421753T2 (de) Halbleiter Speicheranordnung mit einem Prüfmodus zur Ausführung einer automatischen Auffrischungsfunktion
DE10338273A1 (de) Halbleiterspeicherbauelement und Zugriffsverfahren hierfür
DE19832960A1 (de) Halbleiterspeichervorrichtung mit Einbrenntestfunktion
DE10002374A1 (de) Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung
DE102008008195A1 (de) Halbleiterspeicherbauelement
DE19619923C2 (de) Spannungserhöhungsschaltung für eine Halbleiterspeichervorrichtung sowie Wortleitungstreiber für eine Halbleiterspeichervorrichtung mit einer Spannungserhöhungsschaltung
DE102004031451A1 (de) Halbleiterspeichervorrichtung zur Lieferung einer stabilen Hochspannung während eines Auto-Refresh-Vorgangs und Verfahren dazu
DE10232859B4 (de) Verfahren zur Erzeugung eines Initialisierungssignals
DE112010003116T5 (de) Speicherzelle auf Transistorbasis und zugehörige Betriebsverfahren
DE69819606T2 (de) Anordnung zur Steuerung des Verhaltens einer Schaltung während eines Stromeinschaltens
DE10027003B4 (de) Halbleiterschaltungsvorrichtung mit der Fähigkeit, Stromversorgungspotentiale extern an eine interne Schaltung anzulegen und dabei Rauschen einzuschränken

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee