DE19832960A1

DE19832960A1 - Halbleiterspeichervorrichtung mit Einbrenntestfunktion

Info

Publication number: DE19832960A1
Application number: DE19832960A
Authority: DE
Inventors: Hiroaki Hashimoto
Original assignee: NEC Corp
Current assignee: NEC Electronics Corp; NEC Corp
Priority date: 1997-07-25
Filing date: 1998-07-22
Publication date: 1999-02-04
Also published as: US5936910A; JPH1145598A; KR100286913B1; TW397985B; KR19990014168A

Description

Die vorliegende Erfindung betrifft eine Halbleiterspeicher vorrichtung, wie beispielsweise einen dynamischen Direktzu griffsspeicher (DRAM), der eine Einbrenntestfunktion hat.

Bei einer Halbleitervorrichtung wird vor ihrem Versand ein Einbrenntest (burn-in test) durchgeführt, um die Charakte ristika zu stabilisieren und Defekte aufzuzeigen.

Bei einem derartigen Einbrenntest wird eine Netzversor gungsspannung, wie beispielsweise 7V, die höher als eine übliche Netzversorgungsspannung von beispielsweise 5V ist, an die Halbleiterspeichervorrichtung für eine lange Zeit spanne, wie beispielsweise ungefähr 8 bis 10 Stunden, ange legt. Je höher die Netzversorgungsspannung ist, umso größer ist der Aussiebungseffekt.

Bei einem Einbrenntest wird eine ausreichende Belastung ausgeübt, da die peripheren Schaltungen in jedem Zyklus vollständig arbeiten. Da andererseits in jedem Zyklus nur ausgewählte Speicherzellen arbeiten, ist die auf diese aus geübte Belastung nicht ausreichend. Beispielsweise werden in einem 16 Mbit DRAM nur 1/2000 Speicherzellen belastet.

Daher werden, um den Aussiebungseffekt des Einbrenntests zu verstärken, eine größere Anzahl von Speicherzellen gleich zeitig gewählt, indem eine Spannung verwendet wird, die hö her als die Netzversorgungsspannung ist, wodurch auch die Einbrenntestzeit verringert wird (siehe JP-A-6-76599). Dies wird später im Detail erläutert.

Bei der vorstehend beschriebenen Halbleiterspeichervorrich tung gemäß dem Stand der Technik können jedoch die Speicherzellen mit einer zu großen Belastung beaufschlagt werden, wenn die Spannung an den Wortleitungen zu hoch ist, da keine Einrichtung zum Detektieren einer derartig hohen Spannung vorhanden ist. In diesem Fall werden die periphe ren Schaltungen der Vorrichtung stärker belastet. Wenn im Gegensatz hierzu die Spannung an den Wortleitungen infolge der großen Anzahl von simultan getriebenen Wortleitungen zu niedrig ist, muß die Kapazität einer Generatorschaltung für den Wortleitungspegel größer sein, wodurch die Integration vermindert wird.

Es ist eine Aufgabe der vorliegenden Erfindung, eine Halb leiterspeichervorrichtung zu schaffen, die eine Einbrenn testfunktion unter Verwendung einer geeigneten Netzversor gungsspannung ausführen kann, um dadurch die Testzeit zu verkürzen.

Diese Aufgabe wird erfindungsgemäß gelöst durch eine Halb leiterspeichervorrichtung gemäß der vorliegenden Erfindung, mit einer Anzahl von Wortleitungen, die an Speicherzellen angeschlossen sind, einer Generatorschaltung für den Wort leitungspegel zum Erzeugen einer geeigneten, den Wortlei tungspegel erzeugenden Spannung, die höher als eine Netz versorgungsspannung ist, und einer Anzahl von Wortleitungs treibern, jeweils zum Treiben einer der Wortleitungen unter Verwendung der den Wortleitungspegel erzeugenden Spannung, wobei eine Anzahl von Zeilendekodern eine erste Anzahl von Wortleitungstreibern in einem üblichen Modus aktiviert und eine zweite Anzahl von Wortleitungstreibern in einem Ein brenntest-Modus aktiviert. Die zweite Anzahl ist größer als die erste Anzahl. Eine Steuerschaltung detektiert die Wort leitungspegel erzeugende Spannung und verwendet eine Rück kopplung, um die Spannung auf einen bestimmten Pegel zu re geln.

Ausführungsformen der Erfindung werden anhand der folgenden Figuren im einzelnen beschrieben, in welchen zeigt:

Fig. 1A ein Schaltbild zur Erläuterung einer ersten Halb leiterspeichervorrichtung gemäß dem Stand der Tech nik;

Fig. 1B ein Schaltbild zur Erläuterung einer Modifikation der Vorrichtung gemäß Fig. 1A;

Fig. 2 ein Schaltbild der den Wortleitungspegel erzeu genden Schaltung gemäß der Fig. 1A und 1B;

Fig. 3 ein Schaltbild zur Erläuterung einer zweiten Halb leiterspeichervorrichtung gemäß dem Stand der Tech nik;

Fig. 4 ein Schaltbild zur Erläuterung einer dritten Halb leiterspeichervorrichtung gemäß dem Stand der Tech nik;

Fig. 5 ein Schaltbild zur Erläuterung einer ersten Ausfüh rungsform der Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung;

Fig. 6 ein Schaltbild zur Erläuterung einer Modifikation der Vorrichtung gemäß Fig. 5;

Fig. 7 ein Schaltbild zur Erläuterung einer zweiten Aus führungsform der Halbleiterspeichervorrichtung ge mäß der vorliegenden Erfindung;

Fig. 8 und 9 Schaltbilder zur Erläuterung von Zeilen-Vor dekodern, die in der Vorrichtung gemäß der Fig. 7 enthalten sind; und

Fig. 10 ein Blockschaltbild einer Modifikation der Steuer schaltung aus den Fig. 5, 6 und 7.

Bevor die Beschreibung der bevorzugten Ausführungsformen erfolgt, werden Halbleiterspeichervorrichtungen gemäß dem Stand der Technik, die eine Einbrenntestfunktion haben, an hand der Fig. 1A, 1B, 2, 3 und 4 erläutert.

Wie aus der Fig. 1A zu ersehen ist, die eine Halbleiter speichervorrichtung gemäß dem Stand der Technik zeigt (siehe Fig. 2 der JP-A-6-76599) sind Speicherzellen vom Typ mit einem Transistor und einem Kondensator, wie beispiels weise MC₁₁, zwischen Wortleitungen WL₁, WL₂ . . . und Bitlei tungspaaren, wie beispielsweise BL₁ und BL₁ geschal tet.

In einem üblichen Modus wird eine der Wortleitungen WL₁, WL₂ . . . durch einen Zeilendekoder 101 gewählt, um ein Zei lenadreßsignal ADD zu empfangen.

In einem Einbrenntestmodus werden alle Wortleitungen WL₁, WL₂ . . . durch eine Testschaltung 102 gewählt, um ein Testsi gnal Φ₁l und Φ₂ zu empfangen. An die Testschaltung ist eine Netzversorgungsspannung V_cc angelegt, und an die Testschal tung 102 ist auch eine höhere Netzversorgungsspannung V_cc1 (< V_cc) angelegt, die von einer einen Wortleitungspegel er zeugenden Schaltung 103 erzeugt wird.

In dem üblichen Modus, in welchem Testsignale Φ₁ und Φ₂ beide niedrig sind, ist das Ausgangssignal einer NOR-Schal tung 104 hoch, um den Zeilendekoder 101 zu aktivieren. So mit ist eine der Wortleitungen WL₁, WL₂ gewählt, und es wird bewirkt, daß sie hoch ist. In diesem Fall wird in der Testschaltung 102 ein Transistor 1022 durch das Testsignal Φ₁ über einen Transistor 1021 ausgeschaltet, und ein Tran sistor 1023 wird durch das Testsignal Φ₂ ausgeschaltet. So mit ist die Testschaltung 102 deaktiviert.

In einem Testmodus werden die Testsignale Φ₁ und Φ₂ beide hoch, und danach wird nur das Testsignal Φ₂ niedrig. Als Ergebnis ist das Ausgangssignal der NOR-Schaltung 104 nied rig, um den Zeilendekoder 101 zu deaktivieren. In diesem Fall ist in der Testschaltung zuerst die Drainspannung des Transistors 1023 0V (= V_ss), und die Gatespannung des Tran sistors 1022 ist V_cc-V_TH, wobei V_TH eine Schwellwertspan nung des N-Kanal-Transistors 1021 ist. Als nächstes wird, wenn das Testsignal Φ₂ niedrig wird, die Drainspannung des Transistors 1023 nach oben gezogen, um die Gatespannung des Transistors 102 infolge der kapazitiven Gate-Source-Kopp lung zu erhöhen. Als Ergebnis wird die Gatespannung des Transistors 1022 beträchtlich höher als V_cc, und daher wird die hohe Netzversorgungsspannung V_cc1 über den Transistor 1022 an die Wortleitung WL₁ sowie die Wortleitungen WL₂, WL₃ . . . angelegt. Somit sind alle Wortleitungen WL₁, WL₂ . . . unter Verwendung der hohen Netzversorgungsspannung V_cc1 ge wählt, so daß ein Einbrenntest ausgeführt wird.

Bei der Halbleiterspeichervorrichtung gemäß Fig. 1A kann die Testzeit verringert werden, da alle Wortleitungen gleichzeitig in einem Einbrenntest gewählt sind.

In der Fig. 1B, die eine Modifikation der Halbleiterspei chervorrichtung gemäß Fig. IA zeigt, werden in einem Ein brenntest-Modus nur zwei der Wortleitungen WL₁, WL₂, WL₃ und WL₄ unter Verwendung einer hohen Netzversorgungsspan nung V_cc1 gewählt (siehe Fig. 1 der JP-A-6-76599). Das heißt, in einem ersten Modus, in welchem die Testsignale Φ₁ und Φ₂ beide hoch sind und danach nur das Testsignal Φ₂ niedrig ist, sind die Wortleitungen WL₁ und WL₃ unter Ver wendung der hohen Netzversorgungsspannung V_cc1 gewählt. An dererseits ist in einem zweiten Modus, in welchem die Test signale Φ₁ und Φ₂ beide hoch sind und danach nur das Test signal Φ₁ niedrig ist, die Wortleitungen WL₂ und WL₄ unter Verwendung der hohen Netzversorgungsspannung V_cc1 gewählt.

In der Halbleiterspeichervorrichtung gemäß Fig. 1B kann die Testzeit ebenfalls verringert werden, da eine Anzahl von Wortleitungen simultan in einem Einbrenntest gewählt sind.

In der Fig. 2, die ein Detailschaltbild der den Wortlei tungspegel erzeugenden Schaltung 103 gemäß der Fig. 1A und 1B ist, sind CK₁ und CK₂ Taktsignale und RST ein Rück setzsignal. Als erstes ist das Taktsignal CK₁ niedrig, so daß eine Spannung am Knoten N₁ durch einen Inverter 201 verursacht wird und ein N-Kanal-Transistor 202 bei V_cc-V_TH ist. Als nächstes wird das Taktsignal CK₂ hoch gemacht, so daß die Spannung am Knoten N₁ durch die kapazitive Kopplung des Kondensators 203 nach oben gezogen wird. Daher wird ein N-Kanal-Transistor 204 eingeschaltet, um die Spannung am Knoten N₂ auf V_cc zu erhöhen. Danach wird die Spannung am Knoten N₂ durch die kapazitive Kopplung eines Kondensators 205 unter Verwendung des Taktsignal CK₂ über die Inverter 206 und 207 und eine NOR-Schaltung 208 hochgezogen. Daher wird der Transistor 209 eingeschaltet, so daß die Spannung V am Knoten N₃ V_cc wird. Weiterhin wird die Spannung am Knoten N₃ auf einen Pegel höher als V_cc durch eine kapazi tive Kopplung eines Kondensators 210 hochgezogen. In diesem Fall wird das Taktsignal CK₂ über die Inverter 211, 212 und 213 auf einen P-Kanal-Transistor 214 übertragen, so daß der Transistor 214 eingeschaltet ist. Als Ergebnis wird am Kno ten N₃ die hohe Spannung als die hohe Netzversorgungsspan nung V_cc1 erzeugt.

Somit wird die Spannung V_cc1 stufenweise durch die Taktsi gnale CK₁ und CK₂ erhöht.

Anzumerken ist, daß, wenn die hohe Netzversorgungsspannung V_cc1 nach unten gezogen werden muß, das Rücksetzsignal RST hoch gebracht wird.

In der Halbleiterspeichervorrichtung gemäß Fig. 1A oder 1B wird jedoch, da keine Vorrichtung zum Detektieren der hohen Netzversorgungsspannung V_cc1, die von der den Wortleitungs pegel erzeugenden Schaltung 103 erzeugt ist, vorhanden ist, wenn die Spannung an den Wortleitungen WL₁, WL₂, . . . zu hoch ist, eine zu hohe Belastung an die Speicherzellen, wie beispielsweise MC₁₁ angelegt. In diesem Fall wird an die periphere Schaltung der Vorrichtung eine größere Belastung angelegt. Im Gegensatz hierzu muß, wenn die Spannung an den Wortleitungen WL₁, W₂, . . . infolge der großen Anzahl der si multan getriebenen Wortleitungen zu niedrig ist, die Kapa zität der Kondensatoren 203, 205 und 210 der den Wortlei tungspegel erzeugenden Schaltung 103 größer sein, wodurch die Integration verringert wird.

In der Fig. 3, die eine zweite Halbleiterspeichervorrich tung gemäß dem Stand der Technik darstellt (siehe JP-A-7-244998), sind Wortleitungstreiber 2021, 2022 . . . zwischen einen Zeilenadreßdekoder 201 und Wortleitungen WL₁, WL₂, . . . geschaltet. Jeder der Wortleitungstreiber 2021, 2022, . . . ist durch einen Inverter aufgebaut, der durch einen p-Kanal-Transistor und einen N-Kanal-Transistor ge bildet ist, und zwischen einen Anschluß für eine Netzver sorgungsspannung V_cc und einen Knoten N₃₀₁ geschaltet. Über zwei Inverter 203 und 204, die jeweils aus einem P-Kanal- Transistor und einem N-Kanal-Transistor gebildet sind, wird ein Einbrenntestsignal BT an den Knoten N₃₀₁ angelegt.

In einem üblichen Modus, in welchem das Einbrenntestsignal BT niedrig ist, ist die Spannung am Knoten N₃₀₁ 0V (= V_ss). Als Ergebnis ist eine der Wortleitungen WL₁, WL₂ . . . ge wählt, und es ist bewirkt, daß sie hoch ist (= V_cc).

In dem Einbrenntestmodus, in welchem das Einbrenntestsignal BT hoch ist, ist die Spannung am Knoten N₃₀₁ hoch (= V_cc). Als Ergebnis sind alle Wortleitungen WL₁, WL₂ . . . gewählt, und es ist bewirkt, daß sie hoch sind (= V_cc). Somit kann die Testzeit verringert werden.

In der Halbleiterspeichervorrichtung gemäß Fig. 3 ist je doch der Aussiebungseffekt des Einbrenntestes klein, da die Spannungen an den Wortleitungen WL₁, WL₂, . . . während eines Einbrenntestmodus höchstenfalls V_cc sind.

In der Fig. 4, die eine dritte Halbleiterspeichervorrich tung gemäß dem Stand der Technik zeigt (siehe JP-A-7-282598), ist ein Hauptzeilendekoder dargestellt. Das heißt, DWLi0, DWLi1, DWLi2 und DWLi3, wobei nur i = 0 dargestellt ist, sind Wortleitungssignale, die durch zwei niedrigere Bits einer Zeilenadresse in einem Zeilenadreß-Vordekoder getrieben werden, und MWi, wobei nur i = 0 dargestellt ist, ist ein Wortleitungssignal, das durch die anderen oberen Bits der Zeilenadresse in dem Zeilenadreß-Vordekoder ge trieben wird.

In dem üblichen Modus, in welchem das Einbrenntestsignal BT niedrig ist, wird eines der Wortleitungssignale MWi und ei nes der Wortleitungssignale DwLi0, DWLi1, DWLi2 und DWLi3 gewählt, und es wird bewirkt, daß sie im Zeilenadreß-Vor dekoder hoch (= V_cc) sind. Als ein Ergebnis ist eine der Wortleitungen WL₁, WL₂, . . . gewählt, und es ist bewirkt, daß sie hoch (= V_cc) ist.

In dem Einbrenntestmodus, in welchem das Einbrenntestsignal B hoch ist, sind alle Wortleitungssignale MWi und alle der Wortleitungssignale DWLi0, DWLi1, DWLi2 und DWLi3 gewählt, und es ist bewirkt, daß sie in dem Zeilenadreß-Vordekoder hoch (= V_cc) sind. Als ein Ergebnis sind alle Wortleitungen WL₀, WL₁ . . . gewählt, und es ist bewirkt, daß sie hoch (= V_cc) sind. Somit kann die Testzeit reduziert werden.

In der Halbleiterspeichervorrichtung gemäß Fig. 4 ist je doch der Aussiebungseffekt des Einbrenntests klein, da die Spannungen an den Wortleitungen WL₁, WL₂ . . . während des Einbrenntests 2 höchstens V_cc sind.

In der Fig. 5, die eine erste Ausführungsform der Halblei terspeichervorrichtung gemäß der vorliegenden Erfindung zeigt, bezeichnen die Bezugsziffern 1-1, 1-2, . . . Zeilen adreßdekoder zum Empfangen von Zeilenadreßsignalen A2 (oder A2), A3 (oder A3), . . . A8 (oder A8), und die Bezugsziffern 2-1, 2-2, . . . bezeichnen Wortleitungstreiber, die jeweils an einen der Zeilenadreßdekoder angeschlossen sind. Die Zeilenadreßdekoder 1-1, 1-2, . . . werden durch ein Zeilendekoder-Aktivierungssignal Φ₀ aktiviert.

Durch die den Wortleitungspegel erzeugende Schaltung 3 wird den Wortleitungstreibern 2-1, 2-2, . . . auch eine höhere Netzversorgungsspannung V_cc1 (< V_cc) zugeführt. Die den Wortleitungspegel erzeugende Schaltung 3 hat den gleichen Aufbau wie die den Wortleitungspegel erzeugende Schaltung gemäß Fig. 2. In diesem Fall wird die den Wortleitungspegel erzeugende Schaltung 3 durch eine Steuerschaltung 4 gesteu ert, die die Netzversorgungsspannung V_cc1 detektiert, so daß die Netzversorgungsspannung V_cc1 nahe an einen bestimm ten Pegel gebracht wird. Anders ausgedrückt, wenn die Steu erschaltung 4 ein aktives internes Zeilenadreß-Tastsignal (row address strobe; RAS) od. dgl. empfängt, erzeugt die Steuerschaltung 4 die Taktsignale CK₁ und CK₂, um die den Wortleitungspegel erzeugende Schaltung 3 zu aktivieren. Wenn andererseits die Netzversorgungsspannung V_cc1 den vor stehend erwähnten bestimmten Pegel erreicht, stoppt die Steuerschaltung 4 das Erzeugen der Taktsignale CK₁ und CK₂, so daß die Netzversorgungsspannung V_cc1 auf dem bestimmten Pegel gehalten wird.

Der Zeilenadreßdekoder, wie beispielsweise 1-1, ist aus einem P-Kanal-Transistor Q₁₀ zum Empfangen des Zeilendeko der-Aktivierungssignals Φ₀, einem N-Kanal-Transistor Q₁₁ zum Empfangen eines Signals A2.A3, einem N-Kanal-Transi stor Q₁₂ zum Empfangen eines Signals A4.A5, einem N-Ka nal-Transistor Q₁₃ und einem N-Kanal-Transistor Q₁₄ zum Empfangen eines Einbrenntestsignals BT gebildet. Der Wort leitungstreiber, wie beispielsweise 2-1, ist aus einem In verter 1 ₁, einem N-Kanal-Transistor Q₁₅ und in Reihe ge schalteten N-Kanaltransistoren Q₁₆ und Q₁₇, die durch die Spannungen V_cc1 und V_ss gespeist werden, aufgebaut.

In einem üblichen Modus, in welchem das Einbrenntestsignal PT niedrig ist, werden die Transistoren Q₁₄, Q₂₄, . . . ausgeschaltet. Daher werden unter der Bedingung, daß das Zeilendekoder-Aktivierungssignal Φ₀ niedrig ist, wenn A2.A3 = "1" (hoch), A4.A5 = "1" und A6.A7.A8 = "1" ist, dann die Transistoren Q₁₁, Q₁₂ und Q₁₃ eingeschaltet, so daß die Spannung am Knoten N₁₁ auf 0V nach unten gezogen wird. Als ein Ergebnis wird die Spannung am Knoten N₁₂ V_cc-V_TH. In diesem Zustand wird, da der Transistor Q₁₇ ausgeschaltet ist, die Spannung am Knoten N₁₂ auf einen Pe gel höher als V_cc hochgezogen. Als Ergebnis wird die Wort leitung WL₁ durch die höhere Netzversorgungsspannung V_cc1 getrieben, wodurch die Wortleitung WL₁ gewählt wird. Ähn lich werden unter der Bedingung, daß das Zeilendekoder-Ak tivierungssignal Φ₀ niedrig ist, wenn A2.A3 = "1" (hoch), A4.A5 = "1" und A6.A7.A8 = "1" ist, die Transistoren Q₂₁, Q₂₂ und Q₂₃ eingeschaltet, so daß die Spannung am Kno ten N₂₁ auf 0V nach unten gezogen wird. Als ein Ergebnis wird die Spannung am Knoten N₂₂ V_cc-V_TH. In diesem Zu stand wird, da der Transistor Q₂₇ abgeschaltet ist, die Spannung am Knoten N₂₂ auf einen Pegel höher als V_cc gezo gen. Als ein Ergebnis wird die Wortleitung WL₂ durch die hohe Netzversorgungsspannung V_cc1 getrieben, wodurch die Wortleitung WL₂ gewählt wird.

Somit wird in einem üblichen Modus nur eine der Wortleitun gen WL₁, WL₂ . . . unter Verwendung der Netzversorgungsspan nung V_cc1 gewählt.

In einem Einbrenntestmodus werden die Transistoren Q₁₄, Q₂₄, . . . eingeschaltet, wenn die Einbrenntestspannung BT hoch ist. Daher werden die Spannungen an den Knoten N₂₀, N₂₁ ungeachtet der Adreßsignale A2, A3, . . . A8 auf 0V nach unten gezogen. Als Ergebnis werden die Spannungen an den Knoten N₁₂, N₂₂ . . . V_cc-V_TH. In diesem Zustand werden die Spannungen an den Knoten N₁₂, N₂₂, . . . auf einen Pegel höher als V_cc hochgezogen, da die Transistoren Q₁₇, Q₂₇, . . . aus geschaltet sind. Als Ergebnis werden alle Wortleitungen WL₁, WL₂ . . . durch die hohe Netzversorgungsspannung V_cc1 ge trieben, somit werden alle Wortleitungen WL₁, WL₂ . . . ge wählt.

Somit sind in einem Einbrenntestmodus alle Wortleitungen WL₁, WL₂ . . . unter Verwendung der Netzversorgungsspannung V_cc1 gewählt.

Anzumerken ist, daß der Einbrenntestzyklus üblicherweise über mehrere 100 µs geht. Daher kann, selbst wenn die Kapa zität der den Wortleitungspegel erzeugenden Schaltung 3 klein ist, die Spannung V_cc1 einen Pegel erreichen, der für den Aussiebungseffekt in mehreren 10 µs reichen. Daher ist die Anzahl der Wortleitungen angesichts eines erforderli chen Einbrenntestzyklus und der für eine Einbrennlast er forderlichen Zeit bestimmt. Beispielsweise können, wie in der Fig. 6 dargestellt, nur die Wortleitungen WL₁, WL₃ . . . unter Verwendung der Netzversorgungsspannung V_cc1 in einem Einbrenntest gewählt werden. Das heißt, die Anzahl der si multan getriebenen Wortleitungen in einem Einbrenntest wird geändert, so daß die Belastung an den Wortleitungen die gleiche Belastung wie an der peripheren Schaltung sein kann.

In der Fig. 7, die eine zweite Ausführungsform der Halblei terspeichervorrichtung gemäß der vorliegenden Erfindung zeigt, sind die Transistoren Q₁₄, Q₂₄, . . . der Fig. 5 wegge lassen. Wie ebenfalls in der Fig. 8 dargestellt, wird auch das Einbrenntestsignal BT in den Zeilenadreß-Vordekoder eingeleitet. In der Fig. 8 ist in einem üblichen Modus, in welchem das Einbrenntestsignal BT hoch ist, nur eines der Signale A2.A3, A2.A3 und A2.A3 hoch.

Daher ist nur eine der Wortleitungen WL₀, WL₁ . . . gewählt. In einem Einbrenntestmodus andererseits, in welchem das Einbrenntestsignal BT niedrig ist, sind alle Signale A2.A3, A2.A3, A2.A3 und A2.A3 hoch.

Daher sind unter der Bedingung, daß A4.A5 = A6.A7.A8 = "1", nur die Wortleitungen WL₀, WL₁ und WL₃ gewählt.

Gemäß Fig. 9, die eine Modifikation der Schaltung gemäß Fig. 8 ist, arbeitet die Schaltung auf die gleiche Art und Weise wie die Schaltung gemäß Fig. 8.

Zu den Fig. 8 und 9 ist anzumerken, daß die Signale A2 und A3 beliebig durch die Signale A4 und A5 ersetzt werden können. Den Schaltungen gemäß der Fig. 8 und 9 können auch die Signale A6, A7 und A8 zugeführt werden.

In den Fig. 5, 6 und 7 ist auch die Steuerschaltung 4 zu einer Steuerschaltung 4' modifiziert, die das Einbrenntest signal BT empfängt. Das heißt, wenn das Einbrenntestsignal BT hoch ist, erhöht die Steuerschaltung 4' die Netzversor gungsspannung V_cc1, wodurch der Aussiebungseffekt verbes sert wird.

Zusätzlich können die vorstehend erwähnten Ausführungsfor men bei Redundanzwortleitungen angewendet werden.

Wie vorstehend erläutert und gemäß der vorliegenden Erfin dung, kann in einem Einbrenntestmodus die Testzeit verrin gert und damit die Abtastinspektionskosten verringert wer den, da eine Anzahl von Wortleitungen unter Verwendung ei ner geeigneten Netzversorgungsleitung gewählt sind.

Claims

1. Halbleiterspeicher mit:
ersten und zweiten Netzversorgungsanschlüssen (V_cc, V_ss);
einer Anzahl von Wortleitungen (WL₁, WL₂, . . .), die an Spei cherzellen (MC₁₁, . . .) angeschlossen sind;
einer den Wortleitungspegel erzeugenden Schaltung (3) zum Erzeugen einer den Wortleitungspegel erzeugenden Spannung (V_cc1), die höher als eine Netzversorgungsspannung (V_cc) ist, an dem ersten Netzversorgungsanschluß ist;
einer Steuerschaltung (4), die an die den Wortleitungspegel erzeugende Schaltung angeschlossen ist, zum Detektieren und Rückführen der den Wortleitungspegel erzeugenden Spannung auf einen bestimmten Pegel;
einer Anzahl von Wortleitungstreibern (2-1, 2-2, . . .), die jeweils an eine der Wortleitungen und die den Wortleitungs pegel erzeugende Schaltung angeschlossen sind, wobei jeder der Wortleitungstreiber eine der Wortleitungen unter Ver wendung der den Wortleitungspegel erzeugenden Spannung treibt; und
einer Anzahl von Zeilendekodern (1-1, 1-2, . . .), die jeweils an einen der Wortleitungstreiber angeschlossen sind, um eine erste Anzahl von Wortleitungstreibern in einem übli chen Modus zu aktivieren und eine zweite Anzahl der Wort leitungstreiber in einem Einbrenntestmodus zu aktiveren, wobei die zweite Anzahl größer als die erste Anzahl ist.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jeder der Zei lendekoder aufweist:
einen Ausgangsknoten (N₁₁, N₂₁, . . .);
einen ersten Transistor (Q₁₀, Q₂₀, . . .), der zwischen den ersten Netzversorgungsanschluß und den Ausgangsknoten ge schaltet ist, wobei der erste Transistor durch ein Dekoder- Aktivierungssignal (Φ₀) eingeschaltet wird;
eine Anzahl von zweiten Transistoren (Q₁₁, Q₁₂, . . .), die zwischen den Ausgangsknoten und den zweiten Netzversor gungsanschluß geschaltet sind, um Adreßsignale (A2.A3, A4.A5, . . .) zu empfangen; und
einen dritten Transistor (Q₁₄, Q₂₄, . . .), der zwischen den Ausgangsknoten und den zweiten Netzversorgungsanschluß ge schaltet ist, um ein Einbrenntestsignal (BT) zu empfangen.

3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine erste Grup pe der Zeilendekoder aufweist:
einen ersten Ausgangsknoten (N₁₁, N₂₁ . . .),
einen ersten Transistor (Q₁₀, Q₂₀, . . .), der zwischen den ersten Netzversorgungsanschluß und den ersten Ausgangskno ten geschaltet ist, wobei der erste Transistor durch ein Dekoderaktivierungssignal (Φ₀) eingeschaltet wird;
eine Anzahl von zweiten Transistoren (Q₁₁, Q₁₂, . . .), die zwischen den ersten Ausgangsknoten und den zweiten Netzver sorgungsanschluß geschaltet sind, um Adreßsignale (A2.A3, A4.A5, . . .) zu empfangen; und
einen dritten Transistor (Q₁₄, Q₂₄, . . .), der zwischen den Ausgangsknoten und den zweiten Netzversorgungsanschluß ge schaltet ist, um ein Einbrenntestsignal (BT) zu empfangen;
wobei jede der zweiten Gruppe der Zeilendekoder aufweist:
einen zweiten Ausgangsknoten (N₁₁, N₂₁, . . .);
einen vierten Transistor (Q₁₀, Q₂₀, . . .), der zwischen den ersten Netzversorgungsanschluß und einen zweiten Ausgangs knoten geschaltet ist, wobei der erste Transistor durch ein Dekoderaktivierungssignal (Φ₀) eingeschaltet wird; und
eine Anzahl von fünften Transistoren (Q₁₁, Q₁₂, . . .), die zwischen den zweiten Ausgangsknoten und den zweiten Netz versorgungsanschluß geschaltet sind, um Adreßsignale (A2.A3, A4.A5, . . .) zu empfangen.

4. Vorrichtung nach Anspruch 1, weiterhin gekennzeichnet durch einen Zeilen vordekoder, der mit Vorstufen der Zeilendekoder verbunden ist, um externe Adreßsignale (A2, A3, . . .) zu empfangen und um Adreßsignale (A2.A3, A4.A5, . . .) durch logische Kom bination der Adreßsignale zu erzeugen und diese Adreßsig nale auf die Zeilendekoder zu übertragen, wobei ein Teil der Adreßsignale in dem Einbrenntestmodus hoch sind.

5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jeder der Wort leitungstreiber aufweist:
einen Inverter (I₁, I₂, . . .), der an einen der Zeilendekoder angeschlossen ist;
einen ersten Transistor (Q₁₅, Q₂₅) mit einem Drain, das an den Inverter angeschlossen ist, einem Gate, das an den er sten Netzversorgungsanschluß angeschlossen ist und einer Source;
einem zweiten Transistor (Q₁₆, Q₂₆, . . .) mit einem Drain, das an die den Wortleitungspegel erzeugende Schaltung ange schlossen ist, einem Gate, das an die Source des ersten Transistors angeschlossen ist, und einer Source, die an eine der Wortleitungen angeschlossen ist;
einen dritten Transistor (Q₁₇, Q₂₇, . . .), mit einem Drain, das an die Source des zweiten Transistors angeschlossen ist, einem Gate, das an einen der Zeilendekoder angeschlos sen ist, und einer Source, die an den zweiten Netzversor gungsanschluß angeschlossen ist.

6. Halbleiterspeichervorrichtung mit:
einer Anzahl von Speicherzellen (MC₁₁, . . .);
einer Anzahl von Wortleitungen (WL₁, WL₂₁ . . .), die an die Speicherzellen angeschlossen sind;
einer den Wortleitungspegel erzeugenden Schaltung (3) zum Erzeugen einer einen Wortleitungspegel erzeugenden Spannung (V_cc1), die höher als eine Netzversorgungsspannung (V_cc) ist;
einer Steuerschaltung (4), die an die den Wortleitungspegel erzeugende Schaltung angeschlossen ist, zum Rückführen der den Wortleitungspegel erzeugenden Spannung auf einen be stimmten Pegel;
einer Zeilenwählvorrichtung (1-1, 1-2, . . .; 2-1, 2-2, . . .), die an die Wortleitungen und die Einstellschaltung ange schlossen ist, um eine erste Anzahl der Wortleitungen unter Verwendung der den Wortleitungspegel erzeugenden Spannung in einem üblichen Modus zu wählen und eine zweite Anzahl der Wortleitungen unter Verwendung der Einstellspannung in einem Einbrenntestmodus zu wählen, wobei die zweite Anzahl größer als die erste Anzahl ist.

7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Zeilenwähl vorrichtung aufweist:
eine Anzahl von Wortleitungstreibern (2-1, 2-2, . . .), die jeweils an die den Wortleitungspegel erzeugende Schaltung und eine der Wortleitungen angeschlossen sind, zum Treiben einer der Wortleitungen unter Verwendung der den Wortlei tungspegel erzeugenden Spannung; und
eine Anzahl von Zeilendekodern (1-1, 1-2, . . .), die jeweils an einen der Wortleitungstreiber angeschlossen sind, um einen der Wortleitungstreiber zu aktivieren;
wobei wenigstens ein Teil der Zeilendekoder Transistoren (Q₁₄, Q₂₄, . . .) zum Empfangen eines Einbrenntestsignals PT aufweist, so daß wenigstens ein Teil der Zeilendekoder ent sprechende der Wortleitungstreiber aktiviert, wenn das Ein brenntestsignal aktiviert ist.

8. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Zeilenwähl vorrichtung aufweist:
eine Anzahl von Wortleitungstreibern (2-1, 2-2, . . .), die jeweils an die den Wortleitungspegel erzeugende Schaltung und eine der Wortleitungen angeschlossen sind, um die eine der Wortleitungen unter Verwendung der den Wortleitungspe gel erzeugenden Spannung zu treiben;
eine Anzahl von Zeilendekodern (1-1, 1-2, . . .), die jeweils an einen der Wortleitungstreiber angeschlossen sind, um den einen der Wortleitungstreiber zu aktivieren, und
einen Zeilenvordekoder, der an Vorstufen der Zeilendekoder angeschlossen ist, um externe Adreßsignale (A2, A3 . . .) zu empfangen und um Adreßsignale (A2.A3, A4.A5, . . .) durch logische Kombination der Adreßsignale zu erzeugen und diese Adreßsignale auf die Zeilendekoder zu übertragen, wobei ein Teil der Adreßsignale in dem Einbrenntestmodus hoch ist.