DE19730347B4 - Statische Halbleitervorrichtung, die eine variable Stromversorgungsspannung, die an eine Speicherzelle angelegt wird, abhängig von dem Status im Gebrauch aufweist, und Verfahren zum Testen derselben - Google Patents

Statische Halbleitervorrichtung, die eine variable Stromversorgungsspannung, die an eine Speicherzelle angelegt wird, abhängig von dem Status im Gebrauch aufweist, und Verfahren zum Testen derselben Download PDF

Info

Publication number
DE19730347B4
DE19730347B4 DE19730347A DE19730347A DE19730347B4 DE 19730347 B4 DE19730347 B4 DE 19730347B4 DE 19730347 A DE19730347 A DE 19730347A DE 19730347 A DE19730347 A DE 19730347A DE 19730347 B4 DE19730347 B4 DE 19730347B4
Authority
DE
Germany
Prior art keywords
power supply
supply voltage
level
memory cell
storage node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19730347A
Other languages
English (en)
Other versions
DE19730347A1 (de
Inventor
Hideki Kawamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19730347A1 publication Critical patent/DE19730347A1/de
Application granted granted Critical
Publication of DE19730347B4 publication Critical patent/DE19730347B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

Statische Halbleiterspeichervorrichtung mit einer Mehrzahl von statischen Speicherzellen (51a-51d), die jeweils einen ersten und einen zweiten Speicherknoten (SN1, SN2) aufweisen, die zur Speicherung einer Information in der Speicherzelle auf voneinander unterschiedliche Potentiale zu setzen sind, wobei die an die Speicherzelle angelegte Stromversorgungsspannung die Größe des Potentialunterschieds zwischen dem ersten und dem zweiten Speicherknoten der Speicherzelle beeinflußt,
einem Statusänderungsdetektionsmittel (77) zum Detektieren einer Änderung des Betriebsmodus der Halbleiterspeichervorrichtung zwischen einem normalen Gebrauch und einem Testmodus, und
einem Stromversorgungsspannungsauswahlmittel (79) zum Auswählen einer ersten Stromversorgungsspannung und Anlegen derselben an die Mehrzahl der Speicherzellen, wenn das Statusänderungsdetektionsmittel den normalen Betriebsmodus detektiert, und zum Auswählen einer zweiten Stromversorgungsspannung und Anlegen derselben an die Mehrzahl von Speicherzellen, wenn das Statusänderungsdetektionsmittel einen Testmodus als Betriebsmodus detektiert, wobei die zweite Stromversorgungsspannung niedriger als die erste Stromversorgungsspannung ist.

Description

  • Die vorliegende Erfindung bezieht sich auf eine statische Halbleitervorrichtung und auf ein Verfahren zum Testen derselben.
  • Insbesondere bezieht sie sich auf eine statische Halbleitervorrichtung, die zum Erzeugen einer Bedingung bzw. eines Zustandes, der vergleichbar zu einer Testumgebung bei niedriger Temperatur ist, bei normaler Temperatur oder bei hoher Temperatur in der Lage ist, und auf ein Verfahren zum Testen derselben.
  • 31 ist ein Schaltbild, das Details einer Speicherzelle eines statischen Speichers mit wahlfreiem Zugriff (im folgenden als SRAM bezeichnet) als eine herkömmliche statische Halbleitervorrichtung zeigt.
  • Unter Bezugnahme auf 31, die herkömmliche SRAM-Speicherzelle weist Treibertransistoren 57 und 59, Zugriffstransistoren 53 und 55 und Hochwiderstandselemente 61 und 63 auf. Eine Bitleitung BL ist mit einem NMOS-Transistor 43 als einer Bitlei tungslast verbunden, und eine Bitleitung/BL ist mit einem NMOS-Transistor 45 als einer Bitleitungslast verbunden.
  • Ein Lesebetrieb derselben wird nun beschrieben. Wenn angenommen wird, daß ein Speicherknoten SN1 auf einem hohen Niveau (Potentialniveau, im folgenden auch als Pegel bezeichnet) ist und das Potential eines Speicherknotens SN2 auf einem niedrigen Niveau ist, ist der Treibertransistor 57 abgeschaltet und der Treibertransistor 59 ist angeschaltet. Angenommen, daß das Potential einer Wortleitung WL auf niedrigem Niveau und nicht in einem ausgewählten Zustand ist, sind die Zugriffstransistoren 53 und 55 beide abgeschaltet. Wenn das Potential der Wortleitung WL ein hohes Niveau erreicht und ihr Zustand sich in einen ausgewählten Zustand ändert, werden die Zugriffstransistoren 53 und 55 beide angeschaltet.
  • Dann fließt ein Gleichstrom, das heißt ein Spaltenstrom, durch einen Weg von eine Stromversorgung 41 → NMOS-Transistor 45 → Bitleitung/BL → Zugriffstransistor 55 → Treibertransistor 59 → Masse 65. Der anfänglich fließende Spaltenstrom erhöht das Potentialniveau (Pegel) der Masse 65, die als die Source des Treibertransistors 59 dient, und als ein Ergebnis wird das Potential des Speicherknotens SN2 auf dem niedrigen Niveau leicht erhöht. Das Potential des Speicherknotens SN2 exakt in dem Moment, wenn die Wortleitung WL ansteigt, wird durch v0+v1 dargestellt, wobei v1 das erhöhte Potential und v0 das Drainpotential des Treibertransistors 59 bei einem An-Widerstand des Treiberstransistors darstellt. Das Potential schwingt sich auf v0 ein bzw. klingt auf v0 ab, wenn ein gewisser Zeitraum abgelaufen ist.
  • Des weiteren, da das Potential des Speicherknotens SN2, das als das Gatepotential des Treibertransistors 57 dient, leicht erhöht ist, wird der Zustand des Treibertransistors 57 von dem nicht-leitenden Zustand zu einem leicht leitenden Zustand verändert. Dieses verursacht, daß das Potential des Speicherknotens SN1 von dem hohen Niveau (Pegel) abfällt. Das Potential des Speicherknotens SN1 exakt zu dem Moment, wenn die Wortleitung BL ansteigt, wird durch eine Stromversorgungsspannung Vcc-v2 dargestellt, wobei v2 den Betrag des Potentialabfalls darstellt. Wenn ein gewisser Zeitraum abgelaufen ist, klingt das Potential des Speicherknotens SN1 auf eine Stromversorgungsspannung Vcc-Vth ab bzw. schwingt sich auf diese ein, wobei Vth die höhere Schwellspannung aus der Schwellspannung des NMOS-Transistors 43 und der Schwellspannung des Zugriffstransistors 53 darstellt.
  • Die Datenhalteeigenschaften werden durch die Beziehung in der Größe bzw. der Höhe des Potentials des Speicherknotens SN1 exakt in dem Moment, wenn die Wortleitung WL ansteigt, d.h.
  • Vhold-v2, und dem Potential des Speicherknotens SN2, d.h. v0+v1, bestimmt, wobei Vhold eine Stromversorgungsspannung beim Datenhalten darstellt. Genauer gesagt, wenn das Potential des Speicherknotens SN1, das durch Vhold-v2 dargestellt wird, größer als dasjenige des Speicherknotens SN2, das durch v0+v1 dargestellt wird, ist, werden Daten normalerweise gehalten. Wenn das Potential des Speicherknotens SN1, das durch Vhold-v2 dargestellt wird, kleiner als dasjenige des Speicherknotens SN2, das durch v0+v1 dargestellt wird, ist, werden gehaltene Daten invertiert.
  • Daher ist eine der härtesten Bedingungen für das Datenhalten der Speicherzellen der Moment, in dem die Differenz zwischen dem Potential des Speicherknotens SN1 und dem Potential des Speicherknotens SN2 vermindert wird, das heißt, der Moment, zu dem die Wortleitung WL (das heißt deren Potential bzw. Spannung) ansteigt (welches ein erster Faktor ist, der verursacht, daß eine Speicherzelle instabil wird). Des weiteren kann zum Reduzieren des Stromverbrauchs zum Datenhalten die Stromversor gungsspannung Vhold beim Datenhalten reduziert werden. Dieses reduziert die Differenz zwischen dem Potential des Speicherknotens SN1 und dem Potential des Speicherknotens SN2 weiter, und daher kann eine Dateninversion leicht verursacht werden (welches ein zweiter Faktor ist, der verursacht, daß eine Speicherzelle instabil wird). Des weiteren kann eine Dateninversion leicht verursacht werden, falls ein leichter Leckstrom aufgrund eines leichten Defektes oder ähnlichem an dem Speicherknoten SN1 verursacht wird, dessen Potential auf einem hohen Niveau bzw. Pegel gehalten wird (welches ein dritter Faktor ist, der verursacht, daß eine Speicherzelle instabil wird). Des weiteren wird eine Speicherzelle weiter bei niedriger Temperatur instabil gemacht (welches ein vierter Faktor ist, der verursacht, daß eine Speicherzelle instabil wird).
  • Ein Grund für eine Destabilisierung einer Speicherzelle bei niedriger Temperatur wird nun im Detail beschrieben. Eine Änderung in einer Stromversorgungsspannung, die von einer Stromzuführung 41 zugeführt wird, stimmt nicht mit einer Änderung im Potential des Speicherknotens SN1, der mit einer Stromversorgungsspannung von der Stromversorgung 41 über das Hochwiderstandselement 61 versorgt wird, überein (d.h., des Speicherknotens, der auf ein Potential auf hohem Niveau gesetzt ist). Genauer gesagt, das Potential des Speicherknotens SN1 ändert sich mit einer Zeitkonstante RC, die durch ein Produkt eines Widerstandswertes R des Hochwiderstandselementes 61 und eines Kapazitätswertes C des Speicherknotens SN1 dargestellt wird.
  • 32 illustriert eine Änderung im Potential des Speicherknotens SN1, der bei normaler Temperatur auf ein hohe Niveau gesetzt ist. Unter Bezugnahme auf 32, wenn die Stromversorgungsspannung Vcc von einem VccH-Pegel zu einem VccL-Pegel geändert wird, wird das Potential des Speicherknotens SN1 ebenfalls, der Änderung der Stromversorgungsspannung folgend, geändert. Dies gilt auch, wenn die Stromversorgungsspannung von dem VccL-Pegel zu dem VccH-Pegel geändert wird. Das heißt, bei der normalen Temperatur stimmen Änderungen in der Stromversorgungsspannung, die von der Stromversorgung 41 zugeführt werden, verfaßt mit Änderungen in dem Potential des Speicherknotens SN1, der auf ein hohes Niveau bzw. auf einen hohen Pegel gesetzt ist, nahezu überein. Es sollte bemerkt werden, daß die Hochwiderstandselemente 61 und 63 im allgemeinen aus Polysilizium ausgebildet sind. Polysilizium weist Temperatureigenschaften der Leitfähigkeit auf und der Widerstandwert ist bei niedrigerer Temperatur erhöht. Daher benötigt, je niedriger die Temperatur ist, ein Übergang des Potentials des Speicherknotens SN1, der auf einen hohen Pegel gesetzt ist, eine längere Zeit (RC) als eine Änderung der Stromversorgungsspannung, die von der Stromversorgung 41 zugeführt wird.
  • 33 illustriert eine Änderung des Potentials des Speicherknoten SN1, der bei niedriger Temperatur auf einen hohen Pegel gesetzt ist. Unter Bezugnahme auf 33, wenn die von der Stromversorgung 41 zugeführte Stromversorgungsspannung von dem VccH-Pegel auf den VccL-Pegel geändert wird, ändert sich das Potential des Speicherknoten SN1 langsamer als die Änderung der Stromversorgungsspannung Vcc. Das gilt auch, wenn die Stromversorgungsspannung Vcc von dem VccL-Pegel auf den VccH-Pegel geändert wird. Das heißt, ein Übergang des Potentials des Speicherknotens SN1, der auf einen hohen Pegel gesetzt ist, benötigt bei niedriger Temperatur eine längere Zeit (RC) als eine Änderung der Stromversorgungsspannung Vcc benötigt. Daher fließt, falls eine Wortleitung WL einen Pegel annimmt und eine Speicherzelle während eines Übergangs des Potentials des Speicherknoten SN1 vom VccL-Pgel auf den VccH-Pegel ausgewählt wird, das heißt bevor das Potential des Speicherknotens SN1 den VccL-Pegel erreicht, ein Spaltenstrom in der Speicherzelle und die Speicherzelle fällt in die instabilste Bedingung bzw. den instabilsten Zustand.
  • Die Speicherzellen sind typischerweise mit einem ausreichenden Spielraum entworfen, so daß sie Daten selbst in einer solchen instabilen Bedingung zufriedenstellend halten. Tatsächlich wird jedoch ein nicht zufriedenstellendes Datenhalten durch die oben beschriebenen Faktoren verursacht, und daher wird es benötigt, daß ein SRAM, der eine solche defekte Speicherzelle aufweist, entfernt wird. Das nicht zufriedenstellende Datenhalten, das durch die vier oben beschriebenen Faktoren verursacht wird, wird im folgenden als "Niedrigtemperatur-Haltedefekt" bezeichnet. Zum Entfernen eines SRAM, der eine Speicherzelle enthält, die den Niedrigtemperatur-Haltedefekt aufweist, wird eine Testumgebung bei niedriger Temperatur kreiert, um das Testen in dieser Umgebung ausführen zu können bzw. auszuführen.
  • Unter Bezugnahme auf 33, ein Test, der in einer solchen Umgebung mit niedriger Temperatur ausgeführt wird, wird nun beschrieben. Bei niedriger Temperatur wird die Stromversorgungsspannung Vcc zum Zeitpunkt T0 von dem VccL-Pegel auf den VccH-Pegel geändert. Dann wird eine Speicherzelle ausgewählt und ein Spaltenstrom fließt in sie. Des weiteren wird, nachdem das Potential des Speicherknotens einen lesbaren Pegel erreicht hat, ein Wert aus der Speicherzelle gelesen. Der gelesene Wert wird mit einem bei normaler Temperatur vor dem Plazieren des SRAM in der Niedrigtemperatur-Umgebung eingeschriebenen Wert verglichen, um zu bestimmen, ob ein Niedrigtemperatur-Haltedefekt verursacht worden ist.
  • Daher ist es für herkömmliche SRAMs notwendig, eine Niedrigtemperatur-Testumgebung zum Testen des Niedrigtemperatur-Haltedefekts und zum Ausführen des Testens in der Umgebung zu kreieren. Dieses verursacht enorme Kosten zur Kreierung der Niedrigtemperatur-Testumgebung.
  • Aus der DE 40 22 157 C2 ist eine statische Halbleitervorrichtung bekannt mit einer Mehrzahl von Speicherzellen, die jeweils einen ersten und einen zweiten Spannungsknoten aufweisen, die auf unterschiedliche Spannungspotentiale zu setzen sind.
    •
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine statische Halbleiterspeichervorrichtung, der zum Kreieren der Bedingung, die vergleichbar zu der Niedrigtemperatur-Testumgebung ist, bei normaler Temperatur oder bei einer Temperatur, die höher als die normale Temperatur ist, ohne Kreieren einer Niedrigtemperatur-Testumgebung in der Lage ist bzw. eine statische Halbleiterspeichervorrichtung, die zum Detektieren eines Niedrigtemperatur-Haltedefektes bei normaler Temperatur oder einer Temperatur, die höher als die normale Temperatur ist, in der Lage ist sowie ein Verfahren zum Testen einer solchen statischen Halbleiterspeichervorrichtung anzugeben.
  • Diese Aufgabe wird gelöst durch eine statische Halbleiterspeichervorrichtung nach Anspruch 1 bzw. ein Verfahren nach Anspruch 12.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Da eine Stromversorgungsspannung, die an eine Speicherzelle in einer statischen Halbleiterspeichervorrichtung entsprechend des ersten Aspekts der vorliegenden Erfindung angelegt wird, entsprechend der Statusänderungsdetektionsschaltung geändert wird, kann eine Stromversorgungsspannung, die kleiner als diejenige für den normalen Gebrauch ist, an eine Speicherzelle beim Ausführen eines Testens angelegt werden. Derart kann die Potentialdifferenz zwischen dem ersten Speicherknoten und dem zweiten Speicherknoten eine Speicherzelle verglichen mit derjenigen beim normalen Gebrauch vermindert werden. Dieses erlaubt eine Bedingung bzw. einen Zustand, der vergleichbar mit demjenigen einer Halbleiterspeichervorrichtung ist, die einer Niedrigtemperatur-Umgebung plaziert ist und derart können die Kosten, die zum Kreieren bzw. Erzeugen einer Testumgebung benötigt werden, reduziert werden. Des weiteren kann ein Niedrigtemperatur-Haltedefekt bei normaler Temperatur oder einer Temperatur, die höher als die normale Temperatur ist, detektiert werden.
  • Da ein Verfahren zum Testen einer statischen Halbleiterspeichervorrichtung entsprechend des zweiten Aspektes die Potentialdifferenz zwischen einem ersten Speicherknoten und einem zweiten Speicherknoten einer Speicherzelle auf eine Differenz bringt, die kleiner als diejenige beim normalen Gebrauch ist, kann eine Bedingung bzw. ein Zustand kreiert werden, der vergleichbar zu demjenigen einer statischen Halbleiterspeichervorrichtung ist, die in einer Niedrigtemperatur-Umgebung plaziert ist. Des weiteren kann ein Niedrigtemperatur-Halteeffekt bei der normalen Temperatur oder einer Temperatur, die höher als die normale Temperatur ist, detektiert werden.
    •
  • Weitere Merkmale und Zweckmäßigkeiten von Ausführungsbeispielen der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1 eine schematische Blockdarstellung, die den gesamten Aufbau eines SRAM entsprechend einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 2 eine schematische Blockdarstellung, die das Speicherzellenfeld und den peripheren Abschnitt desselben, die in 1 gezeigt sind, zeigt;
  • 3 ein Schaltbild, das Details der in 2 gezeigten Speicherzelle zeigt;
  • 4 ein Schaltbild, das Details eines ande ren Beispiels der in 2 gezeigten Speicherzelle zeigt;
  • 5 ein Schaltbild, das Details eines abermals weiteren Beispiels der in 2 gezeigten Speicherzelle zeigt;
  • 6 eine Signalformdarstellung, die den Zeitablauf eines Betriebes eines SRAM entsprechend der Ausführungsform der vorliegenden Erfindung illustriert;
  • 7 ein Schaltbild, das Details der Stromversorgungsspannungsauswahlschaltung, die in 1 gezeigt ist, zeigt;
  • 8A und 8B Zeitablaufdiagramme, die Betriebsabläufe einer Statusänderungsdetektionsschaltung 77 und einer Stromversorgungsspannungsauswahlschaltung 79, die in 7 gezeigt sind, zeigen;
  • 9 ein Schaltbild, das Details der in 7 gezeigten Statusänderungsdetektionsschaltung zeigt;
  • 10A und 10B Zeitablaufdiagramme zum Illustrieren von Betriebsabläufen der Statusänderungsdetektionsschaltung 77 und der Stromversorgungsspannungsauswahlschaltung 79, die in 9 gezeigt sind;
  • 11 ein Schaltbild, das Details eines anderen Beispiels des Spannungsherunterwand lers 81, der in 7 gezeigt ist, zeigt;
  • 12–24 Schaltbilder, die jeweils Details eines abermals weiteren Beispiels des Spannungsherunterwandlers 81, der in 7 gezeigt ist, zeigen;
  • 25 ein Schaltbild, das Details eines anderen Beispiels der Statusänderungsdetektionsschaltung 77, die in 7 gezeigt ist, zeigt;
  • 26A und 26B Zeitablaufdiagramm zum Illustrieren von Betriebsabläufen der Statusänderungsdetektionsschaltung 77 und der Stromversorgungsspannungsauswahlschaltung 79, die in 25 gezeigt sind;
  • 27 ein Schaltbild, das Detail eines abermals weiteren Beispiels der Statusänderungsdetektionsschaltung 77, die in 7 gezeigt ist, zeigt;
  • 28A und 28B Zeitablaufdiagramme zum Illustrieren von Betriebsabläufen der Statusänderungsdetektionsschaltung 77 und der Stromversorgungsspannungsauswahlschaltung 79, die in 27 gezeigt sind;
  • 29 ein Schaltbild, das Details eines abermals weiteren Beispiels der Statusänderungsdetektionsschaltung 77, die in 7 gezeigt ist, zeigt;
  • 30A und 30B Zeitablaufdiagramme zum Illustrieren von Betriebsabläufen der Statusänderungsdetektionsschaltung 77 und der Stromversorgungsspannungsauswahlschaltung 79, die in 29 gezeigt sind;
  • 31 ein Schaltbild, das Details einer herkömmlichen SRAM-Speicherzelle zeigt;
  • 32 eine Illustration einer Änderung des Potentials eines Speicherknotens (SN1) eines herkömmlichen SRAM bei normaler Temperatur; und
  • 33 eine Illustration der Änderung des Potentials eines Speicherknotens (SN1) eines herkömmlichen SRAM bei niedrigerer Temperatur.
  • 1 ist eine schematische Blockdarstellung, die den gesamten Aufbau eines SRAM einer statischen Halbleiterspeichervorrichtung entsprechend einer Ausführungsform der vorliegenden Erfindung zeigt. Unter Bezugnahme auf 1, der SRAM weist Gruppen von Adreßeingabeanschlüssen 1 und 3, einen CS-Eingabeanschluß 5, einen /CS-Eingabeanschluß 7, einen /WE-Eingabeanschluß 9, einen /OE-Eingabeanschluß 11, einen Datenausgabeanschluß 13, einen Dateneingabeanschluß 15, einen SP-Eingabeanschluß 101, einen Zeilenadreßpuffer 17, einen Zeilendekoder 19, eine Gruppe von Bitleitungslasten 21, ein Speicherzellenfeld 23, einen Multiplexer 25, einen Spaltendekoder 27, einen Spaltenadreßpuffer 29, eine Lese/Schreib-Steuerschaltung 31, einen Leseverstärker 33, einen Ausgabedatenpuffer 35, ein Schreibpuffer 37, ein Stromversorgungsspannungsauswahlschaltung 79, eine Statusände rungsdetektionsschaltung 77, einen Eingabedatenpuffer 39 und eine Datenausgabesteuerschaltung 40 auf. Der CS-Eingabeanschluß 5, der /CS-Eingabeanschluß 7, der /OE-Eingabeanschluß 11 und die Datenausgabesteuerschaltung 40 sind nicht notwendigerweise vorgesehen.
  • Die Gruppe von Adreßeingabeanschlüssen 1 empfängt ein Zeilenadreßsignal. Der Zeilenadreßpuffer 17 verstärkt oder invertiert ein Zeilenadreßsignal. Der Zeilendekoder 19 dekodiert ein Zeilenadreßsignal, das der Gruppe von Adreßeingabeanschlüssen 1 eingegeben wird. Die Gruppe von Adreßeingabeanschlüssen 3 empfängt ein Spaltenadreßsignal. Der Spaltenadreßpuffer 29 verstärkt oder invertiert ein Spaltenadreßsignal. Der Spaltendekoder 27 dekodiert ein Spaltenadreßsignal, das der Gruppe von Adreßeingabeanschlüssen 3 eingegeben wird. Das Speicherzellenfeld 23 weist Speicherzellen (nicht gezeigt) zum Speichern von Information, die in einer Matrix angeordnet sind, auf.
  • Der Leseverstärker 33 detektiert bzw. erfaßt und verstärkt eine gelesene Spannung, die eine kleine Amplitude aufweist. Der Ausgabedatenpuffer 35 verstärkt eine Ausgabe des Leseverstärkers 33 auf den Pegel, der nach außen (extern) auszugeben ist. Die Datenausgabesteuerschaltung 40 erlaubt eine Ausgabe des Ausgabedatenpuffers 35, die dem Datenausgabeanschluß 13 zuzuführen ist, wenn ein Ausgabefreigabesignal (Ausgabesteuersignal) /OE, das von dem /OE-Eingabeanschluß 11 eingegeben wird bzw. ist, einen niedrigen Pegel annimmt. Der Datenausgabeanschluß 13 gibt eine Ausgabe von dem Datenausgabepuffer 35 aus, das heißt Ausgabedaten Do. Der Dateneungabeanschluß 15 empfängt Schreibdaten Di. Der Eingabedatenpuffer 39 verstärkt ein Signal (Schreibdaten Di), das dem Eingabeanschluß 15 eingegeben wird bzw. ist. Der Schreibdatenpuffer 37 konvertiert den Wert Di, der durch den Eingabedatenpuffer 39 verstärkt worden ist, in einen Wert, der in eine Speicherzelle zu schreiben ist.
  • Der CS-Eingabeanschluß 5 empfängt ein Chipauswahlsignal CS. Wenn das Chipauswahlsignal CS einen hohen Pegel annimmt, wird ein Chip (SRAM) in einen ausgewählten Zustand gesetzt bzw. gebracht. Der /CS-Eingabeanschluß 7 empfängt ein Chipauswahlsignal /CS. Wenn das Chipauswahlsignal /CS auf einem niedrigen Pegel ist, wird bzw. ist der Chip (SRAM) in einen ausgewählten Zustand gesetzt. Der /WE-Eingabeanschluß 9 empfängt ein Schreibfreigabesignal (ein Lese/Schreib-Steuersignal) /WE. Wenn das Schreibfreigabesignal /WE auf einem niedrigen Pegel ist, kann ein Wert in eine Speicherzelle geschrieben werden. Wenn das Schreibfreigabesignal /WE einen hohen Pegel annimmt, kann ein Wert aus einer Speicherzelle gelesen werden. Das Lese/Schreib-Steuersignal 31 steuert den Leseverstärker 33, den Ausgabedatenpuffer 35, den Schreibpuffer 37 und ähnliches entsprechend des Auswählens/Nicht-Auswählens eines Chips und eines Datenlesemodus/Datenschreibmodus. Die Gruppe von Bitleitungslasten 21 setzt Bitleitungen (nicht gezeigt) des Speicherzellenfeldes 23 auf ein vorbestimmtes Potential. Das heißt, die Gruppe von Bitleitungslasten 21 lädt Bitleitungen vor.
  • 2 ist eine schematische Blockdarstellung, die das Speicherzellenfeld 23 und den peripheren Abschnitt desselben in dem in 1 gezeigten SRAM zeigt. Abschnitte, die ähnlich zu denjenigen sind, die in 1 gezeigt sind, sind durch die identischen Bezugszeichen bezeichnet, und die Beschreibung derselben wird, wenn es passend ist, nicht wiederholt. Unter Bezugnahme auf 2, das Speicherzellenfeld 23 weist Speicherzellen 51a-51d, die an Schnittpunkten von Bitleitungen BL und /BL mit Wortleitungen WL angeordnet sind, auf. Während Speicherzellen in dem Aufbau mit zwei Zeilen und zwei Spalten in 2 im Wege des Beispiels gezeigt sind, können drei oder mehr Zeilen und drei oder mehr Spalten das Speicherzellenfeld aufbauen.
  • Die Gruppe von Bitleitungslasten 21 weist NMOS-Transistoren 43, die jeweils zwischen einer Bitleitung BL des Speicherzellenfeldes 23 und einem Knoten, der eine Stromversorgungsspannung Vcc von einer Stromversorgung 41 empfängt, vorgesehen sind, und NMOS-Transistoren 45, die jeweils zwischen einer Bitleitung /BL des Speicherzellenfeldes 23 und einem Knoten, der die Stromversorgungsspannung Vcc von der Stromversorgung 41 empfängt, vorgesehen sind, auf. Die Gates der NMOS-Transistoren 43 und 45 empfangen die Stromversorgungsspannung Vcc von der Stromversorgung 41. Die Stromversorgung 41 ist eine externe Stromversorgung.
  • Der Multiplexer 25 weist NMOS-Transistoren 47, die jeweils zwischen einer Bitleitung BL des Speicherzellenfeldes 23 und einer Eingabe/Ausgabe-Leitung IO vorgesehen sind, und NMOS-Transistoren 49, die jeweils zwischen einer Bitleitung /BL des Speicherzellenfeldes 23 und eine Eingabe/Ausgabeleitung /IO vorgesehen sind, auf. Der Spaltendekoder 27 ist mit den Gates der NMOS-Transistoren 47 und 49 verbunden. Der Zeilendekoder 19 ist mit den Wortleitungen WL verbunden. Der Leseverstärker 33 ist mit einem Paar von Eingabe/Ausgabe-Leitungen IO und /IO verbunden und erfaßt und verstärkt die Differenz im Potential zwischen den gepaarten Eingabe/Ausgabe-Leitungen IO und /IO.
  • Ein Ausgabeknoten des Leseverstärkers 33 ist mit einem Eingabeknoten des Ausgabedatenpuffers 35 verbunden. Der Ausgabedatenpuffer 35 verstärkt eine Ausgabe des Leseverstärkers 33 zur Ausbildung von Ausgabedaten bzw. eines Ausgabewertes Do. Der Ausgabewert Do wird nach außen (extern) von dem Datenausgabeanschluß 13 als Reaktion auf das Ausgabefreigabesignal /OE ausgegeben. Ein Eingabeknoten des Eingabedatenpuffers 39 ist mit dem Dateneingabeanschluß 15 verbunden, und ein Ausgabeknoten des Einabedatenpuffers 39 ist mit einem Eingabeknoten des Schreibpuffers 37 verbunden. Ein Ausgabeknoten des Schreibpuffers 37 ist mit dem Paar von Eingabe/Ausgabe-Leitungen IO und /IO verbunden.
  • 3 ist ein Schaltbild, das die Einzelheiten (die Details) einer Speicherzelle vom Hochwiderstandslasttyp als ein Beispiel der Speicherzellen 51a-51d, die in 2 gezeigt sind, zeigt. Unter Bezugnahme auf 3, die Speicherzelle vom Hochwiderstandslasttyp weist Hochwiderstandselemente 61 und 63, Zugriffstransistoren 53 und 55 und Treibertransistoren 57 und 59 auf. Das Hochwiderstandselement 61 und der NMOS-Transistor 57 bilden einen Inverter 64, und das Hochwiderstandselement 63 und der NMOS-Transistor 59 bilden einen Inverter 66. Das Hochwiderstandselement 61 ist zwischen eine Stromversorgungsspannungszufuhrleitung PL2 und einen Speicherknoten SN1 geschaltet. Das Hochwiderstandselement 63 ist zwischen die Stromversorgungsspannungszufuhrleitung PL2 und einen Speicherknoten SN2. Der Treibertransistor 57 ist zwischen den Speicherknoten SN1 und einen Knoten, der eine Massespannung (Massepotential) von einer Masse 65 empfängt, geschaltet. Das Gate des Treibertransistors 57 ist mit dem Speicherknoten SN2 verbunden. Der Treibertransistor 59 ist zwischen den Speicherknoten SN2 und einen Knoten, der die Massespannung von der Masse 65 empfängt, geschaltet. Das Gate des Treibertransistors 59 ist mit dem Speicherknoten 5N1 verbunden. Der Zugriffstransistor 53 ist zwischen eine Bitleitung BL und den Speicherknoten SN1 geschaltet. Das Gate des Zugriffstransistors 53 ist mit einer Wortleitung WL verbunden. Der Zugriffstransistor 55 ist zwischen eine Bitleitung /BL und den Speicherknoten SN2 geschaltet. Das Gate des Zugriffstransistors 55 ist mit einer Wortleitung WL verbunden. Die Treibertransistoren 57 und 59 und die Zugriffstransistoren 53 und 55 sind NMOS-Transistoren.
  • 4 ist ein Schaltbild, das die Einzelheiten einer Speicherzelle vom CMOS-Typ als ein anderes Beispiel der Speicherzellen 51a-51d, die in 2 gezeigt sind, zeigt. Abschnitte, die ähnlich zu denjenigen sind, die in 3 gezeigt sind, werden durch die identischen Bezugszeichen bezeichnet und die Beschreibung derselben wird, wenn es passend ist, nicht wiederholt. Unter Bezugnahme auf 4, die Speicherzelle vom CMOS-Typ weist PMOS-Transistoren 69 und 71, Treibertransistoren 57 und 59 und Zugriffstransistoren 53 und 55 auf. Der PMOS-Transistor 69 und der NMOS-Transistor 57 bilden einen Inverter 64, und der PMOS-Transistor 71 und der NMOS-Transistor 59 bilden einen Inverter 66. Der PMOS-Transistor 69 ist zwischen eine Stromversorgungsspannungszufuhrleitung PL2 und einen Speicherknoten SN1 verbunden. Das Gate des PMOS-Transistors 69 ist mit einem Speicherknoten SN2 verbunden. Der PMOS-Transistor 71 ist zwischen die Stromversorgungszufuhrleitung PL2 und den Speicherknoten SN2 geschaltet. Das Gate des PMOS-Transistors 71 ist mit dem Speicherknoten SN1 verbunden.
  • 5 ist ein Schaltbild, das die Einzelheiten einer Speicherzelle vom TFT-Typ als ein abermals weiteres Beispiel der Speicherzellen 51a-51d, die in 2 gezeigt sind, zeigt. Abschnitte, die ähnlich zu denjenigen sind, die in 4 gezeigt sind, werden durch die identischen Bezugszeichen bezeichnet und eine Beschreibung derselben wird, wo es passend ist, nicht wiederholt. Unter Bezugnahme auf 5, die Speicherzelle vom TFT-Typ weist Dünnschichttransistoren (im folgenden als TFTs bezeichnet) 73 und 75, Treibertransistoren 57 und 59 und Zugriffstransistoren 53 und 55 auf. Der TFT 73 und der NMOS-Transistor 57 bilden einen Inverter 64, und der TFT 75 und der NMOS-Transistor 59 bilden einen Inverter 66. Der TFT 73 ist zwischen eine Stromversorgungsspannungszufuhrleitung PL2 und einen Speicherknoten SN1 geschaltet. Das Gate des TFT 73 ist mit einem Speicherknoten SN2 verbunden. Der TFT 75 ist zwischen die Stromversorgungsspannungszufuhrleitung PL2 und den Speicherknoten SN2 geschaltet. Das Gate des TFT 75 ist mit dem Speicherknoten SN1 verbunden. Die TFTs 73 und 75 sind p-Typ Transistoren.
  • 6 illustriert den Zeitablauf eines Betriebes eines SRAM entsprechend der Ausführungsform der vorliegenden Erfindung. Unter Bezugnahme auf die 1 und 2, 6 zeigt die Adreßsignale (ein Spaltenadreßsignal und ein Zeilenadreßsignal) Ai, die um den Zeitpunkt t0 eingegeben werden, Ausgaben AB von den Adreßpuffern (Spaltenadreßpuffer 29 und Zeilenadreßpuffer 17) um den Zeitpunkt t1, ein Potential WL der Wortleitung WL um den Zeitpunkt t2, Potentiale I/O von Eingabe/Ausgabe-Leitungen IO und /IO um den Zeitpunkt t3, einer Ausgabe SA von dem Leseverstärker 33 um den Zeitpunkt t4 und Daten Do, die nach außen ausgegeben werden, um den Zeitpunkt t5. Es sollte bemerkt werden, daß 6 einen Zeitablauf beim Lesebetrieb illustriert. Die horizontale Achse stellt die Zeit dar und die vertikale Achse stellt das Potential bzw. den Spannungspegel dar.
  • Unter Bezugnahme auf die 1 und 2, zum Auswählen der Speicherzelle 51a, als Beispiel, empfängt die Gruppe von Zeilenadreßeingabeanschlüssen 1 ein Zeilenadreßsignal entsprechend einer Zeile, in der die auszuwählende Speicherzelle 51a angeordnet ist. Dann setzt der Zeilendekoder 19 eine Wortleitung WL, die mit der Speicherzelle 51a, die auszuwählen ist, verbunden ist, auf einen Auswahlpegel (hoher Pegel, zum Beispiel) und setzt die anderen Wortleitungen WL auf einen Nicht-Auswahlpegel (niedriger Pegel, zum Beispiel). Die der auszuwählenden Speicherzelle 51a entsprechende Zeile wird derart ausgewählt.
  • Die Auswahl einer Spalte wird nun beschrieben. Die Gruppe von Adreßeingabeanschlüssen 3 empfängt ein Spaltenadreßsignal entsprechend einer Spalte, in der das Bitleitungspaar BL und /BL, das mit der auszuwählenden Speicherzelle 51a verbunden ist, angeordnet ist. Dann legt der Spaltendekoder 27 ein Signal auf hohem Pegel an die Gates der NMOS-Transistoren 47 und 49, die dem Bitleitungspaar BL und /BL, das mit der auszuwählenden Speicherzelle 51a verbunden ist, entsprechen. Derart werden nur die NMOS-Transistoren 47 und 49, die dem Bitleitungspaar BL und /BL entsprechend, das mit der auszuwählenden Speicherzelle 51 verbunden ist, angeschaltet, und das Bitleitungspaar BL und /BL, das mit der auszuwählenden Speicherzelle 51a verbunden ist, wird mit dem Eingabe/Ausgabe-Leitungspaar IO und /IO verbunden.
  • Die NMOS-Transistoren 47 und 49, die den anderen Bitleitungspaaren BL und /BL entsprechen, empfangen ein Signal auf niedrigem Pegel, und derart werden die NMOS-Transistoren 47 und 49, die den anderen Bitleitungspaaren BL und /BL entsprechen, ausgeschaltet. Dieses trennt die anderen Bitleitungspaare BL und /BL von den Eingabe/Ausgabe-Leitungen IO und /IO. Eine Spalte ist derart ausgewählt. Andere Speicherzellen 51a-51d werden in vergleichbarer Art und Weise ausgewählt.
  • Unter Bezugnahme auf 2 und 3, ein Lesebetrieb der ausgewählten Speicherzelle 51a wird nun beschrieben. Angenommen, daß der Speicherknoten SN1 der ausgewählten Speicherzelle 51a auf hohem Pegel und der Speicherknoten SN2 auf niedrigem Pegel ist, ist der eine Treibertransistor 57 der Speicherzelle 51a nichtleitend und der andere Treibertransistor 59 ist leitend. Da die Wortleitung WL, die mit der Speicherzelle 51a verbunden ist, einen hohen Pegel angenommen hat und ausgewählt worden ist, sind die Zugriffstransistoren 53 und 55 der Speicherzelle 51a beide leitend. Daher wird ein Gleichstrom durch den Weg von der Stromversorgung 41 → NMOS-Transistor 45 → Bitleitung /BL → Zugriffstransistor 55 → Treibertransistor 59 → Masse 65 erzeugt. Jedoch läuft der Gleichstrom nicht durch den anderen Weg, das heißt die Stromversorgung 41 → NMOS-Transistor 43 → Bitleitung BL → Zugriffstransistor 53 → Treibertransistor 57 → Masse 65, da der Treibertransistor 57 nicht leitet.
  • Das Potential der Bitleitung BL, welche keinen Gleichstrom führt, wird durch die Stromversorgungsspannung Vcc minus Vth dargestellt, und das Potential der Bitleitung /BL, welche einen Gleichstrom führt, wird durch Vcc-Vth-ΔV dargestellt, wobei Vth die Schwellspannung der NMOS-Transistoren (Bitleitungslasttransistoren) 43 und 45 darstellt, da die Bitleitung /BL, welche den Gleichstrom führt, ein durch die An-Zustands-Widerstände des Treibertransistors 59 und des Zugriffstransistors 55 und den An-Widerstand des NMOS-Transistors 45 widerstandsgeteiltes Potential aufweist, und das Potential der Bitleitung /BL wird derart von der Stromversorgungsspannung Vcc minus Vth um ΔV reduziert. ΔV wird als Bitleitungsamplitude bezeichnet. Typischerweise beträgt die Bitleitungsamplitude ΔV ungefähr 50mV bis 500mV und wird abhängig von der Größe des An-Zustands-Widerstands der NMOS-Transistoren (Bitleitungslasttransistoren) 43 und 45 eingestellt. Die Bitleitungsamplitude ΔV erscheint auf den gepaarten Eingabe/Ausgabe-Leitungen IO und /IO über die NMOS-Transistoren (Übertragungsgatter) 47 und 49. Die Bitleitungsamplitude ΔV, die auf den gepaarten Eingabe/Ausgabe-Leitungen IO und /IO erscheint, wird durch den Leseverstärker 33 verstärkt, durch den Ausgabedatenpuffer 35 weiter verstärkt und als Ausgabewert Do gelesen. Beim Lesen wird der Eingabedatenpuffer 39 durch die Lese/Schreib-Steuerschaltung 31 (1) so gesteuert, daß er die gepaarten Eingabe/Ausgabe-Leitungen IO und /IO nicht treibt.
  • Der Schreibbetrieb wird nun beschrieben. Das Potential für eine Bitleitung zum Schreiben eines Niedrig-Wertes wird zum Reduzieren auf ein niedriges Potential gezwungen und das Potential der anderen Bitleitung wird auf der Stromversorgungsspannung Vcc minus Vth zum Ausführen eines Datenschreibens gehalten. Als ein Beispiel, der Fall, in dem invertierte Daten bzw. ein invertierter wert in die Speicherzelle 51a geschrieben wird, wenn der Speicherknoten SN1 der Speicherzelle 51a einen hohen Pegel und der Speicherknoten SN2 einen niedrigen Pegel erhält, wird beschrieben. In diesem Fall setzt der Schreibpuffer 37 eine Eingabe/Ausgabe-Leitung IO auf niedrigen Pegel und die andere Eingabe/Ausgabe-Leitung /IO wird auf Stromversorgungsspannung Vcc minus Vth gehalten, und eine Bitleitung BL wird auf niedrigen Pegel gesetzt und die andere Bitleitung /BL wird auf Stromversorgungsspannung Vcc minus Vth zum Ausführen eines Schreibbetriebs gehalten.
  • Die Eigenschaften der vorliegenden Erfindung werden nun beschrieben. Der Unterschied im Potential zwischen dem Speicherknoten SN1 und Speicherknoten SN2 einer Speicherzelle ist, wenn der SRAM in einer Niedrigtemperatur-Umgebung plaziert ist (3 bis 5), kleiner als die Potentialdifferenz zwischen dem Speicherknoten SN1 und dem Speicherknoten SN2 bei normaler Temperatur (hoher Temperatur). Darum muß, damit ein SRAM, der bei normaler Temperatur (hoher Temperatur) angeordnet ist, einen Zustand annimmt, der vergleichbar mit dem ist, in dem ein SRAM in der Niedrigtemperatur-Umgebung plaziert ist, die Potentialdifferenz zwischen dem Speicherknoten SN1 und dem Speicherknoten SN2 bei normaler Temperatur (hoher Temperatur) reduziert werden. Dann kann beim Ausführen des Testens bei der normalen Temperatur (hohen Temperatur) auf Stabilität einer Speicherzelle eine Bedingung, die vergleichbar zu der ist, wenn das Testen in der Niedrigtemperatur-Umgebung ausgeführt wird, erhalten werden, indem die Differenz im Potential zwischen dem Speicherknoten SN1 und dem Speicherknoten SN2 der Speicherzelle kleiner als bei dem normalen Gebrauch gemacht wird. Genauer gesagt, die an die Lastelemente (Hochwiderstandselemente 61 und 63, die in 3 gezeigt sind, PMOS-Transistoren 69 und 71, die in 4 gezeigt sind, und TFTs 73 und 75, die in 5 gezeigt sind) der Speicherzelle zum Ausführen des Testens angelegte Spannung wird kleiner als die in dem normalen Gebrauch angelegte Spannung gemacht, zum Erzeugen bzw. Kreieren einer Bedingung (eines Zustandes), die vergleichbar zu der eines SRAM in der Niedrig temperatur-Umgebung ist. Die Schaltungen für eine derartige Reduzierung der an die Lastelemente eines SRAM beim Ausführen des Testens angelegten Spannung (d.h. die Schaltungen zum Ändern des Zustandes eines SRAM beim Ausführen eines Testens) sind eine Statusänderungsdetektionsschaltung 77 und eine Stromversorgungsspannungsauswahlschaltung 79, die in 1 gezeigt sind.
  • 7 ist ein Schaltbild, das die Einzelheiten der in 1 gezeigten Stromversorgungsspannungsauswahlschaltung 79 zeigt. Abschnitte, die vergleichbar zu denjenigen sind, die in 1-5 gezeigt sind, sind durch die identischen Bezugszeichen bezeichnet und eine Beschreibung der selben wird, wo es passend ist, nicht wiederholt. Unter Bezugnahme auf 7, die Stromversorgungsspannungsauswahlschaltung 79 weist einen PMOS-Transistor 83 und einen Spannungsherunterwandler 81 auf. Der Spanriungsherunterwandler 81 weist NMOS-Transistoren 85 und 87 auf. Der PMOS-Transistor 83 ist zwischen eine Spannungsversorgungszufuhrleitung PL1, die von einer Stromversorgung 41 mit einer Stromversorgungsspannung Vcc versorgt wird, und eine Stromversorgungsspannungzufuhrleitung PL2 geschaltet, und sein Gate ist mit einem Knoten N1 verbunden. Die NMOS-Transistoren 85 und 87 sind in Reihe zwischen die Stromversorgungsspannungszufuhrleitungen PL1 und PL2 geschaltet. Die NMOS-Transistoren 85 und 87 sind diodengeschaltet (d.h. als Diode geschaltet).
  • Im normalen Gebrauch setzt die Statusänderungsdetektionsschaltung 77 den Knoten N1 auf den niedrigen Pegel. Dieses verursacht, daß der PMOS-Transistor 83 angeschaltet wird und die Stromversorgungsspannungszufuhrleitung PL2 die Stromversorgungsspannung Vcc von der Stromversorgung 41 empfängt. Beim Ausführen eines Testens setzt die Statusänderungsdetektionsschaltung 77 den Knoten N1 auf hohen Pegel. Dieses verursacht, daß der PMOS-Transistor 83 ausgeschaltet wird und die Stromversorgungsspannungszufuhrleitung PL2 eine Spannung, die durch den Spannungsherunterwandler 81 aus der Stromversorgungsspannung Vcc, die durch die Stromversorgung 41 zugeführt wird, heruntergewandelt ist, empfängt. Wenn es von der Speicherzelle aus gesehen wird, kann die Stromversorgungsspannung, die an die Stromversorgungsspannungszufuhrleitung PL2 beim normalen Gebrauch angelegt ist, als eine erste Stromversorgungsspannung bezeichnet werden, und eine Spannung, die von der Stromversorgungsspannung Vcc, die von der Stromversorgung 41 zugeführt wird, heruntergewandelt ist und der Stromversorgungsspannungszufuhrleitung PL2 zugeführt wird, kann als eine zweite Stromversorgungsspannung bezeichnet werden.
  • Die 8A und 8B zeigen Zeitablaufdiagramm zum Illustrieren von Betriebsabläufen der Statusänderungsdetektionsschaltung 77 und der Stromversorgungsspannungsauswahlschaltung 79, die in 7 gezeigt sind, im Detail. Unter Bezugnahme auf die 1, 3, 7 und 8A und 8B, ein Schreibbetrieb wird zum Zeitpunkt T1 vervollständigt bzw. abgeschlossen und das Schreibfreigabesignal /WE wird zum Zeitpunkt T1 auf hohen Pegel geändert. Das Schreibfreigabesignal /WE und die Chipauswahlsignale CS und /CS nehmen einen hohen Pegel an, wenn ihre Pegel gleich VIH oder mehr sind, und sie nehmen eine niedrigen Pegel an, wenn ihre Pegel gleich VIL oder weniger sind. Der Fall, in dem das Potential des Speicherknotens SN1 auf hohen Pegel und das Potential des Speicherknotens SN2 auf niedrigen Pegel gesetzt ist bzw. wird, wird nun in Betracht gezogen.
  • Zum Zeitpunkt T1 erreicht die Stromversorgungsspannung Vcc den VccH-Pegel. Zwischen dem Zeitpunkt T1 und dem Zeitpunkt T2 wird die Stromversorgungsspannung Vcc auf den VccL-Pegel (< VccH) gesetzt. Als Reaktion ändert sich das Potential der Stromversorgungsspannungszufuhrleitung PL2 (Speicherknoten SN1) von dem VccH-Pegel auf den VccL-Pegel. Zum Zeitpunkt T3, zu dem ein Testen ausgeführt wird, setzt die Statusänderungsdetektionsschal tung 77 das Potential des Knotens N1 auf hohen Pegel. Das heißt, das Potential des Knotens N1 erreicht den VccL-Pegel. Derart ist der PMOS-Transistor 83 nicht-leitend. Während der PMOS-Transistor 83 nicht leitet, wird eine Spannung, die durch die beiden diodengeschalteten NMOS-Transistoren 85 und 87 aus der Stromversorgungsspannung Vcc, die von der Stromversorgung 41 zugeführt wird, heruntergewandelt ist (d.h. VccT-Pegel), der Stromversorgungsspannungszufuhrleitung PL2 (Speicherknoten SN1) zugeführt. Der Pegel, der der Stromversorgungsspannungszufuhrleitung PL2 (Speicherknoten SN1) zugeführten Spannung wird zwischen den Zeitpunkten T3 und T4 durch VccT=VccL–2Vth dargestellt, wobei Vth (>0) die Schwellspannung der NMOS-Transistoren 85 und 87 darstellt.
  • Während die Zustandsänderungsdetektionsschaltung 77 des Potential des Knotens N1 auf hohem Pegel (VccL-Pegel) hält (Zeitpunkte T3-T4), das heißt, während der PMOS-Transistor 83 nicht leitend ist, werden die Potentiale der Wortleitungen aufeinanderfolgend auf hohen Pegel gesetzt, um einen Spaltenstrom in alle Speicherzellen fließen zu lassen. Das heißt, ein Lesebetrieb wird so ausgeführt, daß am Ende alle Wortleitungen ausgewählt sind bzw. waren. Ein Lesebetrieb, bei dem alle Wortleitungen einen hohen Pegel annehmen, um einen Spaltenstrom in alle Speicherzellen fließen zu lassen, muß zwischen den Zeitpunkten T3 und T4 ausgeführt werden. Es sollte bemerkt werden, daß die Stromversorgungsspannung Vcc, die zwischen den Zeitpunkten T3 und T4 an die peripheren Schaltungen (d.h. die Schaltungen, die etwas anderes als die Speicherzelle sind) angelegt wird, auf VccL-Pegel ist. Wenn eine Spannung, die an die Stromversorgungsspannungszufuhrleitung PL2 angelegt ist, kleiner als die Stromversorgungsspannung Vcc, die an die peripheren Schaltungen angelegt ist, ist, das heißt zwischen den Zeitpunkten T3 und T4, können verschiedene Versandtests (vor dem Versand auszuführende Tests), die sich auf die Stabilität von Speicherzellen beziehen, effizient ausgeführt werden.
  • Beim Zeitpunkt T6 erreicht die Stromversorgungsspannung Vcc den VccH-Pegel. Wenn das Potential des Knotens N1 zum Zeitpunkt T5 den niedrigen Pegel (0V) erreicht, ist der PMOS-Transistor 83 vollständig leitend. Derart empfängt die Stromversorgungsspannungszufuhrleitung PL2 (Speicherknoten SN1) eine Stromversorgungsspannung Vcc auf VccH-Pegel. Die peripheren Schaltungen empfangen ebenfalls eine Stromversorgungsspannung Vcc auf VccH-Pegel von der Stromversorgung 41. Ein Lesebetrieb wird für jede von allen Speicherzellen nach dem Zeitpunkt T6 ausgeführt und die gelesenen Daten werden mit den Daten, die vor dem Zeitpunkt T1 eingeschrieben worden sind, verglichen, um zu bestimmen, ob die Daten miteinander übereinstimmen. Genauer gesagt, eine Bestanden/Durchgefallen-Beurteilung wird für alle Speicherzellen nach dem Zeitpunkt T6 zum Detektieren jedweden Haltedefekts ausgeführt. Es sollte bemerkt werden, daß eine Bestanden/Durchgefallen-Beurteilung zwischen den Zeitpunkten T3 und T4 nicht ausgeführt werden muß, da die Lesebetriebsabläufe ausgeführt werden, um alle Wortleitungen auf hohen Pegel zu setzen und einen Spaltenstrom in alle Speicherzellen fließen zu lassen. Es sollte ebenfalls bemerkt werden, daß der Zeitraum zwischen den Zeitpunkten T3 und T4 ein Zeitraum ist, in dem ein Testen ausgeführt wird. Der VccH-Pegel kann zwischen den Zeitpunkten T1 und T6 mit dem VccL-Pegel übereinstimmen.
  • Wie oben beschrieben worden ist, in einem SRAM entsprechend der Ausführungsform der vorliegenden Erfindung wird eine Spannung, die kleiner als diejenige beim normalen Gebrauch ist, an die Stromversorgungsspannungszufuhrleitung PL2 (eine Speicherzelle) beim Ausführen eines Testens angelegt, um die Potentialdifferenz zwischen den Speicherknoten SN1 und SN2 kleiner als die Potentialdifferenz zwischen den Speicherknoten SN1 und SN2 bei normalem Gebrauch zu machen, so daß eine Bedingung bzw. ein Zustand, der vergleichbar zu derjenigen Bedingung bzw. demjenigen Zustand eines SRAM ist, der in einer Niedrigtemperatur-Testumgebung plaziert ist, erzeugt (kreiert) wird. Derart muß mit einem SRAM entsprechend der Ausführungsform der vorliegenden Erfindung eine Niedrigtemperatur-Testumgebung nicht erzeugt bzw. kreiert werden, und derart können die für das Testen benötigten Kosten reduziert werden. Des weiteren kann eine Speicherzelle, die bei niedriger Temperatur einen Datenhaltedefekt aufweisen würde, bei normaler Temperatur oder höherer Temperatur detektiert bzw. erkannt werden, und derart kann ein SRAM, der eine solche defekte Speicherzelle enthält, entfernt bzw. aussortiert werden.
  • Es sollte bemerkt werden, daß das Chipauswahlsignal CS immer auf hohem Pegel und das Chipauswahlsignal /CS immer auf niedrigem Pegel ist. Das Schreibfreigabesignal /WE ist nach dem Zeitpunkt T1 immer auf hohem Pegel. Die Chipauswahlsignale CS und /CS müssen für einen SRAM, der die Chipauswahlsignale CS und /CS nicht aufweist, nicht in Betracht gezogen werden.
  • 9 ist ein Schaltbild, das die Einzelheiten der in 7 gezeigten Statusänderungsdetektionsschaltung 77 zeigt. Abschnitte, die vergleichbar zu denjenigen sind, die in den 1 und 7 gezeigt sind, werden durch die identischen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird, wenn es passend ist, nicht wiederholt. Unter Bezugnahme auf 9, eine Statusänderungsdetektionsschaltung 77 weist PMOS-Transistoren 91 und 93, einen NMOS-Transistor 89, Inverter 95 und 97 und einen Kondensator 99 auf. Der PMOS-Transistor 91 und der NMOS-Transistor 89 sind in Reihe zwischen einen Knoten, der mit einem SP-Eingabeanschluß 101 verbunden ist, und einen Knoten, der eine Massespannung (Massepotential) von der Masse 65 empfängt, geschaltet. Die Gates des PMOS-Transistors 91 und des NMOS-Transistors 89 empfangen die Stromversorgungsspannung Vcc von der Stromversorgung 41. Der Inverter 95 ist zwischen den Knoten N2 und N3 vorgesehen. Der Inverter 97 ist zwischen den Knoten N3 und N1 vorgesehen. Der Kondensator 99 ist zwischen dem Knoten N1 und einem Knoten, der die Massespannung von der Masse 65 empfängt, vorgesehen. Der PMOS-Transistor 93 ist zwischen einem Knoten, der die Stromversorgungsspannung Vcc von der Stromversorgung 41 empfängt, und dem Knoten N3 vorgesehen, und sein Gate ist mit dem Knoten N1 verbunden.
  • Die 10A und 10B sind Zeitablaufdiagramme zum Illustrieren von Betriebsabläufen der Statusänderungsdetektionsschaltung 77 und Stromversorgungsspannungsauswahlschaltung 79, die in 9 gezeigt sind. Die Stromversorgungsspannung, Signale und Knoten, die identisch zu der Stromversorgungsspannung, den Signalen und den Knoten sind, die in 8A und 8B gezeigt sind, sind durch identische Bezugszeichen bezeichnet und eine Beschreibung derselben wird, wenn es passend ist, nicht wiederholt. Unter Bezugnahme auf die 9 und 10A und 10B, ein Signal SP, das dem SP-Eingabeanschluß 101 zum Zeitpunkt t2 eingegeben wird, ist auf den Pegel der Stromversorgungsspannung Vcc plus |Vthp| oder mehr erhöht, wobei Vthp (<0) die Schwellspannung des PMOS-Transistors 91 darstellt. Eine Spannung, die gleich zu oder mehr als der Pegel der Stromversorgungsspannung Vcc plus |Vthp| ist, wird im folgenden als Superhochpegelspannung bezeichnet.
  • Wenn das Signal SP zum Zeitpunkt t2 mindestens Vcc+|Vthp|–Pegel erreicht bzw. annimmt, leitet der PMOS-Transistor 91 und das Potential des Knotens N2 erreicht hohen Pegel. Dieses verursacht, daß das Potential des Knotens N1 hohen Pegel (VccL-Pegel) annimmt bzw. erreicht. Der NMOS-Transistor 89 ist ebenfalls leitend, und das Potential des Knotens N2 hängt von der Beziehung der Größe der Treiberfähigkeit zwischen dem PMOS-Transistor 91 und dem NMOS-Transistor 89 ab. Daher ist gefordert, daß die Größe des PMOS-Transistors 91 merklich größer als die Größe des NMOS-Transistors 89 ist. Da die Treiberfähigkeit eines Transistors abhängig vom Herstellungsverfahren variiert, sind die Größen der Transistoren 91 und 89 so bestimmt, daß gesichert ist, daß das Potential des Knotens N2 beim Ausführen eines Testens hohen Pegel erreicht, genauer gesagt, es ist gesichert, daß die Ausgabe des Inverters 95 niedrigen Pegel erreicht bzw. annimmt.
  • Wenn der Inverter 95 ein Signal auf niedrigem Pegel ausgibt, gibt der Inverter 97 ein Signal auf hohem Pegel aus und der PMOS-Transistor 83 ist nicht-leitend. Der PMOS-Transistor 93 und der Kondensator 99 sind vorgesehen, um zu sichern, daß der PMOS-Transistor 83 leitend gemacht wird, wenn das Testen nicht ausgeführt wird, oder wenn die Stromversorgung angeschaltet wird. Wenn das Signal SP zum Zeitpunkt t4 unter den Vcc+|Vthp|-Pegel reduziert wird, erreicht der Knoten N1 als Reaktion niedrigen Pegel. Dieses verursacht, daß der PMOS-Transistor 83 zum Zeitpunkt T5 vollständig leitet und daß die Stromversorgungsspannungszufuhrleitung PL2 eine Stromversorgungsspannung Vcc auf VccH-Pegel empfängt. Derart wird der Zeitraum, während welchem ein Testen ausgeführt wird (Zeitpunkte T3-T4) abhängig von dem Zeitraum, während dessen das Signal SP den hohen Pegel annimmt, gesteuert.
  • Die 11–24 sind Schaltbilder, die Einzelheiten anderer Beispiele des Spannungsherunterwandlers (Spannungsherunter- wandlungsschaltung) 81, der in 7 gezeigt ist, zeigen. Abschnitte, die vergleichbar zu denjenigen sind, die in 7 gezeigt sind, sind durch die identischen Bezugszeichen bezeichnet und eine Beschreibung derselben wird, wenn es passend ist, nicht wiederholt. Unter Bezugnahme auf 11, ein Spannungsherunterwandler 81 wird durch einen NMOS-Transistor gebildet. Das Gate und das Drain des NMOS-Transistors 103 sind mit der Stromversorgungsspannungszufuhrleitung PL1, die die Stromversorgungsspannung Vcc von der Stromversorgung 41 empfängt, verbunden, und die Source ist mit der Stromversorgungsspannungszufuhrleitung PL2 verbunden. Mit einem solchen Spannungsherunterwandler ist der Pegel der Spannung, die zwischen den Zeitpunkten T3 und T4 an die Stromversorgungsspannungszufuhrleitung PL2 angelegt wird, VccT=VccL–Vth, wobei Vth die Schwellspannung des NMOS-Transistors 103 ist.
  • Unter Bezugnahme auf 12, ein Spannungsherunterwandler 81 wird von drei NMOS-Transistoren 105, 107 und 109 gebildet. Die NMOS-Transistoren 105, 107 und 109 sind in Reihe zwischen die Stromversorgungsspannungszufuhrleitung PL1, die eine Stromversorgungsspannung von der Stromversorgung 41 empfängt, und die Stromversorgungsspannungszufuhrleitung PL2 geschaltet. Die NMOS-Transistoren 105, 107 und 109 sind jeweils diodengeschaltet. Der Pegel der Spannung, die zwischen den Zeitpunkten T3 und T4 an die Stromversorgungsspannungszufuhrleitung PL2 angelegt wird, ist VccT=VccL–3Vth, wobei Vth die Schwellspannung von jedem der NMOS-Transistoren 105, 107 und 109 ist.
  • Wie oben beschrieben worden ist, kann jedwede Anzahl von NMOS-Transistoren, die den Spannungsherunterwandler 81 bilden, abhängig von dem eingestellten Wert einer Spannung, die beim Ausführen eines Testens an eine Speicherzelle angelegt wird, verwendet werden. Der Pegel der Spannung, der an die Speicherzelle (Stromversorgungsspannungszufuhrleitung PL2) zwischen den Zeitpunkten T3 und T4 angelegt wird, ist VccL–t·Vth, wobei t (t ≥ 1, t ist eine positive ganze Zahl) die Anzahl der NMOS-Transistoren, die den Spannungsherunterwandler 81 bilden, darstellt und Vth (>0) die Schwellspannung eines NMOS-Transistors, der die Spannungsherunterwandlerschaltung 81 bildet, darstellt.
  • Unter Bezugnahme auf 13, ein Spannungsherunterwandler 81 wird durch eine pn-Übergangsdiode 111 gebildet. Die p-Typ-Schicht der pn-Übergangsdiode 111 ist mit einer Stromversorgungsspannungszufuhrleitung PL1, die eine Stromversorgungsspannung Vcc von der Stromversorgung 41 empfängt, verbunden und die n-Typ-Schicht der pn-Übergangsdiode 111 ist mit der Stromversorgungsspannungszufuhrleitung PL2 verbunden. Das heißt, die Anode der pn-Übergangsdiode 111 ist mit der Stromversorgungs spannungszufuhrleitung PL1, die eine Stromversorgungsspannung von der Stromversorgung 41 empfängt, verbunden, und die Kathode ist mit der Stromversorgungsspannungszufuhrleitung PL2 verbunden. Der Pegel der Spannung, die an die Stromversorgungsspannungszufuhrleitung PL2 zwischen den Zeitpunkten T3 und T4 angelegt wird, ist gleich VccL-Vf, wobei Vf die Vorwärtsspannung der pn-Übergangsdiode 111 darstellt.
  • Unter Bezugnahme auf 14, der Spannungsherunterwandler 81 wird von zwei pn-Übergangsdioden 113 und 115 gebildet. Die Anode der pn-Übergangsdiode 113 ist mit der Stromversorgungsspannungszufuhrleitung PL1, die die Stromversorgungsspannung Vcc von der Stromversorgung 41 empfängt, verbunden, und die Kathode ist mit der Anode der pn-Übergangsdiode 115 verbunden. Die Kathode der pn-Übergangsdiode 115 ist mit der Stromversorgungsspannungszufuhrleitung PL2 verbunden. Der Pegel der Spannung, die zwischen den Zeitpunkten T3 und T4 an die Stromversorgungsspannungszufuhrleitung PL2 angelegt wird, ist VccL-2Vf, wobei Vf die Vorwärtsspannung (>0) von jeder der pn-Übergangsdioden 113 und 115 darstellt.
  • Unter Bezugnahme auf 15, ein Spannungsherunterwandler 81 wird von drei pn-Übergangsdioden 117, 119 und 121 gebildet. Die Anode der pn-Übergangsdiode 117 ist mit der Stromversorgungsspannungszufuhrleitung PL1, die die Stromversorgungsspannung Vcc von der Stromversorgung 41 empfängt, verbunden, und die Kathode ist mit der Anode der pn-Übergangsdiode 119 verbunden. Die Kathode der pn-Übergangsdiode 119 ist mit der Anode der pn-Übergangsdiode 121 verbunden. Die Kathode der pn-Übergangsdiode 121 ist mit der Stromversorgungsspannungszufuhrleitung PL2 verbunden. Der Pegel der Spannung, die an die Stromversorgungsspannungszufuhrleitung PL2 zwischen den Zeitpunkten T3 und T4 angelegt wird, ist VccL-3Vf, wobei Vf die Vorwärtsspannung (>0) von jeder der pn-Übergangsdioden 117, 119 und 121 darstellt.
  • Wie oben beschrieben worden ist, jedwede Anzahl von pn-Übergangsdioden, die den Spannungsherunterwandler 81 bilden, kann, abhängig von dem eingestellten Wert einer Spannung, die an eine Speicherzelle (Stromversorgungsspannungszufuhrleitung PL2) beim Ausführen eines Testens angelegt wird, verwendet werden. Der Pegel der Spannung, die an die Speicherzelle (Stromversorgungsspannungszufuhrleitung PL2) angelegt wird, wird durch VccL-t·Vf dargestellt, wobei t (t ≥ 1, t ist eine positive ganze Zahl) die Anzahl der pn-Übergangsdioden darstellt und Vf (>0) die Vorwärtsspannung einer pn-Übergangsdiode darstellt.
  • Unter Bezugnahme auf 16, ein Spannungsherunterwandler 81 wird durch einen PMOS-Transistor 123 gebildet. Das Gate und das Drain des PMOS-Transistors 123 sind mit der Stromversorgungsspannungszufuhrleitung PL2 verbunden, und die Source ist mit der Stromversorgungsspannungszufuhrleitung PL1, die die Stromversorgungsspannung Vcc von der Stromversorgung 41 empfängt, verbunden. Der Pegel der Spannung, die an die Stromversorgungsspannungszufuhrleitung PL2 zwischen den Zeitpunkten T3 und T4 angelegt wird, ist VccL-|Vthp|, wobei Vthp die Schwellspannung des PMOS-Transistors 123 darstellt und einen negativen Wert aufweist.
  • Unter Bezugnahme auf 17, ein Spannungsherunterwandler 81 wird von zwei PMOS-Transistoren 125 und 127 gebildet. Die PMOS-Transistoren 125 und 127 sind in Reihe zwischen die Stromversorgungsspannungszufuhrleitung PL1, die eine Stromversorgungsspannung von der Stromversorgung 41 empfängt, und die Stromversorgungsspannungszufuhrleitung PL2 geschaltet. Des weiteren sind die PMOS-Transistoren 125 und 127 jeweils diodengeschaltet. Der Pegel der Spannung, die an der Stromversorgungsspannungszufuhrleitung PL2 zwischen den Zeitpunkten T3 und T4 ange legt wird, ist VccL-2|Vthp|, wobei Vthp die Schwellspannung von jedem der PMOS-Transistoren 125 und 127 darstellt und einen negativen Wert aufweist.
  • Unter Bezugnahme auf 18, ein Spannungsherunterwandler 81 wird von drei PMOS-Transistoren 129, 131 und 133 gebildet. Die PMOS-Transistoren 129, 131 und 133 sind in Reihe zwischen die Stromversorgungsspannungszufuhrleitung PL1, die die Stromversorgungsspannung von der Stromversorgung 41 empfängt, und die Stromversorgungsspannungszufuhrleitung PL2 geschaltet. Die PMOS-Transistoren 129, 131 und 133 sind jeweils diodengeschaltet. Der Pegel der Spannung, die zwischen den Zeitpunkten T3 und T4 an die Stromversorgungsspannungszufuhrleitung PL2 angelegt wird, ist VccL-3|Vthp|, wobei Vthp die Schwellspannung von jedem der PMOS-Transistoren 129, 131 und 133 darstellt und einen negativen Wert aufweist.
  • Wie oben beschrieben worden ist, jedwede Anzahl von PMOS-Transistoren, die den Spannungsherunterwandler 81 bilden, kann, abhängig von dem eingestellten Wert einer Spannung, die an eine Speicherzelle (Stromversorgungsspannungszufuhrleitung PL2) beim Ausführen eines Testens angelegt wird, verwendet werden. Der Pegel der Spannung, der an die Speicherzelle angelegt wird, ist VccL-t|Vthp|, wobei t (t ≥ 1, t ist eine positive ganze Zahl) die Anzahl der PMOS-Transistoren darstellt und Vthp (<0) die Schwellspannung eines NMOS-Transistors darstellt.
  • Unter Bezugnahme auf 19, ein Spannungsherunterwandler 81 wird durch einen bipolaren Transistor 135 vom npn-Typ gebildet. Der Kollektor und die Basis des bipolaren Transistors 135 vom npn-Typ sind mit der Stromversorgungsspannungszufuhrleitung PL1, die die Stromversorgungsspannung Vcc von der Stromversorgung 41 empfängt, verbunden und der Emitter ist mit der Stromversorgungsspannungszufuhrleitung PL2 verbunden. Der Pegel der Spannung, die an die Stromversorgungsspannungszufuhrleitung PL2 zwischen den Zeitpunkten T3 und T4 angelegt wird, ist VccL-Vbe, wobei Vbe die Spannung zwischen der Basis und dem Emitter des bipolaren Transistors 135 vom npn-Typ darstellt und einen positiven Wert aufweist.
  • Unter Bezugnahme auf 20, ein Spannungsherunterwandler 81 wird von zwei bipolaren Transistoren 137 und 139 vom npn-Typ gebildet. Die bipolaren Transistoren 137 und 139 vom npn-Typ sind in Reihe zwischen die Stromversorgungsspannungszufuhrleitung PL1, die die Stromversorgungsspannung Vcc von der Stromversorgung 41 empfängt, und die Stromversorgungsspannungszufuhrleitung PL2 geschaltet. Die bipolaren Transistoren 137 und 139 vom npn-Typ sind jeweils diodengeschaltet (als Diode geschaltet bzw. verbunden). Der Pegel der Spannung, die an die Stromversorgungsspannungszufuhrleitung PL2 zwischen den Zeitpunkten T3 und T4 angelegt wird, ist VccL-2Vbe, wobei Vbe die Spannung zwischen der Basis und dem Emitter von jedem der bipolaren Transistoren 137 und 139 vom npn-Typ ist und einen positiven Wert aufweist.
  • Unter Bezugnahme auf 21, ein Spannungsherunterwandler 81 wird von drei bipolaren Transistoren 141, 143 und 145 von npn-Typ gebildet. Die bipolaren Transistoren 141, 143 und 145 vom npn-Typ sind in Reihe zwischen die Stromversorgungsspannungszufuhrleitung PL1, die die Stromversorgungsspannung Vcc von der Stromversorgung 41 empfängt, und die Stromversorgungsspannungszufuhrleitung PL2 geschaltet. Die bipolaren Transistoren 141, 143 und 145 sind jeweils diodengeschaltet. Der Pegel der Spannung, die an die Stromversorgungsspannungszufuhrleitung PL2 zwischen den Zeitpunkten T3 und T4 angelegt wird, ist VccL-3Vbe, wobei Vbe die Spannung zwischen der Basis und dem Emitter von jedem der bipolaren Transistoren 141, 143 und 145 ist und einen positiven Wert aufweist.
  • Wie oben beschrieben worden ist, jedwede Anzahl von bipolaren Transistoren vom npn-Typ, die einen Spannungsherunterwandler 81 bilden, kann, abhängig von dem eingestellten Wert einer Spannung, die an eine Speicherzelle (Stromversorgungsspannungszufuhrleitung PL2) beim Ausführen eines Testens angelegt wird, verwendet werden. Der Pegel der Spannung, der an die Speicherzelle angelegt wird, ist VccL-tVbe, wobei t (t ≥ 1, t ist eine positive ganze Zahl) die Anzahl der bipolaren Transistoren vom npn-Typ darstellt und Vbe (>0) die Spannung zwischen der Basis und dem Emitter eines bipolaren Transistors vom npn-Typ darstellt.
  • Unter Bezugnahme auf 22, ein Spannungsherunterwandler 81 wird durch einen bipolaren Transistor 147 vom pnp-Typ gebildet. Der Kollektor und die Basis des bipolaren Transistors 147 vom pnp-Typ sind mit der Stromversorgungsspannungszufuhrleitung PL2 verbunden, und der Emitter ist mit der Stromversorgungsspannungszufuhrleitung PL1, die die Stromversorgungsspannung Vcc von der Stromversorgung 41 empfängt, verbunden. Der Pegel der Spannung, der an die Stromversorgungsspannungszufuhrleitung PL2 zwischen den Zeitpunkten T3 und T4 angelegt wird, ist VccL-Vbe, wobei Vbe die Spannung zwischen der Basis und dem Emitter des bipolaren Transistors vom pnp-Typ darstellt und einen positiven Wert aufweist.
  • Unter Bezugnahme auf 23, ein Spannungsherunterwandler 81 wird von zwei bipolaren Transistoren 149 und 151 vom pnp-Typ gebildet, die in Reihe zwischen die Stromversorgungsspannungszufuhrleitung PL1, die die Stromversorgungsspannung Vcc von der Stromversorgung 41 empfängt, und die Stromversorgungsspannungszufuhrleitung PL2 geschaltet sind. Die bipolaren Transistoren 149 und 151 vom pnp-Typ sind jeweils diodengeschaltet. Der Pegel der Spannung, der an die Stromversorgungsspannungszufuhrleitung PL2 zwischen den Zeitpunkten T3 und T4 angelegt wird, ist VccL-2Vbe, wobei Vbe die Spannung zwischen der Basis und dem Emitter von jedem der bipolaren Transistoren 149 und 151 vom pnp-Typ darstellt und einen positiven Wert aufweist.
  • Unter Bezugnahme auf 24, ein Spannungsherunterwandler 81 wird von drei bipolaren Transistoren 153, 155 und 157 vom pnp-Typ gebildet. Die bipolaren Transistoren 153, 155 und 157 vom pnp-Typ sind in Reihe zwischen die Stromversorgungsspannungszufuhrleitung PL1, die die Stromversorgungsspannung Vcc von der Stromversorgung 41 empfängt, und die Stromversorgungsspannungszufuhrleitung PL2 geschaltet. Die bipolaren Transistoren 153, 155 und 157 vom pnp-Typ sind jeweils diodengeschaltet. Der Pegel der Spannung, der an die Stromversorgungsspannungszufuhrleitung PL2 zwischen den Zeitpunkten T3 und T4 angelegt wird, ist VccL-3Vbe, wobei Vbe die Spannung zwischen der Basis und dem Emitter von jedem der bipolaren Transistoren 153, 155 und 157 vom pnp-Typ darstellt und einen positiven Wert aufweist.
  • Wie oben beschrieben worden ist, jedwede Anzahl von bipolaren Transistoren vom pnp-Typ, die einen Spannungsherunterwandler 81 bilden, kann, abhängig von dem eingestellten Wert einer Spannung, die an eine Speicherzelle beim Ausführen eines Testens angelegt wird, verwendet werden. Der Pegel der Spannung, der an die Speicherzelle beim Ausführen eines Testens angelegt wird, ist VccL-tVbe, wobei t (t ≥ 1, t ist eine positive ganze Zahl) die Anzahl der bipolaren Transistoren vom pnp-Typ darstellt und Vbe (>0) die Spannung zwischen der Basis und dem Emitter des bipolaren Transistors vom pnp-Typ darstellt.
  • 25 ist ein Schaltbild, das die Einzelheiten eines anderen Beispiels einer Statusänderungsdetektionsschaltung 77, die in 7 gezeigt ist, zeigt. Abschnitte, die vergleichbar zu denjenigen sind, die in 9 gezeigt sind, sind durch identische Bezugszeichen bezeichnet und eine Beschreibung derselben wird, wo es passend ist, nicht wiederholt. Unter Bezugnahme auf 25, ein PMOS-Transistor 91, der in einer Statusänderungsdetektionsschaltung 77 enthalten ist, ist zwischen einem Knoten, der mit einen /WE-Eingabeanschluß 9 verbindet, und einem Knoten N2 vorgesehen. Der SP-Eingabeanschluß 101, der in 1 gezeigt ist, wird für diese Statusänderungsdetektionsschaltung 77 nicht benötigt.
  • Die 26A und 26B sind Zeitablaufdiagramme zum Illustrieren von Betriebsabläufen der Statusänderungsdetektionsschaltung 77 und der Stromversorgungsspannungsauswahlschaltung 79, die in 25 gezeigt sind. Die Stromversorgungsspannung, Signale und Knoten, die identisch zu denjenigen sind, die in 8A und 8B gezeigt sind, sind durch dieselben Bezugszeichen, wie sie in den 8A und 8B angezeigt sind, bezeichnet und eine Beschreibung derselben wird, wo es passend ist, nicht wiederholt. Unter Bezugnahme auf die 26A und 26B, ein Schreibbetrieb wird zum Zeitpunkt T1 vervollständigt bzw. abgeschlossen, und das Schreibfreigabesignal /WE erreicht danach den hohen Pegel und steigt weiter zum Zeitpunkt T2 auf den Vcc+|Vthp|-Pegel an.
  • Wenn das Schreibfreigabesignal /WE mindestens den Vcc+|Vthp|-Pegel erreicht, wird der PMOS-Transistor 91 leitend gemacht und der Knoten N2 erreicht den hohen Pegel. Dieses verursacht, daß das Potential des Knotens N3 den niedrigen Pegel erreicht und das Potential des Knotens N1 den hohen Pegel erreicht. Dieses verursacht, daß der PMOS-Transistor 83 zum Zeitpunkt T3 vollständig ausgeschaltet wird.
  • Wenn der Pegel des Schreibfreigabesignals /WE kleiner als der Vcc-|Vthp|-Pegel gemacht wird, erreicht das Potential des Knotens N1 als Reaktion einen niedrigen Pegel. Dieses verursacht, daß der PMOS-Transistor 83 nach dem Zeitpunkt T5 vollständig leitet. Derart wird der Zeitraum, während dessen ein Testen ausgeführt wird (Zeitpunkt T3-T4), abhängig von dem Zeitraum, während dessen das Schreibfreigabesignal /WE den Vcc-|Vthp|- Pegel erreicht, gesteuert. Nach dem Zeitpunkt T5 wird das Schreibfreigabesignal /WE auf den VIH-Pegel gesetzt. Für einen SRAM, der die Chipauswahlsignale CS und /CS nicht aufweist, müssen diese Signale nicht in Betracht gezogen werden.
  • 27 ist ein Schaltbild, daß Einzelheiten eines abermals weiteren Beispiels der in 7 gezeigten Statusänderungsdetektionsschaltung 77 zeigt. Die Abschnitte, die ähnlich zu denjenigen sind, die in 9 gezeigt sind, werden durch identische Bezugszeichen bezeichnet und eine Beschreibung derselben wird, wenn es passend ist, nicht wiederholt. Unter Bezugnahme auf 27, ein PMOS-Transistor 91, der in der Statusänderungsdetektionsschaltung 77 enthalten ist, ist zwischen einem Knoten, der mit einen /OE-Eingabeanschluß 11 verbunden ist, und einem Knoten N2 vorgesehen. Der in 1 gezeigte SP-Eingabeanschluß 101 wird für diese Statusänderungsdetektionsschaltung 77 nicht benötigt.
  • Die 28A und 28B sind ein Zeitablaufdiagramm zum Illustrieren von Betriebsabläufen der Statusänderungsdetektionsschaltung 77 und der Stromversorgungsspannungsauswahlschaltung 79, die in 27 gezeigt sind. Die Stromversorgungsspannung, Signale und Knoten, die identisch zu denjenigen sind, die in 8A und 8B gezeigt sind, sind durch identische Bezugszeichen wie diejenigen, die in den 8A und 8B angezeigt sind, bezeichnet und eine Beschreibung derselben wird, wenn es passend ist, nicht wiederholt. Unter Bezugnahme auf die 28A und 28B, der Pegel des Ausgabefreigabesignals /OE wird zum Zeitpunkt T2 auf mindestens den Vcc+|Vthp|-Pegel erhöht. Dieses verursacht, daß der PMOS-Transistor 91 angeschaltet wird und das Potential des Knotens N2 den hohen Pegel erreicht. Dieses verursacht, daß das Potential des Knotens N3 den niedrigen Pegel und das Potential des Knotens N1 den hohen Pegel erreicht. Dieses verursacht, daß der PMOS-Transistor 83 nach dem Zeitpunkt T3 vollständig abgeschaltet ist. Wenn der Pegel des Ausgabefreigabesignals /OE zum Zeitpunkt T4 kleiner als der Vcc+|Vthp|-Pegel gemacht wird, erreicht das Potential des Knotens N1 als Reaktion den niedrigen Pegel. Dieses verursacht, daß der PMOS-Transistor 83 zu Zeitpunkt T5 vollständig leitet. Derart wird der Zeitraum, während dessen ein Testen ausgeführt wird (Zeitpunkte T3-T4), abhängig von dem Zeitraum, während dessen das Ausgabefreigabesignal /OE den Vcc+|Vthp|-Pegel erreicht, gesteuert. Das Ausgabefreigabesignal /OE ist nach dem Zeitpunkt T4 auf niedrigen Pegel (VIL-Pegel) gesetzt. Für einen SRAM, der keine Chipauswahlsignale CS und /CS aufweist, müssen diese Signale nicht in Betracht gezogen werden.
  • 29 ist ein Schaltbild, das Einzelheiten eines abermals weiteren Beispiels der in 7 gezeigten Statusänderungsdetektionsschaltung 77 zeigt. Abschnitte, die ähnlich zu denjenigen sind, die in 9 gezeigt sind, werden durch identische Bezugszeichen bezeichnet und eine Beschreibung derselben wird, wenn es passend ist, nicht wiederholt. Unter Bezugnahme auf 29, die Statusänderungsdetektionsschaltung 77 weist einen PMOS-Transistor 91 auf, der zwischen einen Knoten, der mit einem CS-Eingabeanschluß 5 verbunden ist, und einen Knoten N2 geschaltet ist, auf.
  • Die 30A und 30B sind Zeitablaufdiagramme zum Illustrieren von Betriebsabläufen der Statusänderungsdetektionsschaltung 77 und der Stromversorgungsspannungsauswahlschaltung 79, die in 29 gezeigt sind. Die Stromversorgungsspannung, Signale und Knoten, die identisch zu denjenigen sind, die in den 8A und 8B gezeigt sind, sind durch identische Bezugszeichen bezeichnet und eine Beschreibung derselben wird, wenn es passend ist, nicht wiederholt. Unter Bezugnahme auf die 30A und 30B, der Pegel des Chipauswahlsignals CS wird zum Zeitpunkt T2 auf mindestens den Vcc+|Vthp|-Pegel erhöht. Dieses verursacht, daß der PMOS-Transistor 91 leitend ist und der Knoten N2 den hohen Pegel erreicht. Dieses verursacht, daß der Knoten N3 den niedrigen Pegel erreicht und der Knotens N1 den hohen Pegel erreicht. Dieses verursacht, daß der PMOS-Transistor 83 abgeschaltet wird. Wenn der Pegel des Chipauswahlsignal CS zum Zeitpunkt T4 kleiner als der Vcc+|Vthp|-Pegel gemacht wird, erreicht das Potential des Knotens N1 als Reaktion den niedrigen Pegel. Dieses verursacht, daß der PMOS-Transistor 83 zum Zeitpunkt T5 vollständig angeschaltet wird. Derart wird der Zeitraum, während dessen ein Testen ausgeführt wird (Zeitpunkte T3-T4), abhängig von dem Zeitraum, während dessen das Chipauswahlsignal CS den Vcc+|Vthp|-Pegel erreicht, gesteuert. Nach dem Zeitpunkt T5 ist das Chipauswahlsignal CS auf dem VIH-Pegel.
  • Derart wird einem SRAM entsprechend den Ausführungsformen der vorliegenden Erfindung eine Spannung, die Lastelemente (Hochwiderstandselemente 61 und 63, die in 3 gezeigt sind, PMOS-Transistoren 69 und 71, die in 4 gezeigt sind, und TFTs 73 und 75, die in 5 gezeigt sind) für eine Speicherzelle beim Ausführen eines Testens angelegt wird, kleiner als die Spannung, die an diese beim normalen Gebrauch angelegt wird, gemacht. Dieses erlaubt, daß ein Zustand, der vergleichbar zu demjenigen eines SRAM, der in der Niedrigtemperatur-Umgebung plaziert ist, bei der normalen Temperatur oder einer höheren Temperatur erzeugt bzw. kreiert wird, und derart können die Kosten zum Erzeugen bzw. Kreieren einer Testumgebung reduziert werden. Des weiteren kann ein Niedrigtemperatur-Haltedefekt bei der normalen Temperatur oder einer höheren Temperatur detektiert werden, und derart kann ein SRAM, der eine Speicherzelle enthält, die einen solchen Defekt aufweist, entfernt bzw. aussortiert werden. Zusammenfassend können mit einem SRAM entsprechend der Ausführungsform der vorliegenden Erfindung die Kosten zum Testen reduziert und die Testmöglichkeiten und Testfähigkeiten verbessert werden.
  • Bei einem SRAM entsprechend der Ausführungsform der vorliegenden Erfindung kann der Wert einer Spannung, die an Lastelemente für eine Speicherzelle angelegt wird, geändert werden, um effizient verschiedene Auslieferungstests, die sich auf die Stabilität der Speicherzelle beziehen, auszuführen.

Claims (12)

  1. Statische Halbleiterspeichervorrichtung mit einer Mehrzahl von statischen Speicherzellen (51a-51d), die jeweils einen ersten und einen zweiten Speicherknoten (SN1, SN2) aufweisen, die zur Speicherung einer Information in der Speicherzelle auf voneinander unterschiedliche Potentiale zu setzen sind, wobei die an die Speicherzelle angelegte Stromversorgungsspannung die Größe des Potentialunterschieds zwischen dem ersten und dem zweiten Speicherknoten der Speicherzelle beeinflußt, einem Statusänderungsdetektionsmittel (77) zum Detektieren einer Änderung des Betriebsmodus der Halbleiterspeichervorrichtung zwischen einem normalen Gebrauch und einem Testmodus, und einem Stromversorgungsspannungsauswahlmittel (79) zum Auswählen einer ersten Stromversorgungsspannung und Anlegen derselben an die Mehrzahl der Speicherzellen, wenn das Statusänderungsdetektionsmittel den normalen Betriebsmodus detektiert, und zum Auswählen einer zweiten Stromversorgungsspannung und Anlegen derselben an die Mehrzahl von Speicherzellen, wenn das Statusänderungsdetektionsmittel einen Testmodus als Betriebsmodus detektiert, wobei die zweite Stromversorgungsspannung niedriger als die erste Stromversorgungsspannung ist.
  2. Statische Halbleiterspeichervorrichtung nach Anspruch 1, die weiter eine Mehrzahl von Paaren von Bitleitungen (BL, /BL) aufweist, und bei der die statischen Speicherzellen jeweils einen ersten Inverter (66), der einen Eingabeknoten, der mit dem ersten Speicherknoten (SN1) verbunden ist und einen Ausgabeknoten, der mit dem zweiten Speicherknoten (SN2) verbunden ist, aufweist, einen zweiten Inverter (64), der einen Eingabeknoten, der mit dem zweiten Speicherknoten (SN2) verbunden ist, und einen Ausgabeknoten, der mit dem ersten Speicherknoten (SN1) verbunden ist, aufweist, ein erstes Übertragungsgatter (53), das zwischen dem ersten Speicherknoten (SN1) und einer Bitleitung (BL) aus dem Bitleitungspaar vorgesehen ist, und ein zwei Transfergatter (55), das zwischen dem zweiten Speicherknoten (SN2) und der anderen Bitleitung (BL) des Bitleitungspaars vorgesehen ist, aufweisen.
  3. Statische Halbleiterspeichervorrichtung nach Anspruch 1 oder 2, die weiter eine erste Leitung (PL1), die die erste Stromversorgungsspannung (Vcc) empfängt, und eine zweite Leitung (PL2) zum Anlegen der ersten oder der zweiten Stromversorgungsspannung an die Mehrzahl der Speicherzellen aufweist, bei der das Stromversorgungsspannungsauswahlmittel ein Verbindungs/Trennungs-Mittel (83) zum Verbinden oder Trennen der ersten Leitung (PL1) mit/von der zweiten Leitung (PL2), und ein Spannungsherunterwandlungsmittel (81), das zwischen der ersten Leitung (PL1) und der zweiten Leitung zum Anlegen der zweiten Stromversorgungsspannung, die von der ersten Stromversorgungsspannung heruntergewandelt ist, an die zweite Leitung (PL2) vorgesehen ist, aufweist, und das Verbindungs/Trennungs-Mittel (83) die erste Leitung (PL1) mit der zweiten Leitung (PL2) verbindet, wenn das Statusänderungsdetektionsmittel den normalen Betriebsmodus detektiert, und bei der das Verbindungs-/Trennungs-Mittel die erste Leitung von der zweite Leitung trennt, wenn das Statusänderungsdetektionsmittel den Testmodus detektiert.
  4. Statische Halbleiterspeichervorrichtung nach Anspruch 3, bei der das Spannungsherunterwandlungsmittel eine pn-Übergangsdiode (111) aufweist.
  5. Statische Halbleiterspeichervorrichtung nach Anspruch 3, bei der das Spannungsherunterwandlungsmittel einen diodengeschalteten Transistor (103, 123, 135, 147) aufweist.
  6. Statische Halbleiterspeichervorrichtung nach Anspruch 3, bei der das Spannungsherunterwandlungsmittel eine Mehrzahl von pn-Übergangsdioden (113-121) aufweist.
  7. Statische Halbleiterspeichervorrichtung nach Anspruch 3, bei der das Spannungsherunterwandlungsmittel eine Mehrzahl von Transistoren (105-109, 125-133, 137-145, 149-157) aufweist, die jeweils diodengeschaltet sind.
  8. Statische Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 7, bei der das Statusänderungsdetektionsmittel weiter einen Anschluß (101) aufweist, der zum Anweisen einer Änderung des Betriebsmodus verwendet wird, wobei an den Anschluß eine Superhochpegel-Spannung, die einen höheren Pegel als die erste Stromversorgungsspannung (Vcc) plus |Vthp| der Schwellspannung eines Transistors (91) aufweist, angelegt wird, wenn der Testmodus angewiesen wird, und bei der das Statusänderungsdetektionsmittel den Testmodus detektiert, wenn der Anschluß (101) die Superhochpegel-Spannung empfängt.
  9. Statische Halbleiterspeichervorrichtung nach Anspruch 8, bei der der Anschluß ein Lese/Schreib-Steuersignal zum Freigeben eines Schreibens von Information in die Speicherzelle, wenn ein Pegel des Steuersignals einen ersten vorbestimmten Pegel nicht überschreitet, und zum Sperren des Schreibens von Information in die Speicherzelle, wenn ein Pegel des Steuersignals nicht niedriger als ein zweiter vorbestimmter Pegel ist, empfängt, und ein Pegel der Superhochpegel-Spannung höher als derjenige des zweiten vorbestimmten Pegels ist.
  10. Statische Halbleiterspeichervorrichtung nach Anspruch 8, bei der der Anschluß ein Ausgabesteuersignal zum Freigeben einer externen Ausgabe von Information, die aus der Speicherzelle gelesen ist, wenn ein Pegel des Steuersignals einen ersten vorbestimmten Pegel nicht überschreitet, und zum Sperren einer externen Ausgabe von Information, die aus der Speicherzelle gelesen ist, wenn ein Pegel des Steuersignals nicht niedriger als ein zweiter vorbestimmter Pegel ist, empfängt, und ein Pegel der Superhochpegel-Spannung höher als derjenige des zweiten vorbestimmten Pegels ist.
  11. Statische Halbleiterspeichervorrichtung nach Anspruch 8, bei der der Anschluß ein Chipauswahlsignal zum Setzen der statischen Halbleiterspeichervorrichtung in einem ausgewählten Zustand, wenn ein Pegel des Auswahlsignals nicht niedriger als ein vorbestimmter Pegel ist, empfängt, und die Superhochpegel-Spannung höher als der vorbestimmte Pegel ist.
  12. Verfahren zum Testen einer statischen Halbleiterspeichervorrichtung, die eine Mehrzahl von statischen Speicherzellen (51a-51d) enthält, die jeweils einen ersten und einen zweiten Speicherknoten (SN1, SN2) aufweisen, die zur Speicherung einer Information in der Speicherzelle auf voneinander unterschiedliche Potentiale zu setzen sind, wobei das Verfahren die Schritte aufweist: Speichern von Information in allen der statischen Speicherzellen, Bringen der Potentialdifferenz zwischen dem ersten Speicherknoten und dem zweiten Speicherknoten auf eine Differenz, die kleiner als eine Potentialdifferenz zwischen dem ersten Speicherknoten und dem zweiten Speicherknoten im normalen Betriebsmodus ist, mit dem Status von Anspruch 8, Auswählen aller der statischen Speicherzellen einfach durch Auswählen aller Wortleitungen (WL), so daß ein Strom in den ersten Speicherknoten oder den zweiten Speicherknoten fließt, und danach, Zurückkehren zu dem Normalbetriebsmodus aus dem Status von Anspruch 8, dann Überprüfen, ob ein Lesebetrieb aus allen Speicherzellen fortgesetzt werden könnte oder nicht, indem die Daten nach dem Fließen eines Stromes in jede Speicherzelle mit den ursprünglich geschriebenen Daten verglichen werden.
DE19730347A 1996-11-14 1997-07-15 Statische Halbleitervorrichtung, die eine variable Stromversorgungsspannung, die an eine Speicherzelle angelegt wird, abhängig von dem Status im Gebrauch aufweist, und Verfahren zum Testen derselben Expired - Fee Related DE19730347B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8-303095 1996-11-14
JP8303095A JPH10144096A (ja) 1996-11-14 1996-11-14 スタティック型半導体記憶装置およびそのテスト方法

Publications (2)

Publication Number Publication Date
DE19730347A1 DE19730347A1 (de) 1998-05-20
DE19730347B4 true DE19730347B4 (de) 2006-02-02

Family

ID=17916841

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19730347A Expired - Fee Related DE19730347B4 (de) 1996-11-14 1997-07-15 Statische Halbleitervorrichtung, die eine variable Stromversorgungsspannung, die an eine Speicherzelle angelegt wird, abhängig von dem Status im Gebrauch aufweist, und Verfahren zum Testen derselben

Country Status (4)

Country Link
US (1) US5963490A (de)
JP (1) JPH10144096A (de)
KR (1) KR100274735B1 (de)
DE (1) DE19730347B4 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3171172B2 (ja) * 1998-09-25 2001-05-28 日本電気株式会社 混成集積回路
US6535421B1 (en) * 1999-02-10 2003-03-18 Rohm Co., Ltd. Nonvolatile semiconductor memory having a voltage selection circuit
JP2002033000A (ja) * 2000-07-14 2002-01-31 Mitsubishi Electric Corp 半導体記憶装置
JP2002216497A (ja) 2001-01-23 2002-08-02 Mitsubishi Electric Corp スタティック型半導体記憶装置
TW561491B (en) * 2001-06-29 2003-11-11 Toshiba Corp Semiconductor memory device
US6879525B2 (en) * 2001-10-31 2005-04-12 Hewlett-Packard Development Company, L.P. Feedback write method for programmable memory
US6683805B2 (en) * 2002-02-05 2004-01-27 Ibm Corporation Suppression of leakage currents in VLSI logic and memory circuits
KR100471168B1 (ko) * 2002-05-27 2005-03-08 삼성전자주식회사 반도체 메모리 장치의 불량 셀을 스크린하는 회로, 그스크린 방법 및 그 스크린을 위한 배치 방법
US20090046532A1 (en) * 2007-08-17 2009-02-19 Infineon Technologies Ag Supply Voltage for Memory Device
US20090296448A1 (en) * 2008-05-30 2009-12-03 Fu Lung Hsueh Diode as voltage down converter for otp high programming voltage applications
JP5187852B2 (ja) * 2009-03-30 2013-04-24 国立大学法人神戸大学 不良メモリセルの予知診断アーキテクチャーと予知診断方法
WO2013109003A1 (ko) * 2012-01-20 2013-07-25 연세대학교 산학협력단 정적 램의 수율 추정 방법 및 정적 램의 수율 추정 장치
JP6462410B2 (ja) * 2015-02-26 2019-01-30 ルネサスエレクトロニクス株式会社 半導体装置、テストプログラムおよびテスト方法
US11342019B2 (en) * 2019-09-27 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Compensation word line driver

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4022157C2 (de) * 1989-07-13 1992-03-05 Mitsubishi Denki K.K., Tokio/Tokyo, Jp

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264274A (ja) * 1985-05-17 1986-11-22 Matsushita Electronics Corp 半導体集積回路
JPH01166391A (ja) * 1987-12-23 1989-06-30 Toshiba Corp スタティック型ランダムアクセスメモリ
JP3162214B2 (ja) * 1992-12-04 2001-04-25 富士通株式会社 半導体記憶装置
US5463585A (en) * 1993-04-14 1995-10-31 Nec Corporation Semiconductor device incorporating voltage reduction circuit therein

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4022157C2 (de) * 1989-07-13 1992-03-05 Mitsubishi Denki K.K., Tokio/Tokyo, Jp

Also Published As

Publication number Publication date
DE19730347A1 (de) 1998-05-20
KR19980041720A (ko) 1998-08-17
JPH10144096A (ja) 1998-05-29
US5963490A (en) 1999-10-05
KR100274735B1 (ko) 2000-12-15

Similar Documents

Publication Publication Date Title
DE2313917C3 (de) Speicher mit redundanten Speicherstellen
DE69123666T2 (de) Halbleiterspeicheranordnung
DE102012221806B4 (de) Speicher-Array mit doppelter Stromversorgung, das eine Steuerschaltung besitzt, die für Bitzeilen-Vorlaufladevorgänge dynamisch eine niedrigere von zwei Versorgungsspannungen auswählt, sowie ein zugehöriges Verfahren
DE4128919C2 (de) Halbleiterspeichereinrichtung und Verfahren zum Betrieb derselben
DE19730347B4 (de) Statische Halbleitervorrichtung, die eine variable Stromversorgungsspannung, die an eine Speicherzelle angelegt wird, abhängig von dem Status im Gebrauch aufweist, und Verfahren zum Testen derselben
DE10216607B4 (de) Halbleiterspeichervorrichtung
DE102012104648B4 (de) Techniken zur Verifikation einer Verlässlichkeit eines Speichers
DE69115741T2 (de) Kurzschlussdetektor für Speichermatrix
DE69120448T2 (de) Halbleiterspeicheranordnungen von dynamischem Typus
DE4226070C2 (de) Halbleiterspeichereinrichtung und Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzellenfeldes
DE3685871T2 (de) Komplementaere halbleitereinrichtung mit einem substratspannungsgenerator.
DE4117881A1 (de) Halbleiterspeichereinrichtung mit geteilter wortleitungsstruktur
DE102008049062A1 (de) Speicherzelle, Speicherbaustein, Baustein und Verfahren zum Zugreifen auf eine Speicherzelle
DE4138340A1 (de) Halbleiterspeichervorrichtung vom geteilten leseverstaerkertyp
DE19832960A1 (de) Halbleiterspeichervorrichtung mit Einbrenntestfunktion
DE69122430T2 (de) Restitutionsschaltkreis für individuelle Bit-Leitungen
DE19937829A1 (de) Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten
DE19654577A1 (de) Verfahren zum Treiben von Wortleitungen in Halbleiter-Speichervorrichtungen
DE3826745A1 (de) Verfahren und vorrichtung zum verringern des strombedarfs einer halbleiterspeichereinrichtung
DE102004055216A1 (de) Halbleiterspeichervorrichtung
DE19814143A1 (de) Halbleiterspeichereinrichtung
DE68919415T2 (de) BICMOS-Schreib-Rückgewinnungsschaltung.
DE69124160T2 (de) BICMOS-logische Schaltung mit Immunität gegen Eigenanhebung und Verfahren dafür
DE2657561B1 (de) Nachlade-Referenzschaltungsanordnung fuer einen Halbleiterspeicher
DE4434117C2 (de) Halbleiterschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee