DE4138340A1 - Halbleiterspeichervorrichtung vom geteilten leseverstaerkertyp - Google Patents

Halbleiterspeichervorrichtung vom geteilten leseverstaerkertyp

Info

Publication number
DE4138340A1
DE4138340A1 DE4138340A DE4138340A DE4138340A1 DE 4138340 A1 DE4138340 A1 DE 4138340A1 DE 4138340 A DE4138340 A DE 4138340A DE 4138340 A DE4138340 A DE 4138340A DE 4138340 A1 DE4138340 A1 DE 4138340A1
Authority
DE
Germany
Prior art keywords
potential
bit line
bit lines
switching
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4138340A
Other languages
English (en)
Other versions
DE4138340C2 (de
Inventor
Yuto Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4138340A1 publication Critical patent/DE4138340A1/de
Application granted granted Critical
Publication of DE4138340C2 publication Critical patent/DE4138340C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiterspei­ chervorrichtung vom geteilten Leseverstärkertyp, bei der ein Leseverstärker von zwei Sätzen von Bitleitungen geteilt wird, sowie auf ein Verfahren zu deren Betrieb.
Die Fig. 10 zeigt ein Schaltbild mit einem Aufbau des Haupt­ teils einer herkömmlichen Halbleiterspeichervorrichtung vom geteilten Leseverstärkertyp. Diese Halbleiterspeichervorrich­ tung hat einen Aufbau mit gefalteten Bitleitungen.
Wie in Fig. 10 gezeigt, sind Speicherzellenfelder 1a, 1b gemeinsam mit einer Gruppe von Leseverstärkern 2 vorgesehen. Das Speicherzellenfeld 1a umfaßt eine Mehrzahl von Bitleitungs­ paaren, eine Mehrzahl von diese Bitleitungen kreuzenden Wort­ leitungen sowie eine Mehrzahl von Speicherzellen MC, die an den Kreuzungspunkten vorgesehen sind. Zwei Sätze von Bitleitungs­ paaren BL1, sowie BL3, und zwei Wortleitungen WL1, WL2 sind in Fig. 10 gezeigt. Entsprechend umfaßt das Speicherzel­ lenfeld 1b eine Mehrzahl von Bitleitungspaaren, eine Mehrzahl von diese Bitleitungspaare kreuzende Wortleitungen und eine Mehrzahl von Speicherzellen MC, die an den Kreuzungspunkten vorgesehen sind. Zwei Sätze von Bitleitungspaaren BL2, und BL4, sowie zwei Wortleitungen WL3, WL4 sind in Fig. 10 gezeigt. Jede Speicherzelle MC umfaßt einen dynamischen MOS- Speicher mit einem MOS-Transistor und einer in Reihe verbun­ denen Speicherkapazität.
Eine Gruppe von Leseverstärkern 2 umfaßt eine Mehrzahl von Flip Flop-Leseverstärkern 20 vom Balancetyp, die jeweils eine zwischen Bitleitungen eines Bitleitungspaares durch eine Ladungsmenge der Speicherzellen MC erzeugte Potentialdifferenz verstärken. Das Bitleitungspaar BL1, ist mit einem Lese­ knotenpaar N1, N2 des Leseverstärkers 20 über ein Paar von Durchgangstransistoren S11, S13 verbunden, die aus zwei N-Kanal-MOS-Transistoren bestehen. Das Bitleitungspaar BL2, ist mit einem Leseknotenpaar N1, N2 über ein Paar von Durch­ gangstransistoren S12, S14 verbunden, die aus zwei N-Kanal-MOS- Transistoren gebildet werden.
Das Bitleitungspaar BL1, ist mit einem Eingabe/Ausgabelei­ tungspaar I/O, über ein Durchgangstransistorpaar (Paar von Transmissionstransistoren) T1, T2 verbunden, die aus zwei N-Kanal-MOS-Transistoren gebildet sind. Das Bitleitungspaar BL2, ist mit einem Eingabe/Ausgabeleitungspaar I/O, über ein Durchgangstransistorpaar T3, T4 verbunden, die aus zwei N-Kanal-MOS-Transistoren gebildet werden. Ein Ausgleichstransi­ stor (Equalizingtransistor) Q1, der aus einem N-Kanal-MOS-Tran­ sistor gebildet ist, ist zwischen der Bitleitung BL1 und verbunden. Ein Ausgleichssignal ΦE wird an das Gate des Aus­ gleichstransistors Q1 angelegt. Ein elektrisches Vorbelegungs­ potential VBL wird an die Bitleitung BL1 über einen Vorbele­ gungstransistor Q2, der aus einem N-Kanal-MOS-Transistor ge­ bildet ist, angelegt. Ein Vorbelegungssignal ΦPR wird an das Gate des Vorbelegungstransistors Q2 angelegt. Das Bitleitungs­ paar BL2, ist mit dem Ausgleichstransistor Q1 und dem Vor­ belegungstransistor Q2 auf die selbe Weise verbunden.
Ein Bitleitungspaar BL3, und ein Bitleitungspaar BL4, sind auf die selbe Weise aufgebaut, wie das Bitleitungspaar BL1, und das Bitleitungspaar BL2, . Spaltenauswahlsi­ gnale CS1, CS2 werden von einem Spaltendekoder 4a an die Gates eines Übertragungstransistorpaares T1, T2, die dem Bitleitungs­ paar BL1, entsprechen, und an die Gates des Übertragungs­ transistorpaares T1, T2, die dem Bitleitungspaar BL3, ent­ sprechen, angelegt. Spaltenauswahlsignal CS3, CS4 werden von einem Spaltendekoder 4b an die Gates eines Übertragungstran­ sistorpaares T3, T4, welches dem Bitleitungspaar BL2, ent­ spricht, bzw. an die Gates eines Übertragungstransistorpaares T3, T4, das dem Bitleitungspaar BL4, entspricht, angelegt.
Ein Steuersignal Φ1 wird an die Gates des Übertragungstransi­ storpaares S11, S13 angelegt, und ein Steuersignal Φ2 wird an die Gates des Übertragungstransistorpaares S12, S14 angelegt.
Die oben beschriebene Halbleiterspeichervorrichtung vom geteil­ ten Leseverstärkertyp wird beispielsweise in der japanischen Patentoffenlegungsschrift Nr. 63-2 197 offenbart.
Der Betrieb der Halbleiterspeichervorrichtung nach Fig. 10, und im besonderen der Betrieb zum Zeitpunkt des Lesens und des Refresh wird nachfolgend unter Bezug auf ein Signalpulsdiagramm in Fig. 11 beschrieben.
Während einer Vorbelegungsphase erreichen die Steuersignale Φ1 und Φ2 hohen Pegel (Spannungsversorgungspotential Vcc). Als Er­ gebnis werden die Transistoren S11 bis S14 eingeschaltet. Das Ausgleichsignal ΦEQ und das Vorbelegungssignal ΦPR erreichen hohe Pegel. Als Ergebnis werden die Transistoren Q1, Q2 einge­ schaltet und das elektrische Vorbelegungspotential VBL (norma­ lerweise 1/2 Vcc-Pegel) wird an die Bitleitungspaare BL1, bis BL4, angelegt.
Während einer Lesephase wählt ein Zeilendekoder (nicht gezeigt) eine beliebige aus einer Mehrzahl von Wortleitungen. Angenommen, daß z. B. eine Wortleitung WL1 ausgewählt wird, hält zu diesem Zeitpunkt das Steuersignal Φ1 hohen Pegel und das Steuersignal Φ2 fällt auf niedrigen Pegel (Erdpotential). Als Ergebnis werden die Transistoren S12, S14 ausgeschaltet. Die Information, die in der mit der Wortleitung WL1 verbundenen Speicherzelle MC gespeichert ist, wird auf entsprechende Bit­ leitungen bzw. ausgelesen. Als Ergebnis werden Poten­ tialdifferenzen zwischen dem Bitleitungspaar BL1 und sowie zwischen dem Bitleitungspaar BL3 bzw. erzeugt. Wenn danach die Leseverstärker 20 aktiviert werden, werden die Potential­ differenzen jeweils verstärkt. Ein beliebiges der Mehrzahl von Spaltenauswahlsignale, die von dem Spaltendekoder 4a angelegt wurden, steigt auf hohen Pegel. Beispielsweise steigt das Spal­ tenauswahlsignal CS1 auf hohen Pegel. Als Ergebnis wird eine Potentialdifferenz zwischen dem Bitleitungspaar BL1 und auf ein Eingabe/Ausgabeleitungspaar I/O, übertragen.
In dem Fall, daß eine der Wortleitungen innerhalb des Speicher­ zellenfeldes 1b ausgewählt wird, fällt das Steuersignal Φ1 auf niedrigen Pegel und das Steuersignal Φ2 hält hohen Pegel. Abge­ sehen davon verläuft diese Operation genau wie die oben be­ schriebene Operation.
Bei der oben beschriebenen herkömmlichen Halbleiterspeichervor­ richtung vom geteilten Leseverstärkertyp werden zwei Steuersi­ gnale Φ1, Φ2 mit verschiedenen Pulsformen benötigt, um entweder die Übertragungstransistoren S11, S13 oder die Übertragungs­ transistoren S12, S14 einzuschalten. Folglich existiert das Problem, daß die Zahl von Verbindungen ansteigt, in dem Maße, wie die Anzahl und Fläche von Steuersignalgeneratorschaltungen ansteigt.
Es ist ein Ziel der Erfindung, Steuersignale und Verbindungen in einer Halbleiterspeichervorrichtung vom geteilten Lesever­ stärkertyp zu vereinfachen.
Ein weiteres Ziel der Erfindung ist es, die Anzahl und Fläche von Steuersignalgeneratorschaltungen einer Halbleiterspeicher­ vorrichtung vom geteilten Leseverstärkertyp zu vermindern.
Es soll die Zahl von Steuersignalen vermindert werden, mit denen selektiv zwei Sätze von Bitleitungen mit den geteilten Leseverstärkern der Halbleitervorrichtung vom geteilten Lese­ verstärkertyp verbunden werden.
Die Aufgabe wird durch die Halbleiterspeichervorrichtung nach den Patentansprüchen 1 und 9 sowie das Verfahren zum Betreiben einer Halbleiterspeichervorrichtung nach dem Patentanspruch 11 gelöst.
Die erfindungsgemäße Halbleiterspeichervorrichtung umfaßt eine erste Bitleitung, mit der eine Mehrzahl von Speicherzellen ver­ bunden sind, eine zweite Bitleitung, mit der eine Mehrzahl von Speicherzellen verbunden sind, einen Leseverstärker, der mit der ersten und der zweiten Bitleitung gemeinsam vorgesehen ist, eine erste zwischen der ersten Bitleitung und dem Leseverstär­ ker verbundene Schaltvorrichtung, eine zweite zwischen der zweiten Bitleitung und dem Leseverstärker verbundene Schaltvor­ richtung und eine Vorbelegungsschaltung, die die erste und die zweite Bitleitung auf ein vorbestimmtes Potential während einer Vorbelegungsphase auflädt. Die erste Schaltvorrichtung wird als Reaktion auf ein erstes Potential in einen leitenden Zustand versetzt, und die zweite Schaltvorrichtung wird als Reaktion auf ein zweites Potential in den leitenden Zustand versetzt.
Diese Halbleiterspeichervorrichtung umfaßt ferner einen Steuer­ signalgeneratorkreis.
Die Steuersignalgeneratorschaltung umfaßt ein Steuersignal, dessen Potential sich auf das erste Potential oder auf das zweite Potential während einer Zugriffsperiode ändert, und das sich auf ein Zwischenpotential zwischen dem ersten Potential und dem zweiten Potential in einer Vorbelegungsperiode ändert. Das Steuersignal wird an die erste und die zweite Schaltvor­ richtung durch die Steuersignalgeneratorschaltung angelegt.
Da das Potential der Steuersignale sich während einer Vorbele­ gungsperiode auf das Zwischenpotential zwischen dem ersten und dem zweiten Potential ändert, sind sowohl die erste Schaltvor­ richtung als auch die zweite Schaltvorrichtung zu einem gewis­ sen Grad leitend. Unter dieser Bedingung lädt die Vorbelegungs­ schaltung die erste und die zweite Bitleitung auf ein vorbe­ stimmtes Potential.
Während einer Zugriffsperiode ändert sich des Potential des Steuersignals auf das erste oder das zweite Potential. Als Er­ gebnis wird entweder die erste Schaltvorrichtung oder die zweite Schaltvorrichtung leitend gemacht, und daher ist ent­ weder die erste Bitleitung oder die zweite Bitleitung mit dem Leseverstärker verbunden.
Da ein Steuersignal den Betrieb des gemeinsamen Leseverstärkers durchführt, ist bei der erfindungsgemäßen Halbleiterspeicher­ vorrichtung die Anzahl und die Fläche von Steuersignalgene­ ratorschaltungen vermindert, und daher ist die Anzahl von Ver­ bindungen ebenfalls vermindert.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Anwendungsbeispielen anhand der Figuren.
Von den Figuren zeigen:
Fig. 1 ein Schaltbild mit einem Hauptteil eines Aufbaus einer Halbleiterspeichervorrichtung vom geteil­ ten Leseverstärkertyp entsprechend einer Ausfüh­ rungsform;
Fig. 2 ein Blockschaltbild mit dem Gesamtaufbau der Halbleiterspeichervorrichtung derselben Ausfüh­ rungsform;
Fig. 3 und 4 Signalpulsdiagramme zum Verdeutlichen des Betrie­ bes der Halbleiterspeichervorrichtung nach Fig. 2;
Fig. 5 ein Schaltbild mit einem Beispiel eines Aufbaus eines Φ-Taktgenerators;
Fig. 6 ein Signalpulsdiagramm zum Beschreiben des Be­ triebes des Φ-Taktgenerators nach Fig. 5;
Fig. 7 ein Schaltbild mit einem weiteren Beispiel eines Aufbaus des Φ-Taktgenerators;
Fig. 8 ein Signalpulsdiagramm zum Beschreiben des Be­ triebes des Φ-Taktgenerators nach Fig. 7;
Fig. 9 ein Schaltbild mit einem Beispiel des Aufbaus einer Vorbelegungspotentialgeneratorschaltung;
Fig. 10 ein Schaltbild mit dem Aufbaus eines Hauptteils einer herkömmlichen Halbleiterspeichervorrich­ tung vom geteilten Leseverstärkertyp; und
Fig. 11 ein Signalpulsdiagramm zum Beschreiben des Be­ triebes der Halbleiterspeichervorrichtung nach Fig. 10.
Die Fig. 1 ist ein Schaltbild mit dem Aufbau eines Hauptteils einer Halbleiterspeichervorrichtung vom geteilten Leseverstär­ kertyp. Die Fig. 2 ist ein Blockdiagramm mit dem Gesamtaufbau der Halbleiterspeichervorrichtung.
Wie in Fig. 2 gezeigt, sind Speicherzellenfelder 1a, 1b gemeinsam mit einer Gruppe von Leseverstärkern 2 vorgesehen. Ein Zeilendekoder 3 wählt eine beliebige aus einer Mehrzahl von Wortleitungen innerhalb der Speicherzellenfelder 1a, 1b. Ein Spaltendekoder 4b ist entsprechend dem Speicherzellenfeld 1a vorgesehen, und ein Spaltendekoder 4b ist entsprechend dem Speicherzellenfeld 1b vorgesehen. Ein Adreßpuffer 5 legt ein extern angelegtes Adreßsignal an den Zeilendekoder 3 und die Spaltendekoder 4a, 4b an. Ein Taktgenerator 6 erzeugt verschie­ dene Arten von Steuersignalen, die jeweils einen entsprechenden Bereich steuern, als Reaktion auf ein extern angelegtes Zeilen­ adreßpulssignal , ein Spaltenadreßpulssignal und ein Lese/Schreibsteuersignal RW. Ein Φ-Taktgenerator 7 erzeugt ein Steuersignal Φ als Reaktion auf das vom Taktgenerator 6 ange­ legte Steuersignal. Extern angelegte Eingabedaten werden in die Speicherzellenfelder 1a, 1b über ein Dateneingabepuffer 8 eingegeben. Aus den Speicherzellenfeldern 1a, 1b über eine Gruppe von Leseverstärkern 2 ausgelesene Daten werden als Aus­ gabedaten durch einen Datenausgabepuffer 9 ausgegeben. Wie in Fig. 1 gezeigt, unterscheidet sich der Aufbau nach Fig. 1 von dem in Fig. 10 gezeigten Aufbau in den folgenden Punkten. Das Bitleitungspaar BL1, ist mit einem Leseknotenpaar N1, N2 über ein Verbindungstransistorpaar S1, S2, das aus zwei N-Kanal-MOS-Transistoren gebildet ist, verbunden. Ein Bitleitungspaar BL2, ist mit dem Leseknotenpaar N1, N2 über ein Verbindungstransistorpaar S2, S4, das aus zwei P-Kanal-MOS- Transistoren gebildet ist, verbunden. Entsprechend ist ein Bitleitungspaar BL3, mit einem Leseknotenpaar N1, N2 über ein Verbindungstransistorpaar S1, S3, das aus zwei N-Kanal-MOS- Transistoren gebildet ist, verbunden, und ein Bitleitungspaar BL4, ist mit dem Leseknotenpaar N1, N2 über ein aus zwei P-Kanal-MOS-Transistoren gebildetes Verbindungstransistorpaar S2, S4 verbunden. Ein Steuersignal Φ wird an die Gates der Transistoren S1 bis S4 angelegt.
Unter Bezug auf die Signalpulsdiagramme in den Fig. 3 und 4 wird der Betrieb der Halbleiterspeichervorrichtung nach Fig. 1 beschrieben.
Zuerst wird, wie in Fig. 3 gezeigt, ein Lesebetrieb für den Fall, daß eine Speicherzelle innerhalb des Speicherzellenfeldes 1a ausgewählt wird, beschrieben.
Während einer Vorbelegungsperiods halten ein Vorbelegungssignal ΦPR und ein Ausgleichssignal ΦEQ hohe Pegel. Als Ergebnis werden die Transistoren Q1, Q2 eingeschaltet und die Bitlei­ tungspaare BL1, bis BL4, werden auf ein Vorbelegungs­ potential VBL (1/2 Vcc-Pegel) vorbelegt. Während einer Vorbe­ legungsperiode hält das Steuersignal Φ ein Zwischenpotential (1/2 Vcc-Pegel) zwischen einem Spannungsversorgungspotential Vcc und einem Erdpotential. Als Ergebnis werden die Transi­ storen S1 bis S4 alle zu einem gewissen Grad leitend gemacht. Danach sinkt das Vorbelegungssignal ΦPR auf niedrigen Pegel und das Ausgleichssignal ΦER sinkt auf niedrigen Pegel. Als Ergeb­ nis werden die Transistoren Q1, Q2 ausgeschaltet.
Während einer Leseperiode (Zugriffsperiode) erreicht zuerst ein Steuersignal hohen Pegel. Als Ergebnis werden die Transistoren S1, S3 eingeschaltet, und die Transistoren S2, S4 werden abge­ schaltet. Das Bitleitungspaar BL1, bzw. das Bitleitungspaar BL3, wird daher mit entsprechenden Leseknotenpaaren N1, N2 verbunden. Währenddessen ist das Bitleitungspaar BL2, und das Bitleitungspaar BL4, jeweils von den entsprechenden Leseknotenpaaren N1 bzw. N2 abgeschnitten.
Der Zeilendekoder 3 (wie in Fig. 2 gezeigt) wählt beispiels­ weise eine Wortleitung WL1 aus. Als Ergebnis steigt das Poten­ tial auf der Wortleitung WL1 auf hohen Pegel. Folglich wird Information auf entsprechende Bitleitungen BL1 und BL3 aus mit der Wortleitung WL1 verbundenen Speicherzellen MC ausgelesen, so daß Potentialdifferenzen jeweils zwischen den Bitleitungs­ paaren BL1, bzw. BL3 und erzeugt werden.
Ein an jeden Leseverstärker 20 angelegtes Leseverstärkerakti­ vierungssignal ΦS steigt auf hohen Pegel. Als Ergebnis werden die Potentialdifferenzen zwischen jedem Bitleitungspaar ver­ stärkt. Folglich erhöht beispielsweise der Spaltendekoder 4a das Potential eines Spaltenauswahlsignals CS1 auf hohen Pegel. Als Ergebnis wird die Potentialdifferenz zwischen dem Bitlei­ tungspaar BL1 und BL1 auf ein Eingabe/Ausgabepaar I/O, übertragen. Die Potentialdifferenz zwischen I/O, wird als Ausgabedaten über einen Datenausgabepuffer 9 (siehe Fig. 2) nach außen ausgelesen.
Zweitens wird die Leseoperation für einen Fall beschrieben, daß eine Speicherzelle innerhalb des Speicherzellenfeldes 1b ausge­ wählt wird, unter Bezug auf Fig. 4.
Der Betrieb während einer Vorbelegungsperiode entspricht dem in Fig. 3 gezeigten. Während einer Leseperiode fällt zuerst ein Steuersignal auf niedrigen Pegel. Als Ergebnis werden die Tran­ sistoren S1, S3 ausgeschaltet und die Transistoren S2, S4 ein­ geschaltet. Ein Bitleitungspaar BL2, und ein Bitleitungs­ paar BL4, werden daher jeweils mit entsprechenden Lese­ knotenpaaren N1 bzw. N2 verbunden, während die Bitleitungspaare BL1, und BL3, jeweils von entsprechenden Leseknoten - paaren N1 bzw. N2 abgeschnitten sind.
Folglich wählt der Zeilendekoder 3 (siehe Fig. 2) beispiels­ weise eine Wortleitung WL4. Als Ergebnis steigt das Potential auf der Wortleitung WL4 auf einen hohen Pegel. Daher wird In­ formation aus mit der Wortleitung WL4 verbundenen Speicherzel­ len MC auf entsprechende Bitleitungen bzw. ausgelesen, so daß Potentialdifferenzen zwischen den Bitleitungspaaren BL2 und und BL4 bzw. erzeugt werden.
Wenn ein Leseverstärkeraktivierungssignal ΦS auf einen hohen Pegel ansteigt, werden die Potentialdifferenzen zwischen dem Bitleitungspaar BL2, bzw. zwischen dem Bitleitungspaar BL4, jeweils verstärkt. Daher hebt z. B. der Spaltendekoder 4b das Potential eines Spaltensignals CS2 auf hohen Pegel. Als Er­ gebnis wird die Potentialdifferenz zwischen den Bitleitungs­ paar BL2, auf ein Eingabe/Ausgabepaar I/O, übertragen.
Bei der obigen Ausführungsform kann ein Steuersignal Φ die ge­ teilte Leseverstärkeroperation bei einer Vorbelegungs- und einer Zugriffsperiode steuern.
Die Fig. 5 ist ein Schaltbild mit einem Beispiel des Aufbaus des in Fig. 2 enthaltenen Φ-Taktgenerators 7.
Dieser Φ-Taktgenerator 7 umfaßt zwei Widerstände R1, R2 und zwei N-Kanal-MOS-Transistoren Q3, Q4. Der Widerstand R1 und der Transistor Q3 sind in Reihe zwischen einem Stromversorgungsan­ schluß, der ein Versorgungspotential Vcc empfängt, und einem Ausgabeknoten N3 verbunden. Der Widerstand R2 und der Transistor Q4 sind in Reihe zwischen einem Erdanschluß und dem Ausgabeknoten N3 verbunden. Taktsignale CΦ1, CΦ2 werden vom Taktgenerator 6 (Fig. 2) an die Gates der Transistoren Q3 und Q4 angelegt.
Unter Bezug auf das Signalpulsdiagramm in Fig. 6 wird die Ope­ ration des Φ-Taktgenerators 7 nach Fig. 5 beschrieben.
Wenn die Taktsignale CΦ1, CΦ2 auf hohem Pegel stehen, sind die Transistoren Q3, Q4 eingeschaltet, so daß ein Steuersignal Φ1/2 Vcc erreicht. Wenn das Taktsignal Co2 auf niedrigen Pegel ab­ fällt, wird der Transistor Q4 ausgeschaltet. Als Ergebnis erreicht ein Steuersignal Φ hohen Pegel. Wenn zusätzlich das Taktsignal CΦ1 auf niedrigen Pegel abfällt und das Taktsignal CΦ2 auf hohen Pegel ansteigt, wird der Transistor Q3 abge­ schaltet und der Transistor Q4 eingeschaltet. Als Ergebnis fällt das Steuersignal Φ auf niedrigen Pegel ab.
Die Fig. 7 zeigt ein Schaltbild mit einem anderen Beispiel einer Konfiguration des in Fig. 2 gezeigten Φ-Taktgenera­ tors 7.
Der Φ-Taktgenerator 7 umfaßt zwei Widerstände R3, R4, zwei N-Kanal-MOS-Transistoren Q5, Q8 und zwei P-Kanal-Transistoren Q6, Q7. Ein Widerstand R3 ist zwischen einem Spannungsversorgungs­ anschluß und einem Knoten N4 verbunden. Ein Widerstand R4 ist zwischen einem Erdanschluß und dem Knoten N4 verbunden. Die Transistoren Q5, Q6 sind parallel zwischen einem Knoten N4 und einem Knoten N5 verbunden. Ein Transistor Q7 ist zwischen dem Spannungsversorgungsanschluß und dem Knoten N5 verbunden, und ein Transistor Q8 ist zwischen dem Erdanschluß und dem Knoten N5 verbunden. Taktsignale CΦ3, CΦ4, CΦ5, werden durch den Taktgenerator 6 (Fig. 2) an die Gates des Transistors Q7, des Transistors Q8, des Transistors Q5 bzw. des Transistors Q6 an­ gelegt.
Unter bezug auf ein Signalpulsdiagramm in Fig. 8 wird der Betrieb des Φ-Taktgenerators 7 nach Fig. 7 beschrieben.
Wenn die Taktsignale CΦ3, CΦ5 auf hohen Pegel stehen und ein Taktsignal CΦ4 auf niedrigem Pegel steht, sind die Transi­ storen Q7, Q8 abgeschaltet und die Transistoren Q5, Q6 einge­ schaltet. Als Ergebnis steht das Steuersignal auf 1/2 Vcc-Pe­ gel. Wenn die Taktsignale CΦ4, CΦ5 auf niedrige Pegel abfallen, werden die Transistoren Q5, Q6 ausgeschaltet und der Transi­ stor Q7 eingeschaltet. Als Ergebnis steigt das Steuersignal Φ auf einen hohen Pegel. Wenn die Taktsignale CΦ3, CΦ4 auf hohen Pegel ansteigen, wird der Transistor Q7 ausgeschaltet und der Transistor Q8 eingeschaltet. Als Ergebnis fällt das Taktsignal Φ auf niedrigen Pegel.
Ein Beispiel eines Aufbaus einer Vorbelegungspotentialgenera­ torschaltung zum Erzeugen eines Vorbelegungspotentials VBL ist in Fig. 9 gezeigt.
Wie in Fig. 9 gezeigt, sind Widerstände R5, R6 in Reihe zwischen dem Spannungsversorgungsanschluß und dem Erdanschluß verbunden. Das Vorbelegungspotential VBL mit 1/2 Vcc-Pegel wird vom Knoten N6 erhalten.
Da ein Steuersignal Φ die Operation des geteilten Leseverstär­ kers steuern kann, kann bei der obigen Ausführungsform die Zahl von Verbindungsleitungen für Steuersignale vermindert werden, genauso wie die Fläche von Steuersignalgeneratorschaltungen (Φ-Taktgeneratoren) vermindert werden kann.
Während diese Erfindung auf geteilte Leseverstärker vom gefal­ teten Bitleitungstyp bei der obigen Ausführungsform angewendet wurde, ist es möglich, diese Erfindung auf geteilte Lesever­ stärker vom offenen Bitleitungstyp anzuwenden.
Da, wie oben beschrieben, bei dieser Erfindung ein Steuersignal den Betrieb des geteilten Leseverstärkers während einer Vorbe­ legungs- und einer Zugriffsperiode steuern kann, kann die Zahl von Verbindungen für Steuersignale verringert werden, wie auch die Zahl und Fläche von Steuersignalgeneratorschaltungen ver­ ringert werden kann.

Claims (11)

1. Halbleiterspeichervorrichtung mit
ersten Bitleitungen (BL1, BL1),
zweiten Bitleitungen (BL2, BL2),
einer Mehrzahl von Speicherzellen (MC), die jeweils mit den ersten Bitleitungen (BL1, ) oder den zweiten Bitleitungen (BL2, ) zum Speichern von Daten verbunden sind,
einer gemeinsam für die ersten und zweiten Bitleitungen vorge­ sehenen Leserverstärkervorrichtung (20),
einer ersten Schaltvorrichtung (S1, S3), die zwischen den ersten Bitleitungen und der Leseverstärkervorrichtung (20) verbunden ist und auf ein erstes Potential zum Leitendwerden reagiert,
einer zweiten Schaltvorrichtung (S2, S4), die zwischen den zweiten Bitleitungen und der Leseverstärkervorrichtung (20) verbunden ist und auf ein zweites Potential zum Leitendwerden reagiert,
einer Vorbelegungseinrichtung (Q1, Q2) zum Vorbelegen der ersten und zweiten Bitleitungen mit einem vorbestimmten Poten­ tial während einer Vorbelegungsperiode und
einer Steuersignalerzeugereinrichtung (7) zum Erzeugen eines Steuersignals, dessen Potential sich auf das erste Potential oder auf das zweite Potential während einer Zugriffsperiode ändert, und das sich auf ein Zwischenpotential zwischen dem ersten und den zweiten Potential während einer Vorbelegungs­ periode ändert, zum Anlegen des Steuersignals an die erste (S1, S3) und die zweite (S2, S4) Schaltvorrichtung.
2. Halbleiterspeichervorrichtung nach Anspruch 1, dadurch ge­ kennzeichnet, daß
die erste Schaltvorrichtung Feldeffektvorrichtungen (S1, S3) vom N-Kanaltyp umfaßt,
die zweite Schaltvorrichtung Feldeffektvorrichtungen (S2, S4) vom P-Kanaltyp umfaßt und
das erste Potential einem logischen High-Pegel und das zweite Potential einem logischen Low-Pegel entspricht.
3. Halbleiterspeichervorrichtung nach Anspruch 1 oder 2, da­ durch gekennzeichnet, daß die Steuersignalgeneratorvorrichtung (7)
einen ersten Anschluß umfaßt, der ein dem ersten Potential ent­ sprechendes Versorgungsspannungspotential empfängt,
einen zweiten Anschluß umfaßt, der eine dem zweiten Potential entsprechende Versorgungsspannung empfängt,
einen Ausgabeknoten (N3) umfaßt, der das Steuersignal ausgibt, eine erste Widerstandsvorrichtung (R1) umfaßt, die mit dem ersten Anschluß verbunden,
eine dritte Schaltvorrichtung (Q3) umfaßt, die zwischen der ersten Widerstandsvorrichtung und dem Ausgabeknoten (N3) ver­ bunden ist,
eine zweite Widerstandsvorrichtung (R2) umfaßt, die mit dem zweiten Anschluß verbunden ist,
eine vierte Schaltvorrichtung (Q4) umfaßt, die zwischen der zweiten Widerstandsvorrichtung und dem Ausgabeknoten (N3) ver­ bunden ist, und
eine Steuervorrichtung (6) umfaßt, zum Einschalten von entweder der dritten oder der vierten Schaltvorrichtungen während der Zugriffsperiode und zum Einschalten von sowohl der dritten als auch der vierten Schaltvorrichtung während der Vorbelegungs­ periode.
4. Halbleiterspeichervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß
die Steuervorrichtung (6) ein erstes und ein zweites Taktsignal erzeugt,
die dritte Schaltvorrichtung eine Feldeffektvorrichtung umfaßt,
die einen das erste Taktsignal empfangenden Steueranschluß auf­ weist, und
die vierte Schaltvorrichtung eine Feldeffektvorrichtung aufweist, die einen das zweite Taktsignal empfangenden Steuer­ anschluß aufweist.
5. Halbleiterspeichervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Steuersignalgeneratorvorrich­ tung (7)
einen ersten Anschluß aufweist, der ein dem ersten Potential entsprechendes Versorgungsspannungspotential empfängt,
einen zweiten Anschluß aufweist, der ein dem zweiten Potential entsprechendes Versorgungsspannungspotential empfängt,
einen ersten Knoten (N4) aufweist,
eine erste Widerstandsvorrichtung (R3) aufweist, die zwischen dem ersten Anschluß und dem ersten Knoten verbunden ist,
eine zweite Widerstandsvorrichtung (R4) aufweist, die zwischen dem zweiten Anschluß und dem ersten Knoten verbunden ist,
einen zweiten Knoten (N5) aufweist,
eine Transfer-Gatevorrichtung (Q5, Q6) aufweist, die zwischen dem ersten Knoten und dem zweiten Knoten verbunden ist,
eine dritte Schaltvorrichtung (Q7) aufweist, die zwischen dem ersten Anschluß und dem zweiten Knoten verbunden ist,
eine vierte Schaltvorrichtung (Q8) aufweist, die zwischen dem zweiten Anschluß und dem zweiten Knoten verbunden ist, und
eine Steuervorrichtung (6) aufweist, zum Einschalten von ent­ weder der dritten oder der vierten Schaltvorrichtung und zum Ausschalten der Transfer-Gatevorrichtung während der Zugriffs­ periode, und zum Einschalten der Transfer-Gatevorrichtung und zum Ausschalten sowohl der dritten als auch der vierten Schalt­ vorrichtung während der Vorbelegungsperiode.
6. Halbleiterspeichervorrichtung nach Anspruch 5, dadurch ge­ kennzeichnet, daß
die Steuervorrichtung (6) ein erstes, ein zweites und ein drittes Taktsignal erzeugt,
die dritte Schaltvorrichtung eine Feldeffektvorrichtung (Q7) aufweist, die einen das erste Taktsignal empfangenden Steuer­ anschluß aufweist,
die vierte Schaltvorrichtung eine Feldeffektvorrichtung (Q8) aufweist, die einen das zweite Taktsignal empfangenden Steuer­ anschluß aufweist, und
die Transfer-Gatevorrichtung Feldeffektvorrichtungen (Q5, Q6) umfaßt, die einen das dritte Taktsignal empfangenden Steuer­ anschluß aufweisen.
7. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das vorbestimmte Potential einem Zwischenpegel zwischen dem lo­ gischen High-Pegel und dem logischen Low-Pegel entspricht.
8. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 7, gekennzeichnet durch eine Ausgleichsvorrichtung (Q1), die die Potentiale der ersten und zweiten Bitleitungen während der Vorbelegungsperiode ausgleicht.
9. Halbleiterspeichervorrichtung mit
einem ersten Speicherzellenfeld (1a), das
eine Mehrzahl von ersten Bitleitungspaaren (BL1, BL1, BL3, BL3) umfaßt,
eine Mehrzahl von die Mehrzahl von ersten Bitleitungen kreuzen­ den Wortleitungen (WL1, WL2) umfaßt und
eine Mehrzahl von Speicherzellen (MC) umfaßt, die an den Kreu­ zungspunkten der Mehrzahl der ersten Bitleitungspaare und der Mehrzahl von Wortleitungen vorgesehen sind,
einem zweiten Speicherzellenfeld (1b), das
eine Mehrzahl von zweiten Bitleitungspaaren (BL2, BL2, BL4, BL4) umfaßt, eine Mehrzahl von die Mehrzahl von zweiten Bit­ leitungspaaren kreuzenden Wortleitungen (WL3, WL4) umfaßt und eine Mehrzahl von Speicherzellen (MC) umfaßt, die an Kreuzungs­ punkten der Mehrzahl von zweiten Bitleitungspaaren mit der Mehrzahl von Wortleitungen angeordnet sind,
einer Mehrzahl von Leseverstärkervorrichtungen (20), die gemeinsam für die Mehrzahl von ersten Bitleitungspaaren und die Mehrzahl von zweiten Bitleitungspaaren vorgesehen sind, einer Mehrzahl von ersten Schaltvorrichtungen (S1, S3), die je­ weils zwischen einem entsprechenden ersten Bitleitungspaar und entsprechenden Leseverstärkervorrichtungen verbunden sind und auf ein erstes Potential zum Leitendwerden reagieren,
einer Mehrzahl von zweiten Schaltvorrichtungen (S2, S4), die jeweils zwischen einem entsprechenden zweiten Bitleitungspaar und entsprechenden Leseverstärkervorrichtungen verbunden sind und auf ein zweites Potential zum Leitendwerden reagieren,
einer Mehrzahl von Vorbelegungseinrichtungen (Q1, Q2), die der Mehrzahl von ersten Bitleitungspaaren und der Mehrzahl der zweiten Bitleitungspaare entsprechen, zum Vorbelegen eines entsprechenden Bitleitungspaares auf ein vorbestimmtes Potential, und
eine Steuersignalgeneratorvorrichtung (7) zum Erzeugen eines Steuersignals, dessen Potential sich auf das erste Potential oder auf das zweite Potential während einer Zugriffsperiode ändert, und das sich auf ein Zwischenpotential zwischen dem ersten Potential und dem zweiten Potential während einer Vorbelegungsperiode ändert, zum Anlegen des Steuersignals an die erste und zweite Schaltvorrichtung.
10. Halbleiterspeichervorrichtung nach Anspruch 9, dadurch ge­ kennzeichnet, daß
jede der Mehrzahl von ersten Schaltvorrichtungen Feldeffektvor­ richtungen (S1, S3) vom N-Kanaltyp umfaßt,
jede der Mehrzahl von zweiten Schaltvorrichtungen Feldeffekt­ vorrichtungen (S2, S4) vom P-Kanaltyp umfaßt,
das erste Potential einem logischen High-Pegel entspricht und das zweite Potential einem logischen Low-Pegel entspricht.
11. Verfahren zum Betreiben einer Halbleiterspeichervorrich­ tung mit
ersten Bitleitungen (BL1, BL1), zweiten Bitleitungen (BL2, BL2), einer Mehrzahl von Speicherzellen (MC) , die entweder mit den ersten Bitleitungen oder den zweiten Bitleitungen verbun­ den sind, einer gemeinsam für die ersten und zweiten Bitleitun­ gen vorgesehenen Leserverstärkervorrichtung (20),
einer ersten Schaltvorrichtung (S1, S3), die zwischen der ersten Bitleitung und der Leseverstärkervorrichtung verbunden ist und auf ein erstes Potential zum Leitendwerden reagiert, sowie einer zweiten Schaltvorrichtung (S2, S4), die zwischen den zweiten Bitleitungen und der Leseverstärkervorrichtung ver­ bunden ist und auf ein zweites Potential zum Leitendwerden rea­ giert, mit den Schritten:
Vorbelegen der ersten und zweiten Bitleitungen auf ein vorbe­ stimmtes Potential während der Vorbelegungsperiode,
Anlegen eines Steuersignals mit einem ersten und einem zweiten Potential während einer Zugriffsperiode an die erste und die zweite Schaltvorrichtung, und
Anlegen eines Steuersignals mit einem Zwischenpotential zwischen dem ersten Potential und dem zweiten Potential während einer Vorbelegungperiode an die erste und die zweite Schaltvor­ richtung.
DE4138340A 1990-11-21 1991-11-21 Halbleiterspeichervorrichtung und Verfahren zum Betreiben einer solchen Expired - Fee Related DE4138340C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2318676A JPH04186593A (ja) 1990-11-21 1990-11-21 半導体記憶装置

Publications (2)

Publication Number Publication Date
DE4138340A1 true DE4138340A1 (de) 1992-05-27
DE4138340C2 DE4138340C2 (de) 1994-01-20

Family

ID=18101786

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4138340A Expired - Fee Related DE4138340C2 (de) 1990-11-21 1991-11-21 Halbleiterspeichervorrichtung und Verfahren zum Betreiben einer solchen

Country Status (5)

Country Link
US (1) US5243574A (de)
JP (1) JPH04186593A (de)
KR (1) KR950001289B1 (de)
DE (1) DE4138340C2 (de)
IT (1) IT1252280B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3319610B2 (ja) * 1991-11-22 2002-09-03 日本テキサス・インスツルメンツ株式会社 信号伝達回路
KR970004460B1 (ko) * 1992-06-30 1997-03-27 니뽄 덴끼 가부시끼가이샤 반도체 메모리 회로
JP2814846B2 (ja) * 1992-07-29 1998-10-27 日本電気株式会社 半導体記憶装置
JPH0757466A (ja) * 1993-08-12 1995-03-03 Toshiba Corp 半導体集積回路
JPH07326192A (ja) * 1994-05-31 1995-12-12 Toshiba Micro Comput Eng Corp 半導体記憶装置
US5907516A (en) * 1994-07-07 1999-05-25 Hyundai Electronics Industries Co., Ltd. Semiconductor memory device with reduced data bus line load
US5836007A (en) * 1995-09-14 1998-11-10 International Business Machines Corporation Methods and systems for improving memory component size and access speed including splitting bit lines and alternate pre-charge/access cycles
US5561630A (en) * 1995-09-28 1996-10-01 International Business Machines Coporation Data sense circuit for dynamic random access memories
US5710738A (en) * 1996-12-17 1998-01-20 Powerchip Semiconductor Corp. Low power dynamic random access memory
JPH10302469A (ja) * 1997-04-25 1998-11-13 Fujitsu Ltd 半導体記憶装置
KR100297727B1 (ko) * 1998-08-13 2001-09-26 윤종용 분리 제어라인의 큰 부하에 의한 스피드 손실을 방지할 수 있는반도체 메모리 장치
KR100395877B1 (ko) * 2000-11-10 2003-08-25 삼성전자주식회사 반도체 메모리의 데이타 감지 장치
KR100382614B1 (ko) * 2000-12-29 2003-05-09 주식회사 하이닉스반도체 저전력의 메모리 코아 제어 장치
US6580655B2 (en) * 2001-08-29 2003-06-17 International Business Machines Corporation Pre-charge circuit and method for memory devices with shared sense amplifiers
JP4462528B2 (ja) 2002-06-24 2010-05-12 株式会社日立製作所 半導体集積回路装置
KR100838363B1 (ko) * 2005-10-20 2008-06-13 주식회사 하이닉스반도체 센스앰프 회로
KR100871083B1 (ko) * 2007-02-27 2008-11-28 삼성전자주식회사 입출력 센스앰프를 구비하는 반도체 메모리 장치의레이아웃 구조
US8050127B2 (en) * 2009-02-06 2011-11-01 Hynix Semiconductor Inc. Semiconductor memory device
US8437204B2 (en) * 2009-06-12 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array with corresponding row and column control signals
KR101033490B1 (ko) * 2009-11-30 2011-05-09 주식회사 하이닉스반도체 패드를 선택적으로 이용하는 반도체 메모리 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62273694A (ja) * 1986-05-22 1987-11-27 Sony Corp センスアンプ
JPS632197A (ja) * 1986-06-20 1988-01-07 Mitsubishi Electric Corp 半導体記憶装置
JP2644261B2 (ja) * 1988-03-15 1997-08-25 株式会社東芝 ダイナミック型半導体記憶装置
JPH0229989A (ja) * 1988-07-19 1990-01-31 Mitsubishi Electric Corp ダイナミックランダムアクセスメモリ装置
JPH0713861B2 (ja) * 1988-12-05 1995-02-15 三菱電機株式会社 半導体記憶装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Journal of Solid-State Circuits, Vol. 24, No. 5, Oktober 1989, S. 1176-1183 *

Also Published As

Publication number Publication date
DE4138340C2 (de) 1994-01-20
ITMI913091A1 (it) 1993-05-20
IT1252280B (it) 1995-06-08
KR920010638A (ko) 1992-06-26
US5243574A (en) 1993-09-07
ITMI913091A0 (it) 1991-11-20
JPH04186593A (ja) 1992-07-03
KR950001289B1 (ko) 1995-02-15

Similar Documents

Publication Publication Date Title
DE4138340C2 (de) Halbleiterspeichervorrichtung und Verfahren zum Betreiben einer solchen
DE3841944C2 (de)
DE3903714C2 (de)
DE3923629C2 (de) DRAM-Halbleiterbaustein
DE4211844C2 (de) Halbleiterspeichereinrichtung
DE2647394C2 (de) MOS-Halbleiterspeicherbaustein
DE4036091C2 (de) Dynamischer Halbleiterspeicher mit wahlfreiem Zugriff
DE2919166C2 (de) Speichervorrichtung
DE4432925C2 (de) Halbleiterspeichervorrichtung
DE4214970C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE4127698C2 (de)
DE4128918C2 (de) Leseverstärker für nichtflüchtige Halbleiterspeichereinrichtungen
DE3908723A1 (de) Halbleiterspeichereinrichtung mit leseverstaerkern mit verbesserter aktivierungszeitfolge und verfahren zum betreiben einer solchen halbleiterspeichereinrichtung
DE10330487B4 (de) Halbleiterspeicherbaustein mit einem Abtastsystem mit Offsetkompensation
DE4002664C2 (de)
DE19749360A1 (de) Speicherzellen mit mehreren Ein-Ausgabeports und Speicher mit paralleler Dateninitialisierung
DE60119995T2 (de) System und verfahren zum frühen schreiben in speicher durch halten der bitleitung auf festem potential
DE3904560A1 (de) Dynamischer schreib-lesespeicher mit (1/2)v(pfeil abwaerts)c(pfeil abwaerts)(pfeil abwaerts)c(pfeil abwaerts)-voraufladung
DE2707456C3 (de)
DE3838961C2 (de)
DE4015452C2 (de)
DE4003673A1 (de) Erweiterte schnellschreibschaltung fuer den dram-test
DE10144245B4 (de) Halbleiterspeicherbauelement mit Bitleitungen und einem Abtastverstärker
DE3533870C2 (de)
DE19756929B4 (de) Zellenarray und Leseverstärkerstruktur mit verbesserten Rauscheigenschaften und verringerter Größe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee