JP3171172B2 - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JP3171172B2 JP3171172B2 JP27181598A JP27181598A JP3171172B2 JP 3171172 B2 JP3171172 B2 JP 3171172B2 JP 27181598 A JP27181598 A JP 27181598A JP 27181598 A JP27181598 A JP 27181598A JP 3171172 B2 JP3171172 B2 JP 3171172B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- wiring
- substrate
- wiring layer
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Description
【０００１】
【発明の属する技術分野】この発明は、複数の集積回路
が搭載される混成集積回路に関する。
が搭載される混成集積回路に関する。
【０００２】
【従来の技術】近年、ＬＳＩの高集積化・高速化は著し
く、多ピンでクロック周波数が１００ＭＨｚ以上で動作
するチップが出現し始めている。このような高速動作す
るチップのシングルチップ実装では、パッケージとプリ
ント基板を伝送する信号遅延が大きくなり、また、パッ
ケージの持つ寄生容量やインダクタンスの影響も、シス
テム設計上無視できなくなってきている。そして、それ
らのことが、システム全体の高速化を妨げる要因となっ
てきている。そこで、混成集積回路（マルチチップモジ
ュール：ＭＣＭ）とすることで、チップ同士をできるだ
け近づけて配置してパッケージに起因するチップ間の信
号遅延が減らせ、単一チップでの高速性を、複数チップ
のシステムでも損なわずに引き出すことが可能となる。
く、多ピンでクロック周波数が１００ＭＨｚ以上で動作
するチップが出現し始めている。このような高速動作す
るチップのシングルチップ実装では、パッケージとプリ
ント基板を伝送する信号遅延が大きくなり、また、パッ
ケージの持つ寄生容量やインダクタンスの影響も、シス
テム設計上無視できなくなってきている。そして、それ
らのことが、システム全体の高速化を妨げる要因となっ
てきている。そこで、混成集積回路（マルチチップモジ
ュール：ＭＣＭ）とすることで、チップ同士をできるだ
け近づけて配置してパッケージに起因するチップ間の信
号遅延が減らせ、単一チップでの高速性を、複数チップ
のシステムでも損なわずに引き出すことが可能となる。
【０００３】図６は、そのようなＭＣＭの構成を示す断
面図である。このＭＣＭの構成について説明すると、ま
ず、リードフレーム６０１上のアイランド部６０１ａ上
に絶縁層６０２を介して配線層６０３が形成され、この
配線層６０３上に層間絶縁膜６０４を介して上層配線層
６０５が形成されている。そして、上層配線層６０５上
の所定位置に集積回路チップ６０６や抵抗チップ６０７
が実装されている。また、集積回路チップ６０６は、上
層配線層６０５の所定の所にワイヤー６０８で接続され
ている。また、上層配線層６０５の所定箇所とリード６
０１ｂとが、それぞれワイヤー６０８ａで接続されてい
る。そして、リード６０１ｂの先端が露出した状態で、
モールド樹脂６０９により封止されている。
面図である。このＭＣＭの構成について説明すると、ま
ず、リードフレーム６０１上のアイランド部６０１ａ上
に絶縁層６０２を介して配線層６０３が形成され、この
配線層６０３上に層間絶縁膜６０４を介して上層配線層
６０５が形成されている。そして、上層配線層６０５上
の所定位置に集積回路チップ６０６や抵抗チップ６０７
が実装されている。また、集積回路チップ６０６は、上
層配線層６０５の所定の所にワイヤー６０８で接続され
ている。また、上層配線層６０５の所定箇所とリード６
０１ｂとが、それぞれワイヤー６０８ａで接続されてい
る。そして、リード６０１ｂの先端が露出した状態で、
モールド樹脂６０９により封止されている。
【０００４】
【発明が解決しようとする課題】ところで、上述した従
来のＭＣＭでは、混載している各集積回路チップに接続
する接地の配線は、図６の配線層６０３に形成されてい
る。そして、その接地の配線は、アイランド部６０１ａ
の周端部に近いところで、上層配線層６０５に形成され
ている電極部に層間絶縁膜６０４を介して接続し、その
電極部より所定のリードに、ワイヤーにより接続するよ
うにしていた。ところが、その配線層６０３には、当然
であるが、接地に接続しては問題となる多くの配線が形
成されている。このため、従来では、配線層６０３にお
いて、上述した接地のための配線の引き回しが非常に複
雑になるため、混載する集積回路チップの数を多くでき
ないという問題があった。この発明は、以上のような問
題点を解消するためになされたものであり、ＭＣＭの集
積度をより向上させることを目的とする。
来のＭＣＭでは、混載している各集積回路チップに接続
する接地の配線は、図６の配線層６０３に形成されてい
る。そして、その接地の配線は、アイランド部６０１ａ
の周端部に近いところで、上層配線層６０５に形成され
ている電極部に層間絶縁膜６０４を介して接続し、その
電極部より所定のリードに、ワイヤーにより接続するよ
うにしていた。ところが、その配線層６０３には、当然
であるが、接地に接続しては問題となる多くの配線が形
成されている。このため、従来では、配線層６０３にお
いて、上述した接地のための配線の引き回しが非常に複
雑になるため、混載する集積回路チップの数を多くでき
ないという問題があった。この発明は、以上のような問
題点を解消するためになされたものであり、ＭＣＭの集
積度をより向上させることを目的とする。
【０００５】
【課題を解決するための手段】この発明の混成集積回路
は、金属からなる基板と、この基板の表面上に絶縁層を
介して形成された配線層からなる複数の配線と、配線層
上に配置されて所定の配線と接続端子が接続された集積
回路チップと、基板周辺に基板と絶縁分離されて配置さ
れ所定の配線に接続された複数の端子とを備え、加え
て、絶縁層に接続端子が接続された所定の配線から基板
に接続する貫通接続部を備え、この貫通接続部および基
板を介して接続端子が接続された所定の配線に固定電位
が接続されているようにした。従って、基板が固定電位
の端子となる。また、この発明の混成集積回路は、金属
からなる基板と、この基板表面上に配線を含む配線層と
絶縁層が交互に複数積層された多層配線構造体が構成さ
れ、最上層の配線層上に配置されて多層配線構造体の最
上層の所定の配線と接続端子が接続された集積回路チッ
プと、基板周辺に基板と絶縁分離されて配置されて多層
配線構造体の所定の配線に接続された複数の端子とを備
え、加えて、複数の絶縁層に接続端子が接続された所定
の配線から基板に接続する貫通接続部を備え、この貫通
接続部および基板を介して接続端子が接続された所定の
配線に固定電位が接続されているようにした。従って、
基板が固定電位の端子となる。
は、金属からなる基板と、この基板の表面上に絶縁層を
介して形成された配線層からなる複数の配線と、配線層
上に配置されて所定の配線と接続端子が接続された集積
回路チップと、基板周辺に基板と絶縁分離されて配置さ
れ所定の配線に接続された複数の端子とを備え、加え
て、絶縁層に接続端子が接続された所定の配線から基板
に接続する貫通接続部を備え、この貫通接続部および基
板を介して接続端子が接続された所定の配線に固定電位
が接続されているようにした。従って、基板が固定電位
の端子となる。また、この発明の混成集積回路は、金属
からなる基板と、この基板表面上に配線を含む配線層と
絶縁層が交互に複数積層された多層配線構造体が構成さ
れ、最上層の配線層上に配置されて多層配線構造体の最
上層の所定の配線と接続端子が接続された集積回路チッ
プと、基板周辺に基板と絶縁分離されて配置されて多層
配線構造体の所定の配線に接続された複数の端子とを備
え、加えて、複数の絶縁層に接続端子が接続された所定
の配線から基板に接続する貫通接続部を備え、この貫通
接続部および基板を介して接続端子が接続された所定の
配線に固定電位が接続されているようにした。従って、
基板が固定電位の端子となる。
【０００６】
【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。 実施の形態１ はじめに、この発明の第１の実施の形態について説明す
る。図１は、この実施の形態１における混成集積回路の
概略的な構成を示す斜視図および断面図である。なお、
（ａ）は斜視図、（ｂ）は断面図である。この実施の形
態１の混成集積回路について説明すると、まず、金属板
から構成されたリードフレーム１０１のアイランド１０
１ａ上に、下部絶縁層１０２を介して第１配線層１０３
が形成されている。また、第１配線層１０３の一部の領
域上には、層間絶縁層１０４を介して第２配線層１０５
が形成され、この第２配線層１０５の所定のパタン上
に、集積回路チップ１０６や抵抗やコンデンサなどの単
一チップ１０７が配置されている。
参照して説明する。 実施の形態１ はじめに、この発明の第１の実施の形態について説明す
る。図１は、この実施の形態１における混成集積回路の
概略的な構成を示す斜視図および断面図である。なお、
（ａ）は斜視図、（ｂ）は断面図である。この実施の形
態１の混成集積回路について説明すると、まず、金属板
から構成されたリードフレーム１０１のアイランド１０
１ａ上に、下部絶縁層１０２を介して第１配線層１０３
が形成されている。また、第１配線層１０３の一部の領
域上には、層間絶縁層１０４を介して第２配線層１０５
が形成され、この第２配線層１０５の所定のパタン上
に、集積回路チップ１０６や抵抗やコンデンサなどの単
一チップ１０７が配置されている。
【０００７】そして、第１配線層１０３と第２配線層１
０５とは、層間絶縁層１０４を貫通するビア内に形成さ
れた貫通接続部１０８を介して所定の箇所で接続してい
る。また、集積回路チップ１０６および単一チップ１０
７は、ワイヤ１０９ａにより第２配線層１０５の電極に
接続している。また、第１配線層１０３の電極パッド１
０３ａおよび第２配線層１０５の電極パッド１０５ａと
リード１０１ｂとは、ワイヤ１０９ｂで接続している。
そして、この実施の形態１では、各集積回路チップ１０
６の接地を、下部絶縁層１０２および層間絶縁層１０４
を貫通するスルーホール内に形成された貫通接続部１１
０を介し、アイランド１０１ａに接続させるようにし
た。すなわち、集積回路チップ１０６の接地などの固定
電位端子−第２配線層１０５の所定の電極−貫通接続部
１１０−アイランド１０１ａと接続するようにした。な
お、各集積回路チップ１０６への電源電位などの固定電
位の接続を、上述したように、貫通接続部１１０を介し
てアイランド１０１ａに接続させるようにしても良い。
０５とは、層間絶縁層１０４を貫通するビア内に形成さ
れた貫通接続部１０８を介して所定の箇所で接続してい
る。また、集積回路チップ１０６および単一チップ１０
７は、ワイヤ１０９ａにより第２配線層１０５の電極に
接続している。また、第１配線層１０３の電極パッド１
０３ａおよび第２配線層１０５の電極パッド１０５ａと
リード１０１ｂとは、ワイヤ１０９ｂで接続している。
そして、この実施の形態１では、各集積回路チップ１０
６の接地を、下部絶縁層１０２および層間絶縁層１０４
を貫通するスルーホール内に形成された貫通接続部１１
０を介し、アイランド１０１ａに接続させるようにし
た。すなわち、集積回路チップ１０６の接地などの固定
電位端子−第２配線層１０５の所定の電極−貫通接続部
１１０−アイランド１０１ａと接続するようにした。な
お、各集積回路チップ１０６への電源電位などの固定電
位の接続を、上述したように、貫通接続部１１０を介し
てアイランド１０１ａに接続させるようにしても良い。
【０００８】なお、図示していないが、集積回路チップ
１０６やワイヤ１０９ａなどを含むリードフレーム１０
１上部を、モールド樹脂で覆い隠すようにしてもよい。
このように、回路形成部などをモールド樹脂で封止する
ことで、混成集積回路の信頼性を向上させることができ
る。以上説明したように、この実施の形態１では、混載
する集積回路チップそれぞれへの接地や電源電位などの
固定電位を、貫通接続部１１０およびアイランド１０１
ａを介して接続するようにしたので、たとえば、第１配
線層１０３や第２配線層１０５などの配線層において固
定電位接続のための配線を引き回す必要がなくなる。こ
の結果、たとえば、第１配線層１０３や第２配線層１０
５においては、固定電位接続のため以外の配線のための
領域をより多くとれるようになり、混載する集積回路チ
ップの数をより多くすることが可能となる。
１０６やワイヤ１０９ａなどを含むリードフレーム１０
１上部を、モールド樹脂で覆い隠すようにしてもよい。
このように、回路形成部などをモールド樹脂で封止する
ことで、混成集積回路の信頼性を向上させることができ
る。以上説明したように、この実施の形態１では、混載
する集積回路チップそれぞれへの接地や電源電位などの
固定電位を、貫通接続部１１０およびアイランド１０１
ａを介して接続するようにしたので、たとえば、第１配
線層１０３や第２配線層１０５などの配線層において固
定電位接続のための配線を引き回す必要がなくなる。こ
の結果、たとえば、第１配線層１０３や第２配線層１０
５においては、固定電位接続のため以外の配線のための
領域をより多くとれるようになり、混載する集積回路チ
ップの数をより多くすることが可能となる。
【０００９】実施の形態２ 次に、この発明の第２の実施の形態について説明する。
図２は、この実施の形態２における混成集積回路の概略
的な構成を示す斜視図および断面図である。なお、
（ａ）は斜視図、（ｂ）は断面図である。この実施の形
態２の混成集積回路について説明すると、まず、金属板
から構成されたリードフレーム２０１のアイランド２０
１ａ上に、下部絶縁層２０２を介して第１配線層２０３
が形成されている。また、第１配線層２０３の一部の領
域上には、層間絶縁層２０４を介して第２配線層２０５
が形成され、この第２配線層２０５の所定のパタン上
に、集積回路チップ２０６や抵抗やコンデンサなどの単
一チップ２０７が配置されている。
図２は、この実施の形態２における混成集積回路の概略
的な構成を示す斜視図および断面図である。なお、
（ａ）は斜視図、（ｂ）は断面図である。この実施の形
態２の混成集積回路について説明すると、まず、金属板
から構成されたリードフレーム２０１のアイランド２０
１ａ上に、下部絶縁層２０２を介して第１配線層２０３
が形成されている。また、第１配線層２０３の一部の領
域上には、層間絶縁層２０４を介して第２配線層２０５
が形成され、この第２配線層２０５の所定のパタン上
に、集積回路チップ２０６や抵抗やコンデンサなどの単
一チップ２０７が配置されている。
【００１０】そして、この実施の形態２においては、ア
イランド２０１ａの裏面にも、下部絶縁層２０２ａを介
して第１配線層２０３ａが形成されている。また、第１
配線層２０３ａの一部の領域上には、層間絶縁層２０４
ａを介して第２配線層２０５ａが形成され、この第２配
線層２０５ａの所定のパタン上に、前述したアイランド
２０１ａ表面上と同様に、集積回路チップ２０６ａや抵
抗やコンデンサなどの単一チップ２０７ａが配置されて
いるようにした。すなわち、この実施の形態２において
は、リードフレーム２０１の両面に集積回路チップを混
載するようにした。
イランド２０１ａの裏面にも、下部絶縁層２０２ａを介
して第１配線層２０３ａが形成されている。また、第１
配線層２０３ａの一部の領域上には、層間絶縁層２０４
ａを介して第２配線層２０５ａが形成され、この第２配
線層２０５ａの所定のパタン上に、前述したアイランド
２０１ａ表面上と同様に、集積回路チップ２０６ａや抵
抗やコンデンサなどの単一チップ２０７ａが配置されて
いるようにした。すなわち、この実施の形態２において
は、リードフレーム２０１の両面に集積回路チップを混
載するようにした。
【００１１】そして、前述した実施の形態１と同様に、
まず、第１配線層２０３と第２配線層２０５とは層間絶
縁層２０４を貫通するビア内に形成された貫通接続部２
０８を介して所定の箇所で接続し、また、集積回路チッ
プ２０６および単一チップ２０７は、ワイヤ２０９ａに
より第２配線層２０５の電極に接続し、それらで回路を
構成している。また、第１配線層２０３の電極パッド２
２３および第２配線層２０５の電極パッド２２５は、ワ
イヤ２０９ｂで所定のリード２０１ｂに接続してある。
まず、第１配線層２０３と第２配線層２０５とは層間絶
縁層２０４を貫通するビア内に形成された貫通接続部２
０８を介して所定の箇所で接続し、また、集積回路チッ
プ２０６および単一チップ２０７は、ワイヤ２０９ａに
より第２配線層２０５の電極に接続し、それらで回路を
構成している。また、第１配線層２０３の電極パッド２
２３および第２配線層２０５の電極パッド２２５は、ワ
イヤ２０９ｂで所定のリード２０１ｂに接続してある。
【００１２】また、同様に、第１配線層２０３ａと第２
配線層２０５ａとは、層間絶縁層２０４ａを貫通するビ
ア内に形成された貫通接続部２０８ａを介して所定の箇
所で接続し、また、集積回路チップ２０６ａおよび単一
チップ２０７ａは、ワイヤ２０９ａにより第２配線層２
０５の電極に接続し、それらで回路を構成している。ま
た、第１配線層２０３ａの電極パッド２２３ａおよび第
２配線層２０５ａの電極パッド２２５ａと所定のリード
２０１ｂとは、ワイヤ２０９ｂで接続している。なお、
図２（ｂ）では、それらワイヤ２０９ｂの全ては図示し
ていない。
配線層２０５ａとは、層間絶縁層２０４ａを貫通するビ
ア内に形成された貫通接続部２０８ａを介して所定の箇
所で接続し、また、集積回路チップ２０６ａおよび単一
チップ２０７ａは、ワイヤ２０９ａにより第２配線層２
０５の電極に接続し、それらで回路を構成している。ま
た、第１配線層２０３ａの電極パッド２２３ａおよび第
２配線層２０５ａの電極パッド２２５ａと所定のリード
２０１ｂとは、ワイヤ２０９ｂで接続している。なお、
図２（ｂ）では、それらワイヤ２０９ｂの全ては図示し
ていない。
【００１３】そして、この実施の形態２においても、各
集積回路チップ２０６への接地や電源電位などの固定電
位を、下部絶縁層２０２および層間絶縁層２０４を貫通
するスルーホール内に形成された貫通接続部２１０を介
し、加えてアイランド２０１ａを介して接続させるよう
にした。また、裏面に形成した各集積回路チップ２０６
ａへの固定電位の接続も、下部絶縁層２０２ａおよび層
間絶縁層２０４ａを貫通するスルーホール内に形成され
た貫通接続部２１０ａを介し、そしてアイランド２０１
ａを介すて行うようにした。すなわち、集積回路チップ
２０６の固定電位端子−第２配線層２０５の所定の電極
−貫通接続部２１０−アイランド２０１ａと接続するよ
うにした。また、同様に、集積回路チップ２０６ａの固
定電位端子−第２配線層２０５ａの所定の電極−貫通接
続部２１０ａ−アイランド２０１ａと接続するようにし
た。
集積回路チップ２０６への接地や電源電位などの固定電
位を、下部絶縁層２０２および層間絶縁層２０４を貫通
するスルーホール内に形成された貫通接続部２１０を介
し、加えてアイランド２０１ａを介して接続させるよう
にした。また、裏面に形成した各集積回路チップ２０６
ａへの固定電位の接続も、下部絶縁層２０２ａおよび層
間絶縁層２０４ａを貫通するスルーホール内に形成され
た貫通接続部２１０ａを介し、そしてアイランド２０１
ａを介すて行うようにした。すなわち、集積回路チップ
２０６の固定電位端子−第２配線層２０５の所定の電極
−貫通接続部２１０−アイランド２０１ａと接続するよ
うにした。また、同様に、集積回路チップ２０６ａの固
定電位端子−第２配線層２０５ａの所定の電極−貫通接
続部２１０ａ−アイランド２０１ａと接続するようにし
た。
【００１４】なお、図示していないが、集積回路チップ
２０６やワイヤ２０９ａなどを含むリードフレーム２０
１上部を、モールド樹脂で覆い隠すようにしてもよい。
このように、回路形成部などをモールド樹脂で封止する
ことで、混成集積回路の信頼性を向上させることができ
る。以上説明したように、この実施の形態２において
も、混載する集積回路チップそれぞれの固定電位への接
続を、アイランド２０１ａを介して行うようにした。こ
のため、たとえば、第１配線層２０３や第２配線層２０
５などの配線層において、接地などの固定電位接続のた
めの配線を引き回す必要がなくなる。この結果、たとえ
ば、第１配線層２０３や第２配線層２０５、そして、第
１配線層２０３ａや第２配線層２０５ａにおいては、固
定電位接続のため以外の配線のための領域をより多くと
れるようになり、混載する集積回路チップの数をより多
くすることが可能となる。
２０６やワイヤ２０９ａなどを含むリードフレーム２０
１上部を、モールド樹脂で覆い隠すようにしてもよい。
このように、回路形成部などをモールド樹脂で封止する
ことで、混成集積回路の信頼性を向上させることができ
る。以上説明したように、この実施の形態２において
も、混載する集積回路チップそれぞれの固定電位への接
続を、アイランド２０１ａを介して行うようにした。こ
のため、たとえば、第１配線層２０３や第２配線層２０
５などの配線層において、接地などの固定電位接続のた
めの配線を引き回す必要がなくなる。この結果、たとえ
ば、第１配線層２０３や第２配線層２０５、そして、第
１配線層２０３ａや第２配線層２０５ａにおいては、固
定電位接続のため以外の配線のための領域をより多くと
れるようになり、混載する集積回路チップの数をより多
くすることが可能となる。
【００１５】実施の形態３ 次に、この発明の第３の実施の形態について説明する。
図３は、この実施の形態３における混成集積回路の概略
的な構成を示す斜視図および断面図である。なお、
（ａ）は斜視図、（ｂ），（ｃ）は断面図である。この
実施の形態３の混成集積回路について説明すると、ま
ず、金属板から構成されたリードフレーム３０１のアイ
ランド３０１ａからリード３０１ｂの一部にかけて、そ
の上に下部絶縁層３０２を介して第１配線層３０３が形
成されている状態とした。また、第１配線層３０３の上
に、層間絶縁層３０４を介して第２配線層３０５が形成
されいる状態とした。また、この第２配線層３０５の所
定のパタン上に、集積回路チップ３０６や抵抗やコンデ
ンサなどの単一チップ３０７が配置されている状態とし
た。
図３は、この実施の形態３における混成集積回路の概略
的な構成を示す斜視図および断面図である。なお、
（ａ）は斜視図、（ｂ），（ｃ）は断面図である。この
実施の形態３の混成集積回路について説明すると、ま
ず、金属板から構成されたリードフレーム３０１のアイ
ランド３０１ａからリード３０１ｂの一部にかけて、そ
の上に下部絶縁層３０２を介して第１配線層３０３が形
成されている状態とした。また、第１配線層３０３の上
に、層間絶縁層３０４を介して第２配線層３０５が形成
されいる状態とした。また、この第２配線層３０５の所
定のパタン上に、集積回路チップ３０６や抵抗やコンデ
ンサなどの単一チップ３０７が配置されている状態とし
た。
【００１６】また、第１配線層３０３と第２配線層３０
５とは層間絶縁層３０４を貫通するビア内に形成された
貫通接続部３０８を介して所定の箇所で接続し、また、
集積回路チップ３０６および単一チップ３０７は、ワイ
ヤ３０９により第２配線層３０５の電極に接続し、それ
らで回路を構成している。また、第１配線層３０３にお
いては、リード３０１ｂ上にまで延在している下部絶縁
層３０２におけるビア内に形成された貫通接続部３１０
ａにより、第１配線層３０３と所定のリード３０１ｂが
接続するようにしている。同様に、第２配線層３０５に
おいては、リード３０１ｂ上にまで延在している下部絶
縁層３０２および層間絶縁層３０４を貫通したビア内に
形成された貫通接続部３１０ｂにより、第２配線層３０
５と所定のリード３０１ｂとが接続するようにしてい
る。
５とは層間絶縁層３０４を貫通するビア内に形成された
貫通接続部３０８を介して所定の箇所で接続し、また、
集積回路チップ３０６および単一チップ３０７は、ワイ
ヤ３０９により第２配線層３０５の電極に接続し、それ
らで回路を構成している。また、第１配線層３０３にお
いては、リード３０１ｂ上にまで延在している下部絶縁
層３０２におけるビア内に形成された貫通接続部３１０
ａにより、第１配線層３０３と所定のリード３０１ｂが
接続するようにしている。同様に、第２配線層３０５に
おいては、リード３０１ｂ上にまで延在している下部絶
縁層３０２および層間絶縁層３０４を貫通したビア内に
形成された貫通接続部３１０ｂにより、第２配線層３０
５と所定のリード３０１ｂとが接続するようにしてい
る。
【００１７】そして、この実施の形態３においても、各
集積回路チップ３０６への接地などの固定電位の接続
を、下部絶縁層３０２および層間絶縁層３０４を貫通す
るスルーホール内に形成された貫通接続部３１１を介
し、そして、アイランド３０１ａを介して行うようにし
た。すなわち、集積回路チップ３０６の接地等の固定電
位端子−第２配線層３０５の所定の電極−貫通接続部３
１１−アイランド３０１ａと接続するようにした。な
お、図示していないが、集積回路チップ３０６やワイヤ
３０９などを含むリードフレーム３０１上部を、モール
ド樹脂で覆い隠すようにしてもよい。このように、回路
形成部などをモールド樹脂で封止することで、混成集積
回路の信頼性を向上させることができる。
集積回路チップ３０６への接地などの固定電位の接続
を、下部絶縁層３０２および層間絶縁層３０４を貫通す
るスルーホール内に形成された貫通接続部３１１を介
し、そして、アイランド３０１ａを介して行うようにし
た。すなわち、集積回路チップ３０６の接地等の固定電
位端子−第２配線層３０５の所定の電極−貫通接続部３
１１−アイランド３０１ａと接続するようにした。な
お、図示していないが、集積回路チップ３０６やワイヤ
３０９などを含むリードフレーム３０１上部を、モール
ド樹脂で覆い隠すようにしてもよい。このように、回路
形成部などをモールド樹脂で封止することで、混成集積
回路の信頼性を向上させることができる。
【００１８】このように、混載する集積回路チップそれ
ぞれへの固定電位の接続をアイランド３０１ａを介して
行うようにした。この結果、たとえば、第１配線層３０
３や第２配線層３０５などの配線層において、接地や電
源電位などの固定電位接続のための配線を引き回す必要
がなくなる。この結果、たとえば、第１配線層３０３や
第２配線層３０５においては、接地などの固定電位接続
のため以外の配線のための領域をより多くとれるように
なり、混載する集積回路チップの数をより多くすること
が可能となる。
ぞれへの固定電位の接続をアイランド３０１ａを介して
行うようにした。この結果、たとえば、第１配線層３０
３や第２配線層３０５などの配線層において、接地や電
源電位などの固定電位接続のための配線を引き回す必要
がなくなる。この結果、たとえば、第１配線層３０３や
第２配線層３０５においては、接地などの固定電位接続
のため以外の配線のための領域をより多くとれるように
なり、混載する集積回路チップの数をより多くすること
が可能となる。
【００１９】なお、上記実施の形態３では、リードフレ
ーム３０１の片面に集積回路チップなどを混載するよう
にしたが、前述した実施の形態２と同様に、リードフレ
ームの両面に集積回路チップを混載するようにしてもよ
い。すなわち、図３（ｃ）に示すように、アイランド３
０１ａの裏面にも、下部絶縁層３０２ａを介して第１配
線層３０３ａを形成し、また、第１配線層３０３ａの上
にも層間絶縁層３０４ａを介して第２配線層３０５ａを
形成し、この第２配線層３０５ａの所定のパタン上に、
前述したアイランド３０１ａ表面上と同様に、集積回路
チップ３０６ａや抵抗やコンデンサなどの単一チップ３
０７ａを配置するようにしてもよい。
ーム３０１の片面に集積回路チップなどを混載するよう
にしたが、前述した実施の形態２と同様に、リードフレ
ームの両面に集積回路チップを混載するようにしてもよ
い。すなわち、図３（ｃ）に示すように、アイランド３
０１ａの裏面にも、下部絶縁層３０２ａを介して第１配
線層３０３ａを形成し、また、第１配線層３０３ａの上
にも層間絶縁層３０４ａを介して第２配線層３０５ａを
形成し、この第２配線層３０５ａの所定のパタン上に、
前述したアイランド３０１ａ表面上と同様に、集積回路
チップ３０６ａや抵抗やコンデンサなどの単一チップ３
０７ａを配置するようにしてもよい。
【００２０】そして、第１配線層３０３ａと第２配線層
３０５ａとは、層間絶縁層３０４ａを貫通するビア内に
形成された貫通接続部３０８ａを介して所定の箇所で接
続し、また、集積回路チップ３０６ａおよび単一チップ
３０７ａは、ワイヤ３０９により第２配線層３０５ａの
電極に接続すればよい。また、また、第１配線層３０３
ａにおいては、リード３０１ｂ上にまで延在している下
部絶縁層３０２ａにおけるビア内に形成された貫通接続
部３２０ａにより、所定のリード３０１ｂに接続する。
そして、各集積回路チップ３０６ａへの接地などの固定
電位の接続を、下部絶縁層３０２ａおよび層間絶縁層３
０４ａを貫通するスルーホール内に形成された貫通接続
部３１１ａを介し、そして、アイランド３０１ａを介し
て行うようにすればよい。
３０５ａとは、層間絶縁層３０４ａを貫通するビア内に
形成された貫通接続部３０８ａを介して所定の箇所で接
続し、また、集積回路チップ３０６ａおよび単一チップ
３０７ａは、ワイヤ３０９により第２配線層３０５ａの
電極に接続すればよい。また、また、第１配線層３０３
ａにおいては、リード３０１ｂ上にまで延在している下
部絶縁層３０２ａにおけるビア内に形成された貫通接続
部３２０ａにより、所定のリード３０１ｂに接続する。
そして、各集積回路チップ３０６ａへの接地などの固定
電位の接続を、下部絶縁層３０２ａおよび層間絶縁層３
０４ａを貫通するスルーホール内に形成された貫通接続
部３１１ａを介し、そして、アイランド３０１ａを介し
て行うようにすればよい。
【００２１】実施の形態４ 次に、この発明の第４の実施の形態について説明する。
図４は、この実施の形態４における混成集積回路の概略
的な構成を示す斜視図（ａ）および断面図（ｂ），
（ｃ）である。なお、（ｂ）は（ａ）のＡＡ’断面、
（ｃ）は（ａ）のＢＢ’断面である。この実施の形態４
の混成集積回路について説明すると、まず、金属板から
構成されたリードフレーム４０１のアイランド４０１ａ
上に、下部絶縁層４０２を介して第１配線層４０３が形
成されている。また、第１配線層４０３の上には、層間
絶縁層４０４を介して第２配線層４０５が形成され、こ
の第２配線層４０５の所定のパタン上に、集積回路チッ
プ４０６や抵抗やコンデンサなどの単一チップ４０７が
配置されている。
図４は、この実施の形態４における混成集積回路の概略
的な構成を示す斜視図（ａ）および断面図（ｂ），
（ｃ）である。なお、（ｂ）は（ａ）のＡＡ’断面、
（ｃ）は（ａ）のＢＢ’断面である。この実施の形態４
の混成集積回路について説明すると、まず、金属板から
構成されたリードフレーム４０１のアイランド４０１ａ
上に、下部絶縁層４０２を介して第１配線層４０３が形
成されている。また、第１配線層４０３の上には、層間
絶縁層４０４を介して第２配線層４０５が形成され、こ
の第２配線層４０５の所定のパタン上に、集積回路チッ
プ４０６や抵抗やコンデンサなどの単一チップ４０７が
配置されている。
【００２２】そして、第１配線層４０３と第２配線層４
０５とは、層間絶縁層４０４を貫通するビア内に形成さ
れた貫通接続部４０８を介して所定の箇所で接続してい
る。また、集積回路チップ４０６および単一チップ４０
７が、第２配線層４０５の電極に接続している。ここ
で、集積回路チップ４０６は、バンプ４０９ａにより接
続させるようにした。そして、それらで回路が構成され
ているようにした。また、この実施の形態４の混成集積
回路においては、第２配線層４０５がアイランド４０１
ａ周辺にまで延在した箇所で、下部絶縁層４０２および
層間絶縁層４０４を貫通するスルーホールに形成された
貫通接続部４０９により、端子４１０に接続させるよう
にした。この端子４１０は、アイランド４０１ａとは絶
縁膜４１０ａで絶縁分離して配置している。
０５とは、層間絶縁層４０４を貫通するビア内に形成さ
れた貫通接続部４０８を介して所定の箇所で接続してい
る。また、集積回路チップ４０６および単一チップ４０
７が、第２配線層４０５の電極に接続している。ここ
で、集積回路チップ４０６は、バンプ４０９ａにより接
続させるようにした。そして、それらで回路が構成され
ているようにした。また、この実施の形態４の混成集積
回路においては、第２配線層４０５がアイランド４０１
ａ周辺にまで延在した箇所で、下部絶縁層４０２および
層間絶縁層４０４を貫通するスルーホールに形成された
貫通接続部４０９により、端子４１０に接続させるよう
にした。この端子４１０は、アイランド４０１ａとは絶
縁膜４１０ａで絶縁分離して配置している。
【００２３】そして、この実施の形態４では、各集積回
路チップ４０６への接地等の固定電位の接続を、下部絶
縁層４０２および層間絶縁層４０４を貫通するスルーホ
ール内に形成された貫通接続部４１１を介し、そしてア
イランド４０１ａを介して行うようにした。すなわち、
集積回路チップ４０６の接地などの固定電位端子−第２
配線層４０５の所定の電極−貫通接続部４１１−アイラ
ンド４０１ａと接続するようにした。このように、混載
する集積回路チップそれぞれへの固定電位への接続をア
イランド４０１ａを介して行うようにした。この結果、
たとえば、第１配線層４０３や第２配線層４０５などの
配線層において、接地や電源電位などの固定電位接続の
ための配線を引き回す必要がなくなる。この結果、たと
えば、第１配線層４０３や第２配線層４０５において
は、固定電位接続以外の配線領域をより多くとれるよう
になり、混載する集積回路チップの数をより多くするこ
とが可能となる。
路チップ４０６への接地等の固定電位の接続を、下部絶
縁層４０２および層間絶縁層４０４を貫通するスルーホ
ール内に形成された貫通接続部４１１を介し、そしてア
イランド４０１ａを介して行うようにした。すなわち、
集積回路チップ４０６の接地などの固定電位端子−第２
配線層４０５の所定の電極−貫通接続部４１１−アイラ
ンド４０１ａと接続するようにした。このように、混載
する集積回路チップそれぞれへの固定電位への接続をア
イランド４０１ａを介して行うようにした。この結果、
たとえば、第１配線層４０３や第２配線層４０５などの
配線層において、接地や電源電位などの固定電位接続の
ための配線を引き回す必要がなくなる。この結果、たと
えば、第１配線層４０３や第２配線層４０５において
は、固定電位接続以外の配線領域をより多くとれるよう
になり、混載する集積回路チップの数をより多くするこ
とが可能となる。
【００２４】また、この実施の形態４では、上述したよ
うに、リードフレーム４０１のアイランド４０１ａの領
域に、アイランド４０１ａとは絶縁分離されて配置され
た端子４１０を備えるようにした。すなわち、この実施
の形態４によれば、端子４１０に形成したボール状のバ
ンプにより、リードフレーム４０１裏面における実装が
可能となり、ＭＣＭの実装面積の縮小がはかれる。ま
た、端子４１０は、リードフレーム４０１とは全く分離
された状態で形成しているので、この実施の形態４のＭ
ＣＭを製造する過程で、リードフレーム４０１がフレー
ムより切り離されていない状態でも、テスターによるチ
ェックを行うことが可能となる。
うに、リードフレーム４０１のアイランド４０１ａの領
域に、アイランド４０１ａとは絶縁分離されて配置され
た端子４１０を備えるようにした。すなわち、この実施
の形態４によれば、端子４１０に形成したボール状のバ
ンプにより、リードフレーム４０１裏面における実装が
可能となり、ＭＣＭの実装面積の縮小がはかれる。ま
た、端子４１０は、リードフレーム４０１とは全く分離
された状態で形成しているので、この実施の形態４のＭ
ＣＭを製造する過程で、リードフレーム４０１がフレー
ムより切り離されていない状態でも、テスターによるチ
ェックを行うことが可能となる。
【００２５】実施の形態５ 次に、この発明の第５の実施の形態について説明する。
図５は、この実施の形態５における混成集積回路の概略
的な構成を示す斜視図（ａ）および断面図（ｂ）であ
る。この実施の形態５においては、上述した実施の形態
４のＭＣＭ（混成集積回路）２つを、チップ配置面を向
かい合わせに配置したものである。この実施の形態５の
混成集積回路について説明すると、まず、上記実施の形
態４とほぼ同様の構成のＭＣＭ５００と、端子部分をの
ばした状態のＭＣＭ５５０とから構成されている。
図５は、この実施の形態５における混成集積回路の概略
的な構成を示す斜視図（ａ）および断面図（ｂ）であ
る。この実施の形態５においては、上述した実施の形態
４のＭＣＭ（混成集積回路）２つを、チップ配置面を向
かい合わせに配置したものである。この実施の形態５の
混成集積回路について説明すると、まず、上記実施の形
態４とほぼ同様の構成のＭＣＭ５００と、端子部分をの
ばした状態のＭＣＭ５５０とから構成されている。
【００２６】そのＭＣＭ５００は、まず、金属板から構
成されたアイランド５０１ａ上に、下部絶縁層５０２を
介して第１配線層５０３が形成されているようにした。
また、第１配線層５０３の上には、層間絶縁層５０４を
介して第２配線層５０５が形成され、この第２配線層５
０５の所定のパタン上に、集積回路チップ５０６や抵抗
やコンデンサなどの単一チップ５０７が配置されている
状態とした。そして、第１配線層５０３と第２配線層５
０５とは、層間絶縁層５０４を貫通するビア内に形成さ
れた貫通接続部５０８を介して所定の箇所で接続した。
また、集積回路チップ５０６および単一チップ５０７
は、第２配線層５０５の電極に接続した。ここで、集積
回路チップ５０６は、バンプ５０９ａにより接続するよ
うにした。そして、それらで回路が構成されているよう
にした。
成されたアイランド５０１ａ上に、下部絶縁層５０２を
介して第１配線層５０３が形成されているようにした。
また、第１配線層５０３の上には、層間絶縁層５０４を
介して第２配線層５０５が形成され、この第２配線層５
０５の所定のパタン上に、集積回路チップ５０６や抵抗
やコンデンサなどの単一チップ５０７が配置されている
状態とした。そして、第１配線層５０３と第２配線層５
０５とは、層間絶縁層５０４を貫通するビア内に形成さ
れた貫通接続部５０８を介して所定の箇所で接続した。
また、集積回路チップ５０６および単一チップ５０７
は、第２配線層５０５の電極に接続した。ここで、集積
回路チップ５０６は、バンプ５０９ａにより接続するよ
うにした。そして、それらで回路が構成されているよう
にした。
【００２７】また、このＭＣＭ５００は、第２配線層５
０５がアイランド５０１ａ周辺にまで延在した箇所で、
下部絶縁層５０２および層間絶縁層５０４を貫通するス
ルーホールに形成された貫通接続部５０９により、第２
配線層５０５を端子５１０に接続させている。この端子
５１０は、リードフレーム５０１のアイランド５０１ａ
面にアイランド５０１ａとは、絶縁膜５１０ａで絶縁分
離して配置している。以上のことは、前述した実施の形
態４とほぼ同様である。
０５がアイランド５０１ａ周辺にまで延在した箇所で、
下部絶縁層５０２および層間絶縁層５０４を貫通するス
ルーホールに形成された貫通接続部５０９により、第２
配線層５０５を端子５１０に接続させている。この端子
５１０は、リードフレーム５０１のアイランド５０１ａ
面にアイランド５０１ａとは、絶縁膜５１０ａで絶縁分
離して配置している。以上のことは、前述した実施の形
態４とほぼ同様である。
【００２８】一方、ＭＣＭ５５０は、金属板から構成さ
れたアイランド５５１ａ上に、下部絶縁層５５２を介し
て第１配線層５５３が形成されている。また、第１配線
層５５３の上には、層間絶縁層５５４を介して第２配線
層５５５が形成され、この第２配線層５５５の所定のパ
タン上に、集積回路チップ５５６や抵抗やコンデンサな
どの単一チップ５５７が配置されている。そして、第１
配線層５５３と第２配線層５５５とは、層間絶縁層５５
４を貫通するビア内に形成された貫通接続部５５８を介
して所定の箇所で接続した。また、集積回路チップ５５
６および単一チップ５５７が、第２配線層５５５の電極
に接続している状態とした。ここで、集積回路チップ５
５６は、バンプ５５９ａにより接続している。そして、
それらで回路が構成されているようにした。
れたアイランド５５１ａ上に、下部絶縁層５５２を介し
て第１配線層５５３が形成されている。また、第１配線
層５５３の上には、層間絶縁層５５４を介して第２配線
層５５５が形成され、この第２配線層５５５の所定のパ
タン上に、集積回路チップ５５６や抵抗やコンデンサな
どの単一チップ５５７が配置されている。そして、第１
配線層５５３と第２配線層５５５とは、層間絶縁層５５
４を貫通するビア内に形成された貫通接続部５５８を介
して所定の箇所で接続した。また、集積回路チップ５５
６および単一チップ５５７が、第２配線層５５５の電極
に接続している状態とした。ここで、集積回路チップ５
５６は、バンプ５５９ａにより接続している。そして、
それらで回路が構成されているようにした。
【００２９】また、このＭＣＭ５５０は、第２配線層５
５５がアイランド５５１ａ周辺にまで延在した箇所で、
下部絶縁層５５２および層間絶縁層５５４を貫通するス
ルーホールに形成された貫通接続部５５９により、第２
配線層５５５を引き出し端子５６０に接続させている。
この引き出し端子５６０は、リードフレーム５５１のア
イランド５５１ａ面に、アイランド５５１ａとは絶縁膜
５６０ａで絶縁分離して配置している。
５５がアイランド５５１ａ周辺にまで延在した箇所で、
下部絶縁層５５２および層間絶縁層５５４を貫通するス
ルーホールに形成された貫通接続部５５９により、第２
配線層５５５を引き出し端子５６０に接続させている。
この引き出し端子５６０は、リードフレーム５５１のア
イランド５５１ａ面に、アイランド５５１ａとは絶縁膜
５６０ａで絶縁分離して配置している。
【００３０】そして、この実施の形態５では、集積回路
チップ５０６への固定電位の接続を、下部絶縁層５０２
および層間絶縁層５０４を貫通するスルーホール内に形
成された貫通接続部５１１を介し、そしてアイランド５
０１ａを介して行う用にした。すなわち、集積回路チッ
プ５０６の接地などの固定電位端子−第２配線層５０５
の所定の電極−貫通接続部５１１−アイランド５０１ａ
と接続するようにした。また、同様に、集積回路チップ
５５６への固定電位の接続を、下部絶縁層５５２および
層間絶縁層５５４を貫通するスルーホール内に形成され
た貫通接続部５６１を介し、そしてアイランド５５１ａ
を介して行うようにした。すなわち、集積回路チップ５
５６の接地などの固定電位端子−第２配線層５５５の所
定の電極−貫通接続部５６１−アイランド５５１ａと接
続するようにした。
チップ５０６への固定電位の接続を、下部絶縁層５０２
および層間絶縁層５０４を貫通するスルーホール内に形
成された貫通接続部５１１を介し、そしてアイランド５
０１ａを介して行う用にした。すなわち、集積回路チッ
プ５０６の接地などの固定電位端子−第２配線層５０５
の所定の電極−貫通接続部５１１−アイランド５０１ａ
と接続するようにした。また、同様に、集積回路チップ
５５６への固定電位の接続を、下部絶縁層５５２および
層間絶縁層５５４を貫通するスルーホール内に形成され
た貫通接続部５６１を介し、そしてアイランド５５１ａ
を介して行うようにした。すなわち、集積回路チップ５
５６の接地などの固定電位端子−第２配線層５５５の所
定の電極−貫通接続部５６１−アイランド５５１ａと接
続するようにした。
【００３１】このように、混載する集積回路チップそれ
ぞれからの接地等の固定電位の接続を、アイランド５０
１ａおよびアイランド５５１ａを介して行うにようにし
た。このため、たとえば、第１配線層５０３や第２配線
層５０５などの配線層において、接地等の固定電位接続
のための配線を引き回す必要がなくなる。この結果、た
とえば、第１配線層５０３や第２配線層５０５，並び
に、第１配線層５５３や第２配線層５５５においては、
固定電位接続のため以外の配線のための領域をより多く
とれるようになり、混載する集積回路チップの数をより
多くすることが可能となる。
ぞれからの接地等の固定電位の接続を、アイランド５０
１ａおよびアイランド５５１ａを介して行うにようにし
た。このため、たとえば、第１配線層５０３や第２配線
層５０５などの配線層において、接地等の固定電位接続
のための配線を引き回す必要がなくなる。この結果、た
とえば、第１配線層５０３や第２配線層５０５，並び
に、第１配線層５５３や第２配線層５５５においては、
固定電位接続のため以外の配線のための領域をより多く
とれるようになり、混載する集積回路チップの数をより
多くすることが可能となる。
【００３２】また、この実施の形態５では、上述したよ
うに、まず、リードフレーム５０１のアイランド５０１
ａ裏面に、アイランド５０１ａとは絶縁分離されて配置
された端子５１０を備えるようにした。また、リードフ
レーム５５１のアイランド５５１ａ裏面に、アイランド
５５１ａとは絶縁分離されて配置された引き出し端子５
６０を備えるようにした。また、それぞれを集積回路チ
ップ配置面を対向させて近設し、樹脂５３０でモールド
して封止するようにした。そして、引き出し端子５６０
はリードフレーム５０１の裏面にまで引き出し、引き出
し端子５６０の端部と端子５１０とが、リードフレーム
５０１裏面でそろって露出した状態とした。この結果、
この実施の形態５によれば、端子５１０および引き出し
端子５６０端部に形成したボール状のバンプにより、リ
ードフレーム５０１裏面における実装が可能となり、Ｍ
ＣＭの実装面積の縮小がはかれる。
うに、まず、リードフレーム５０１のアイランド５０１
ａ裏面に、アイランド５０１ａとは絶縁分離されて配置
された端子５１０を備えるようにした。また、リードフ
レーム５５１のアイランド５５１ａ裏面に、アイランド
５５１ａとは絶縁分離されて配置された引き出し端子５
６０を備えるようにした。また、それぞれを集積回路チ
ップ配置面を対向させて近設し、樹脂５３０でモールド
して封止するようにした。そして、引き出し端子５６０
はリードフレーム５０１の裏面にまで引き出し、引き出
し端子５６０の端部と端子５１０とが、リードフレーム
５０１裏面でそろって露出した状態とした。この結果、
この実施の形態５によれば、端子５１０および引き出し
端子５６０端部に形成したボール状のバンプにより、リ
ードフレーム５０１裏面における実装が可能となり、Ｍ
ＣＭの実装面積の縮小がはかれる。
【００３３】
【発明の効果】以上説明したように、この発明では、金
属からなる基板と、この基板の表面上に絶縁層を介して
形成された配線層からなる複数の配線と、配線層上に配
置されて所定の配線と接続端子が接続された集積回路チ
ップと、基板周辺に基板と絶縁分離されて配置され所定
の配線に接続された複数の端子とを備えた混成集積回路
において、絶縁層に接続端子が接続された所定の配線か
ら基板に接続する貫通接続部を備え、この貫通接続部お
よび基板を介して接続端子が接続された所定の配線に固
定電位が接続されているようにした。また、金属からな
る基板と、この基板表面上に配線を含む配線層と絶縁層
が交互に複数積層された多層配線構造体が構成され、最
上層の配線層上に配置されて多層配線構造体の最上層の
所定の配線と接続端子が接続された集積回路チップと、
基板周辺に基板と絶縁分離されて配置されて多層配線構
造体の所定の配線に接続された複数の端子とを備えた混
成集積回路において、複数の絶縁層に接続端子が接続さ
れた所定の配線から基板に接続する貫通接続部を備え、
この貫通接続部および基板を介して接続端子が接続され
た所定の配線に固定電位が接続されているようにした。
従って、基板が固定電位の端子となるので、たとえば、
集積回路チップの配置領域のすぐ下に貫通接続部を備え
れば、配線層において固定電位のための配線を形成する
必要がなくなる。この結果、この発明によれば、配線層
の集積度を向上させることができ、結果として、ＭＣＭ
の集積度をより向上させることが可能となる。
属からなる基板と、この基板の表面上に絶縁層を介して
形成された配線層からなる複数の配線と、配線層上に配
置されて所定の配線と接続端子が接続された集積回路チ
ップと、基板周辺に基板と絶縁分離されて配置され所定
の配線に接続された複数の端子とを備えた混成集積回路
において、絶縁層に接続端子が接続された所定の配線か
ら基板に接続する貫通接続部を備え、この貫通接続部お
よび基板を介して接続端子が接続された所定の配線に固
定電位が接続されているようにした。また、金属からな
る基板と、この基板表面上に配線を含む配線層と絶縁層
が交互に複数積層された多層配線構造体が構成され、最
上層の配線層上に配置されて多層配線構造体の最上層の
所定の配線と接続端子が接続された集積回路チップと、
基板周辺に基板と絶縁分離されて配置されて多層配線構
造体の所定の配線に接続された複数の端子とを備えた混
成集積回路において、複数の絶縁層に接続端子が接続さ
れた所定の配線から基板に接続する貫通接続部を備え、
この貫通接続部および基板を介して接続端子が接続され
た所定の配線に固定電位が接続されているようにした。
従って、基板が固定電位の端子となるので、たとえば、
集積回路チップの配置領域のすぐ下に貫通接続部を備え
れば、配線層において固定電位のための配線を形成する
必要がなくなる。この結果、この発明によれば、配線層
の集積度を向上させることができ、結果として、ＭＣＭ
の集積度をより向上させることが可能となる。
【図１】 この発明の第１の実施の形態における混成集
積回路の概略的な構成を示す斜視図および断面図であ
る。
積回路の概略的な構成を示す斜視図および断面図であ
る。
【図２】 この発明の第２の実施の形態における混成集
積回路の概略的な構成を示す斜視図および断面図であ
る。
積回路の概略的な構成を示す斜視図および断面図であ
る。
【図３】 この発明の第３の実施の形態における混成集
積回路の概略的な構成を示す斜視図および断面図であ
る。
積回路の概略的な構成を示す斜視図および断面図であ
る。
【図４】 この発明の第４の実施の形態における混成集
積回路の概略的な構成を示す斜視図および断面図であ
る。
積回路の概略的な構成を示す斜視図および断面図であ
る。
【図５】 この発明の第５の実施の形態における混成集
積回路の概略的な構成を示す斜視図および断面図であ
る。
積回路の概略的な構成を示す斜視図および断面図であ
る。
【図６】 従来よりあるＭＣＭの構成を示す断面図であ
る。
る。
１０１…リードフレーム、１０１ａ…アイランド、１０
１ｂ…リード、１０２…下部絶縁層、１０３…第１配線
層、１０４…層間絶縁層、１０５…第２配線層、１０６
…集積回路チップ、１０７…単一チップ、１０８…貫通
接続部、１０９ａ，１０９ｂ…ワイヤ、１１０…貫通接
続部。
１ｂ…リード、１０２…下部絶縁層、１０３…第１配線
層、１０４…層間絶縁層、１０５…第２配線層、１０６
…集積回路チップ、１０７…単一チップ、１０８…貫通
接続部、１０９ａ，１０９ｂ…ワイヤ、１１０…貫通接
続部。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/04
Claims (9)
- 【請求項１】 金属からなる基板と、この基板の表面上
に絶縁層を介して形成された配線層からなる複数の配線
と、前記配線層上に配置されて所定の前記配線と接続端
子が接続された集積回路チップと、前記基板周辺に前記
基板と絶縁分離されて配置され所定の前記配線に接続さ
れた複数の端子とを備えた混成集積回路において、 前記絶縁層に前記接続端子が接続された所定の配線から
前記基板に接続する貫通接続部を備え、 この貫通接続部および前記基板を介して前記接続端子が
接続された所定の配線に固定電位が接続されたことを特
徴とする混成集積回路。 - 【請求項２】 請求項１記載の混成集積回路において、 前記貫通接続部は、前記集積回路チップ下に配置されて
いることを特徴とする混成集積回路。 - 【請求項３】 請求項１または２記載の混成集積回路に
おいて、前記配線を含む配線層と前記絶縁膜とが交互に 複数積層
されて多層配線構造体が構成され、この多層配線構造体
上に前記集積回路チップが配置されていることを特徴と
する混成集積回路。 - 【請求項４】 前記金属からなる基板の表面に加えて前
記基板の裏面にも請求項１乃至３のいずれか１項の構造
を有することを特徴とする混成集積回路。 - 【請求項５】 請求項１乃至３のいずれか１項に記載の
混成集積回路において、 前 記基板２組が前記集積回路チップ搭載面で対向配置さ
れたことを特徴とする混成集積回路。 - 【請求項６】 金属からなる基板と、この基板表面上に
配線を含む配線層と絶縁膜が交互に複数積層された多層
配線構造体が構成され、最上層の前記配線層上に配置さ
れて前記多層配線構造体の最上層の所定の配線と接続端
子が接続された集積回路チップと、前記基板周辺に前記
基板と絶縁分離されて配置され前記多層配線構造体の所
定の前記配線に接続された複数の端子とを備えた混成集
積回路において、 前記複数の絶縁層に前記接続端子が接続された所定の配
線から前記基板に接続する貫通接続部を備え、 この貫通接続部および前記基板を介して前記接続端子が
接続された所定の配線に固定電位が接続されたことを特
徴とする混成集積回路。 - 【請求項７】 請求項１乃至６のいずれか１項に記載の
混成集積回路において、 前記端子はボンディング線を介して前記複数の配線の所
定箇所に接続されたことを特徴とする混成集積回路。 - 【請求項８】 請求項１乃至７のいずれか１項に記載の
混成集積回路において、 前記端子は、前記基板と離間して、前記基板に接する絶
縁層に接触して形成されたことを特徴とする混成集積回
路。 - 【請求項９】 請求項８記載の混成集積回路において、 前記端子と前記基板とは、絶縁膜を介して離間している
ことを特徴とする混成集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27181598A JP3171172B2 (ja) | 1998-09-25 | 1998-09-25 | 混成集積回路 |
| US09/401,128 US6340839B1 (en) | 1998-09-25 | 1999-09-22 | Hybrid integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27181598A JP3171172B2 (ja) | 1998-09-25 | 1998-09-25 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000101015A JP2000101015A (ja) | 2000-04-07 |
| JP3171172B2 true JP3171172B2 (ja) | 2001-05-28 |
Family
ID=17505241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27181598A Expired - Fee Related JP3171172B2 (ja) | 1998-09-25 | 1998-09-25 | 混成集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6340839B1 (ja) |
| JP (1) | JP3171172B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7236373B2 (en) | 2002-11-18 | 2007-06-26 | Nec Electronics Corporation | Electronic device capable of preventing electromagnetic wave from being radiated |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3531733B2 (ja) * | 2000-08-08 | 2004-05-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体集積回路装置、電気回路装置、電子機器及び制御機器 |
| US6858922B2 (en) * | 2001-01-19 | 2005-02-22 | International Rectifier Corporation | Back-to-back connected power semiconductor device package |
| US7437193B2 (en) * | 2002-06-28 | 2008-10-14 | Boston Scientific Neuromodulation Corporation | Microstimulator employing improved recharging reporting and telemetry techniques |
| US20040075170A1 (en) * | 2002-10-21 | 2004-04-22 | Yinon Degani | High frequency integrated circuits |
| US6879028B2 (en) * | 2003-02-21 | 2005-04-12 | Freescale Semiconductor, Inc. | Multi-die semiconductor package |
| JP4514709B2 (ja) * | 2003-03-11 | 2010-07-28 | 古河電気工業株式会社 | プリント配線基板、その製造方法、リードフレームパッケージおよび光モジュール |
| JP2005191148A (ja) * | 2003-12-24 | 2005-07-14 | Sanyo Electric Co Ltd | 混成集積回路装置およびその製造方法 |
| JP2005277355A (ja) * | 2004-03-26 | 2005-10-06 | Sanyo Electric Co Ltd | 回路装置 |
| KR100640335B1 (ko) * | 2004-10-28 | 2006-10-30 | 삼성전자주식회사 | 랜드 그리드 어레이 모듈 |
| US7948078B2 (en) * | 2006-07-25 | 2011-05-24 | Rohm Co., Ltd. | Semiconductor device |
| JP4885635B2 (ja) * | 2006-07-25 | 2012-02-29 | ローム株式会社 | 半導体装置 |
| US8159052B2 (en) * | 2008-04-10 | 2012-04-17 | Semtech Corporation | Apparatus and method for a chip assembly including a frequency extending device |
| US7960211B2 (en) * | 2008-07-23 | 2011-06-14 | Fairchild Semiconductor Corporation | Semiconductor system-in-package and method for making the same |
| US20150075849A1 (en) * | 2013-09-17 | 2015-03-19 | Jia Lin Yap | Semiconductor device and lead frame with interposer |
| US9324639B2 (en) | 2014-07-03 | 2016-04-26 | Stmicroelectronics S.R.L. | Electronic device comprising an improved lead frame |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136155A (ja) | 1983-12-26 | 1985-07-19 | Toshiba Corp | キセノンフラツシユランプ |
| JPH0750767B2 (ja) | 1989-09-07 | 1995-05-31 | マツダ株式会社 | 金属基板を有する集積回路 |
| JPH05326817A (ja) | 1992-05-26 | 1993-12-10 | Hitachi Cable Ltd | マルチチップパッケージ |
| US5422514A (en) * | 1993-05-11 | 1995-06-06 | Micromodule Systems, Inc. | Packaging and interconnect system for integrated circuits |
| US5796164A (en) * | 1993-05-11 | 1998-08-18 | Micromodule Systems, Inc. | Packaging and interconnect system for integrated circuits |
| US5696403A (en) * | 1993-10-25 | 1997-12-09 | Lsi Logic Corporation | System having input-output drive reduction |
| JP2541487B2 (ja) * | 1993-11-29 | 1996-10-09 | 日本電気株式会社 | 半導体装置パッケ―ジ |
| US5498901A (en) * | 1994-08-23 | 1996-03-12 | National Semiconductor Corporation | Lead frame having layered conductive planes |
| US5748452A (en) * | 1996-07-23 | 1998-05-05 | International Business Machines Corporation | Multi-electronic device package |
| JPH10144096A (ja) * | 1996-11-14 | 1998-05-29 | Mitsubishi Electric Corp | スタティック型半導体記憶装置およびそのテスト方法 |
| JP3455092B2 (ja) * | 1997-10-27 | 2003-10-06 | 株式会社新川 | 半導体装置及びワイヤボンディング方法 |
-
1998
- 1998-09-25 JP JP27181598A patent/JP3171172B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-22 US US09/401,128 patent/US6340839B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7236373B2 (en) | 2002-11-18 | 2007-06-26 | Nec Electronics Corporation | Electronic device capable of preventing electromagnetic wave from being radiated |
Also Published As
| Publication number | Publication date |
|---|---|
| US6340839B1 (en) | 2002-01-22 |
| JP2000101015A (ja) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3171172B2 (ja) | 混成集積回路 | |
| JP4917225B2 (ja) | 半導体装置 | |
| EP0197089B1 (en) | Wafer-scale-integrated assembly | |
| US5027188A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| JP2905736B2 (ja) | 半導体装置 | |
| KR100535181B1 (ko) | 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법 | |
| JPH0794666A (ja) | マルチチップモジュール | |
| JPS60160645A (ja) | 積層半導体集積回路装置 | |
| US5442230A (en) | High density integrated circuit assembly combining leadframe leads with conductive traces | |
| KR100299560B1 (ko) | 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리 | |
| JPH02184054A (ja) | ハイブリッド型樹脂封止半導体装置 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| KR910019222A (ko) | 고집적 반도체 장치 및 이를 사용한 반도체 모듈 | |
| JPH07142283A (ja) | コンデンサ及びこれを用いた実装構造 | |
| JP2847890B2 (ja) | ３次元実装用半導体基板の製造方法 | |
| JP3093278B2 (ja) | 向上したパッド設計による電子パッケージ | |
| JP3053013B2 (ja) | 半導体集積回路装置 | |
| JP3132478B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005101186A (ja) | 積層型半導体集積回路 | |
| JP2863287B2 (ja) | 半導体装置のボンディングパッド電極の構造 | |
| JPH0770666B2 (ja) | 集積回路装置実装パツケ−ジ | |
| JP3290754B2 (ja) | 半導体搭載用多層基板 | |
| JPS5988863A (ja) | 半導体装置 | |
| JPH02210858A (ja) | 半導体装置 | |
| JP3234045B2 (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080323 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090323 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120323 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130323 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130323 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140323 Year of fee payment: 13 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |