JP2005277355A - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP2005277355A
JP2005277355A JP2004092560A JP2004092560A JP2005277355A JP 2005277355 A JP2005277355 A JP 2005277355A JP 2004092560 A JP2004092560 A JP 2004092560A JP 2004092560 A JP2004092560 A JP 2004092560A JP 2005277355 A JP2005277355 A JP 2005277355A
Authority
JP
Japan
Prior art keywords
passive element
conductive pattern
bonding wire
circuit device
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004092560A
Other languages
English (en)
Inventor
Atsushi Kato
敦史 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004092560A priority Critical patent/JP2005277355A/ja
Priority to TW093140420A priority patent/TWI260059B/zh
Priority to KR1020050007996A priority patent/KR100665151B1/ko
Priority to CNA2005100061044A priority patent/CN1674278A/zh
Priority to US11/046,984 priority patent/US20050224934A1/en
Publication of JP2005277355A publication Critical patent/JP2005277355A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B66—HOISTING; LIFTING; HAULING
    • B66C—CRANES; LOAD-ENGAGING ELEMENTS OR DEVICES FOR CRANES, CAPSTANS, WINCHES, OR TACKLES
    • B66C3/00—Load-engaging elements or devices attached to lifting or lowering gear of cranes or adapted for connection therewith and intended primarily for transmitting lifting forces to loose materials; Grabs
    • B66C3/20—Load-engaging elements or devices attached to lifting or lowering gear of cranes or adapted for connection therewith and intended primarily for transmitting lifting forces to loose materials; Grabs mounted on, or guided by, jibs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B66—HOISTING; LIFTING; HAULING
    • B66C—CRANES; LOAD-ENGAGING ELEMENTS OR DEVICES FOR CRANES, CAPSTANS, WINCHES, OR TACKLES
    • B66C13/00—Other constructional features or details
    • B66C13/12—Arrangements of means for transmitting pneumatic, hydraulic, or electric power to movable parts of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B66—HOISTING; LIFTING; HAULING
    • B66C—CRANES; LOAD-ENGAGING ELEMENTS OR DEVICES FOR CRANES, CAPSTANS, WINCHES, OR TACKLES
    • B66C23/00—Cranes comprising essentially a beam, boom, or triangular structure acting as a cantilever and mounted for translatory of swinging movements in vertical or horizontal planes or a combination of such movements, e.g. jib-cranes, derricks, tower cranes
    • B66C23/18—Cranes comprising essentially a beam, boom, or triangular structure acting as a cantilever and mounted for translatory of swinging movements in vertical or horizontal planes or a combination of such movements, e.g. jib-cranes, derricks, tower cranes specially adapted for use in particular purposes
    • B66C23/36—Cranes comprising essentially a beam, boom, or triangular structure acting as a cantilever and mounted for translatory of swinging movements in vertical or horizontal planes or a combination of such movements, e.g. jib-cranes, derricks, tower cranes specially adapted for use in particular purposes mounted on road or rail vehicles; Manually-movable jib-cranes for use in workshops; Floating cranes
    • B66C23/42—Cranes comprising essentially a beam, boom, or triangular structure acting as a cantilever and mounted for translatory of swinging movements in vertical or horizontal planes or a combination of such movements, e.g. jib-cranes, derricks, tower cranes specially adapted for use in particular purposes mounted on road or rail vehicles; Manually-movable jib-cranes for use in workshops; Floating cranes with jibs of adjustable configuration, e.g. foldable
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】受動素子を回路装置に実装する場合、電極部がスズめっきのため、実装ランド部にロウ材で固着しており、単層で配線を交差させることができず、実装面積の拡大や、プリント基板に実装する際のリフロー温度の制限、パッケージ後の半田クラックによる信頼性の悪化があった。
【解決手段】受動素子６の電極部７を金メッキとし、電極部にボンディングワイヤ８を直接固着する。これにより受動素子の固着のための実装ランド部、パッド部３ａの低減、単層でも配線の交差が実現するなどにより実装密度の向上を図れる。また、プリント基板に実装する際の半田の融点以下で行うという制限が回避できる。
【選択図】図１

Description

本発明は受動素子を含む回路装置に係り、特に配線密度を向上した回路装置に関する。
図５を参照して、従来の回路素子について説明する。図５（Ａ）は回路装置の平面図、図５（Ｂ）は、図５（Ａ）のＢ−Ｂ線断面図を示す。
図５（Ａ）のごとく、例えば支持基板１１０上の所定の実装領域１２０に、例えばＩＣ等の半導体素子１０１と、複数の導電パターン１０３が配置される。導電パターン１０３は、ボンディングワイヤ１０８等が固着されるパッド部１０３ａおよび／または受動素子１０６の両電極部１０７が固着される実装ランド部１０３ｂを有する。受動素子は、例えばチップコンデンサなどである。
受動素子１０６と半導体素子１０１とは、導電パターン１０３を介して接続する。すなわち、受動素子１０６の電極部１０７を実装ランド部１０３ｂに半田などのロウ材により固着し、実装ランド部１０３ｂから導電パターン１０３を延在する。そして、パッド部１０３ａと半導体素子１０１の電極パッド１０２とをボンディングワイヤ１０８等により接続する。また、受動素子１０６同士は、両端に実装ランド部１０３ｂを有する導電パターン１０３により接続する。
図５（Ｂ）のごとく、受動素子１０６の端部の側面は、スズメッキが施され、電極部１０７となっている。そして、受動素子１０６を実装する場合には、実装ランド１０３ｂ（導電パターン１０３）に、半田等のロウ材（または導電性接着剤）１６０により固着される（例えば特許文献１参照。）。
特開２００３−２９７６０１号公報
図５（Ｂ）のごとく、受動素子１０６の電極部１０７は、安価なスズメッキにより構成されている。そして、スズは融点が低く高温の熱圧着ができないため、受動素子１０６を実装する場合にはロウ材（または導電性接着剤）１６０により導電パターン１０３に固着している。
特に、ロウ材１６０による実装の場合、電極部１０７にロウ材１６０から成るフィレットが形成される。従って、受動素子１０６を半導体素子１０２または他の受動素子、または導電パターン１０３と接続するためには、受動素子１０６の電極部１０７下方に電極部１０７より大きい実装ランド部１０３ｂや、ボンディングワイヤ１０３が接続するパッド部１０３ａを有する導電パターン１０３が必要となり、実装面積の低減が進まず、受動素子１０６が実装される回路装置の製品の実装密度が低下してしまう。
また、配線が複雑になり、導電パターン１０３が交差するような場合には、図５（Ａ）の破線の如く多層構造としスルーホールＴＨを介して接続するか、単層構造の場合には導電パターン１０３を大きく迂回して配置する必要がある。つまり、受動素子の接続のためにコストや工数を増やして多層構造にするか、実装面積を更に拡大しなければならないなどの問題があった。
更に、ロウ材、特にはんだによる固着の場合、特に樹脂封止する構造を有する装置に於いては以下のような問題を有していた。
例えばプリント基板等に実装する際のリフロー温度を、はんだの融点以上にすることができない。これは、はんだの融点以上のリフロー温度になると、はんだの再溶融によりショートやパッケージ破壊につながるためである。
また、はんだ、Ａｇペーストなどは、樹脂封止後の熱でパッケージがひずむとはんだ又はＡｇペーストにクラックが発生し、信頼性が劣化してしまう。
本発明は、かかる課題に鑑みてなされ、第１に、導電パターンおよび該導電パターンと電気的に接続される半導体素子が配置される実装領域と、ボンディングワイヤと、前記実装領域に接着され、両側面に電極部が設けられた少なくとも１つの受動素子を具備し、前記受動素子の電極部にボンディングワイヤの一端を固着したことにより解決するものである。
第２に、支持基板上に半導体素子および導電パターンが配置される実装領域と、ボンディングワイヤと、前記実装領域に接着され、両側面に電極部が設けられた少なくとも１つの受動素子とを有し、前記受動素子の電極部に前記ボンディングワイヤの一端を固着したことにより解決するものである。
また、少なくとも前記導電パターン、半導体素子、受動素子およびボンディングワイヤを樹脂層にて被覆し、前記支持基板と一体で支持したことを特徴とするものである。
第３に、絶縁性樹脂により支持された導電パターンと、該導電パターンまたは前記絶縁性樹脂上に固着された半導体素子により構成される実装領域と、ボンディングワイヤと、前記実装領域に接着され、両側面に電極部が設けられた受動素子を有し、前記受動素子の電極部に前記ボンディングワイヤの一端を固着したことにより解決するものである。
また、少なくとも前記導電パターン、半導体素子、受動素子およびボンディングワイヤを前記絶縁性樹脂にて被覆し一体で支持したことを特徴とするものである。
また、前記受動素子は、樹脂またはシートにより接着されることを特徴とするものである。
また、前記ボンディングワイヤの他端を前記半導体素子または前記導電パターンに接続することを特徴とするものである。
また、前記ボンディングワイヤの他端を他の前記受動素子の電極部に固着することを特徴とするものである。
また、前記受動素子の電極部は、金メッキが施されることを特徴とするものである。
また、前記受動素子は、前記半導体素子上に接着されることを特徴とするものである。
また、前記受動素子に固着されたボンディングワイヤの下方に前記導電パターンの一部を配置することを特徴とするものである。
また、前記ボンディングワイヤは前記受動素子の電極部に熱圧着により固着されることを特徴とするものである。
本発明では、以下に示すような効果を奏することができる。
第１に、受動素子と、半導体素子、導電パターンあるいは他の受動素子を、ボンディングワイヤにより直接接続することができる。すなわち、受動素子の電極部を固着するための実装ランド部や、受動素子と近接する半導体素子の電極パッドと接続するためのパッド部が不要となり、実装面積の低減を実現できる。
第２に、受動素子に直接ボンディングワイヤを固着することにより、他の構成要素との電気的接続を実現するので、当該ボンディングワイヤの下方に導電パターンの一部を配置できる。従来では導電パターンにより受動素子と他の構成要素とを接続していたため、受動素子に接続する導電パターンと交差する場合には、２層配線にする必要があったが、本実施形態によれば、それを単層で実現でき、実装密度の向上が図れる。
第３に、受動素子を半導体素子上に接着することができる。これにより実装面積の低減と、半導体素子に接続するボンディングワイヤの短縮化による高周波特性の向上が実現する。
第４に、受動素子の実装は接着剤または接着シートを使えるので、回路装置のモジュールをプリント基板に実装する際のリフロー温度をはんだの融点以下にする制約がなくなる。
第５に、ロウ材を用いずに固着できるので、樹脂パッケージの応力によるロウ材のクラックの発生を防止でき、信頼性が向上する。
第６に、受動素子の側面部にロウ材からなるフィレットが形成されない。従って、受動素子の実装面積を小さくすることが可能となり、装置全体の実装密度を向上させることができる。
図１から図４を参照して、本発明の回路装置の一実施形態を説明する。
図１は本実施形態の回路装置を説明する図であり、図１（Ａ）は平面図であり、図１（Ｂ）は図１（Ａ）のＡ−Ａ線断面図である。
本実施形態の回路装置１０は、半導体素子１と、導電パターン２と、受動素子６と、ボンディングワイヤ８とから構成される。
図１（Ａ）のごとく、回路装置は、所定の領域に実装領域２０を有する。尚、本実施形態における実装領域２０は、例えばＩＣ等の半導体素子１および導電パターン３と受動素子６が少なくとも配置されている。ここでは、点線で示す所定の回路を構成する連続した一領域をいう。導電パターン３は、端部にボンディングワイヤ８が固着されるパッド部３ａを有する。
本実施形態において、受動素子６とは、例えばチップ抵抗器、チップコンデンサ、インダクタンス、サーミスタ、アンテナ、発振器など、素子の両端に電極部７を有するチップ素子をいう。電極部７は、細長に形成された受動素子６の両端部に形成され、電極部７の表面は金メッキが施されている。そして、受動素子６は、実装領域２０に絶縁性または導電性の接着材料により固着される。
具体的には、図１（Ａ）のごとく、本実施形態の受動素子６は、導電パターン３が配置されない領域に接着される。しかし、絶縁性の接着材料を用いれば、密集する導電パターン３上に接着することもできる。
また、受動素子６を、半導体素子１上に絶縁性の接着材料により固着してもよく、これにより受動素子６と半導体素子１とのスタック実装が実現できる。
そして、本実施形態では、受動素子６の電極部７を導電パターン（実装ランド部）にロウ材またはＡｇペーストにより直接固着するのではなく、電極部７にボンディングワイヤ８の一端を固着することにより電気的接続を実現する。
受動素子６に固着したボンディングワイヤ８の他端は、半導体素子１の電極パッド２および／または導電パターン３のパッド部３ａに接続する。または、受動素子６の電極部７同士を、ボンディングワイヤ８で接続する。
このため、電極部７はボンディングワイヤ８でボンディングが可能なように、金メッキが施されている。つまり、ボンディングワイヤ８の材料（ＡｕまたはＡｌ等）により、電極部７最表面の金属が決定される。
つまり、受動素子６は、ロウ材またはＡｇペースト等を使わず、金属細線を用いて接続することに意味がある。
これにより、受動素子の電極部の固着領域であった実装ランド部（図５の１０３ｂ破線丸印）が不要となる。又、近接する半導体素子１の電極パッドと受動素子６を接続するためのパッド部３ａも不要となる。
尚、本実施形態においても、半導体素子１から遠く離れた位置の受動素子６と半導体素子１を接続する場合には導電パターン３を引き回すため、半導体素子１の電極パッド２に近接したパッド部３（図１（Ａ）破線丸印）を設けてそこにワイヤボンドする必要がある。しかし、このように導電パターン３を引き回す場合でも、受動素子６側では導電パターン３のパッド部３ａとして、電極部７が固着できるサイズではく、ワイヤボンド可能な面積を確保すれば十分となる。又、導電パターン３を受動素子６に接続するボンディングワイヤ８の下方に配線することができるので、実装面積の増大を防ぐことができる。
また、図１（Ｂ）の断面図を参照して、受動素子６を実装領域に固着した状態を説明する。
受動素子６は、接着材料９により実装領域に接着される。受動素子６の接着は、接着樹脂または接着シートであるので、Ａｇペースト又はロウ材１６０の場合と異なりフィレットが形成されない。従って、受動素子６を実装する際に必要な実装面積は、受動素子６平面的な大きさと同程度である。
そして、図の如く受動素子６と半導体素子１が近接する箇所においてはボンディングワイヤ８により直接的に接続される。また、前述の如く、受動素子６を半導体素子１上に積層することができるので、実装面積の大幅な低減が可能となる。そしてこの場合、半導体素子１と受動素子６を接続する導電パターン３が不要となり、ボンディングワイヤ８も短くできるので、コンダクタンスの低減により良好な高周波特性が得られ、ノイズの吸収が速くなる利点も有する。
更に、受動素子６に一端が固着するボンディングワイヤ８の下方に、導電パターン３の一部を配置することができる。従来ではこのように配線が交差する場合には導電パターンを多層配線構造にし、スルーホールを介して接続する必要があったが、本実施形態では単層で配線の交差が可能となる。
以上、受動素子６をボンディングワイヤで接続することにより、またはボンディングワイヤで接続するチップ素子を採用することで、いろいろな効果が発生することが判る。
次に、図２から図４を参照して上記の回路装置のパッケージ例を説明する。
まず、図２を参照して、図２（Ａ）は実装基板を不要にしたタイプの回路装置であり、図２（Ｂ）は導電パターンを有する樹脂シートを用いてパッケージしたものであり、図２（Ｃ）は多層配線構造の基板を用いた場合の断面図である。
図２（Ａ）は、例えば所望の導電パターンを有した支持基板上に、図示の如き素子を実装、モールドした後、支持基板を剥がすことで可能である。またＣｕ箔をハーフエッチングして、素子を実装、モールドした後、パッケージの裏面に存在するＣｕ箔をエッチバックすることにより可能である。さらには、打ち抜きリードフレームの裏面を下金型に当接しながら、モールドしても実現できる。ここでは２番目のハーフエッチングを採用した場合を例に説明する。
つまり、実装領域２０に導電パターン３が配置される。導電パターン３は、絶縁性樹脂３１に埋め込まれて支持され、裏面は絶縁性樹脂３１から露出する。この場合導電パターン３は、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔等であるが、他の導電材料でも可能であり、特にエッチングできる導電材が好ましい。
この場合、製造工程においてシート状の導電箔に、導電箔の厚みに達しない分離溝３２をハーフエッチングで設けることで、導電パターン３が形成される。そして分離溝３２は絶縁性樹脂３１が充填されて導電パターン側面の湾曲構造と嵌合して強固に結合する。その後、分離溝３２下方の導電箔をエッチングすることにより導電パターン３は個々に分離し、絶縁性樹脂３１により支持されるものである。
すなわち絶縁性樹脂３１は、導電パターン３の裏面を露出させて、実装領域２０の全体、ここでは半導体素子１、受動素子６、ボンディングワイヤ８を封止している。絶縁性樹脂３１としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。具体的には、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。このパッケージにおいて、絶縁性樹脂３１は半導体素子１等を封止すると同時に、回路モジュール全体を支持する働きも有する。このように、全体を絶縁性樹脂３１で封止することにより、半導体素子１や受動素子６が導電パターン３から分離してしまうのを防止することができる。
半導体素子１は実装領域２０内の導電パターン（ランド）３上に、その用途に応じて絶縁性または導電性接着剤９で固着され、電極パッドにはボンディングワイヤ８が熱圧着され、導電パターン３や受動素子６と接続される。
受動素子６も、実装領域２０内でこの図の場合であれば導電パターン３上に接着剤９にて固着される。ここで、本実施形態では、受動素子６と半導体素子１等の他の構成要素との電気的接続はボンディングワイヤ８にて実現している。すなわち、受動素子６は導電パターン３上に固着しなくてもよいのであるが、図２（Ａ）に示すパッケージ構造の場合には、導電パターン３上に固着することにより受動素子６の支持強度を向上させることができる。
受動素子６の電極部７にはボンディングワイヤ８の一端が直接固着し、他端は半導体素子１の電極パッド、導電パターン３、他の受動素子６の電極部７のいずれかと接続する。
なお、絶縁性樹脂３１の厚さは、回路装置２０のボンディングワイヤー８の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
絶縁性樹脂３１の裏面と導電パターン３の裏面は、実質一致している構造となっている。そして、裏面には所望の領域を開口した絶縁樹脂（例えば半田レジスト）３３を設け、露出した導電パターン３に半田等の導電材を被着して裏面電極３４を形成し、回路装置として完成する。
次に、図２（Ｂ）の如き構造によれば、導電パターン３の配線の自由度を向上させることができる。
実装領域２０内で導電パターン３は回路装置１０の他の構成要素と一体で絶縁性樹脂３１に埋め込まれて支持される。後述するがこの場合の導電パターン３は、絶縁樹脂４１の表面に導電膜４２を形成した絶縁樹脂シート４３を準備し、導電膜４２をパターニングすることにより形成される。
絶縁樹脂４１の材料は、ポリイミド樹脂またはエポキシ樹脂等の高分子から成る絶縁材料で成る。また熱伝導性が考慮され、中にフィラーが混入されても良い。材料としては、ガラス、酸化Ｓｉ、酸化アルミニウム、窒化Ａｌ、Ｓｉカーバイド、窒化ボロン等が考えられる。絶縁樹脂４１の膜厚はペースト状のものを塗ってシートとするキャスティング法の場合、１０ｍ〜１００μｍ程度である。また、市販のものは２５μｍが最小の膜厚である。
導電膜４２は、好ましくは、Ｃｕを主材料とするもの、Ａｌ、Ｆｅ、Ｆｅ−Ｎｉ、または公知のリードフレームの材料であり、メッキ法、蒸着法またはスパッタ法で絶縁樹脂２に被覆されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。
導電パターン３は、導電膜４２上を所望のパターンのホトレジストで被覆し、ケミカルエッチングにより所望のパターンを形成する。
導電パターンは３は、ワイヤボンドされるパッド部３ａを露出して他の部分をオーバーコート樹脂４４で被覆される。オーバーコート樹脂４４は溶剤で溶かしたエポキシ樹脂等をスクリーン印刷で付着し、熱硬化させたものである。
また、パッド部３ａ上にはボンディング性を考慮して、Ａｕ、Ａｇ等のメッキ膜４５が形成される。このメッキ膜４５は例えばオーバーコート樹脂４４をマスクとしてパッド部３ａ上に選択的に無電界メッキされる。
半導体素子１および受動素子６はベアチップのまま実装領域２０内のオーバーコート樹脂４４上に絶縁性接着樹脂９でダイボンドされる。
そして半導体素子１の各電極パッドはボンディングワイヤ８によりパッド部３ａに接続する。
そして受動素子６の電極部７にはボンディングワイヤ８の一端が直接固着し、他端は半導体素子１、パッド部３ａ、他の受動素子６のいずれかと接続する。
絶縁樹脂シート４３は、絶縁性樹脂３１により被覆され、これにより導電パターン３も絶縁性樹脂３１に埋め込まれる。モールド方法としては、トランスファーモールド、インジェクションモールド、塗布、ディピング等でも可能である。しかし、量産性を考慮すると、トランスファーモールド、インジェクションモールドが適している。
裏面は絶縁樹脂シート４３の裏面すなわち絶縁樹脂４１が露出しており、絶縁樹脂４１の所望の位置を開口して導電パターン３の露出部分に外部電極３４を設ける。
この構造によれば、半導体素子１、受動素子６とその下の導電パターン３とはオーバーコート樹脂４４で電気的に絶縁されるので、導電パターン３は半導体素子１の下でも自由に配線できる。
例えば、図２（Ａ）において、導電パターン３の一部を受動素子６に固着するボンディングワイヤ８の下方に配置することで実装面積の低減を図れるが、図２（Ｂ）の構造にすることによりそのような導電パターン３を半導体素子１または受動素子６下方に配置することも可能となり、さらに実装面積の低減や配線自由度の向上が実現する。
以上、導電パターン３を形成した絶縁樹脂シート４３の場合を例に説明したが、これに限らず、図２（Ａ）の導電パターン３上をオーバーコート樹脂４４で被覆する構造でもよい。またフレキシブルシートなどの支持基板上に設けた導電パターン３上をオーバーコート樹脂４４で被覆したパッケージでもよく、何れの場合においても、導電パターン３を半導体素子１下方に配線できるので、配線の自由度が向上するパッケージを実現できる。
次に、図２（Ｃ）は、導電パターン３の多層配線構造を実現したものである。なお、図２（Ｂ）と同一構成要素は同一符号で示し、説明は省略する。
実装領域２０内で導電パターン３は回路装置１０の他の構成要素と一体で絶縁性樹脂３１に埋め込まれて支持される。後述するがこの場合の導電パターン３は、絶縁樹脂４１表面の実質全域に第１の導電膜４２ａが形成され、裏面にも実質全域に第２の導電膜４２ｂが形成された絶縁樹脂シート４３を準備し、これらの導電膜４２をパターニングすることにより形成される。
絶縁樹脂４１、導電膜４２の材料は図２（Ｂ）の場合と同様であり、導電パターン３は、第１の導電膜４２ａ、第２の導電膜４２ｂ上を所望のパターンのホトレジストで被覆し、ケミカルエッチングにより所望のパターンを形成する。
また、図２（Ｃ）においては、多層接続手段４６により絶縁樹脂４１を介して上層、下層に分離されている導電パターン３を電気的に接続する。多層接続手段４６はＣｕ等のメッキ膜を貫通孔４７に埋め込んだものである。メッキ膜は、ここではＣｕを採用したが、Ａｕ、Ａｇ、Ｐｄ等を採用しても良い。
実装面側の導電パターン３は、ワイヤボンドされるパッド部３ａを露出して他の部分をオーバーコート樹脂４４で被覆され、パッド部３ａにはメッキ膜４５が設けられる。
半導体素子１および受動素子６はベアチップのまま実装領域２０内のオーバーコート樹脂４４上に絶縁性接着樹脂９でダイボンドされる。
そして半導体素子１の各電極パッドはボンディングワイヤ８によりパッド部３ａに接続し、受動素子６の電極部７にはボンディングワイヤ８の一端が直接固着し、他端は半導体素子１、パッド部３ａ、他の受動素子６のいずれかと接続する。
絶縁樹脂シート４３は、絶縁性樹脂３１により被覆され、これにより第１の導電膜４２ａからなる導電パターン３も絶縁性樹脂３１に埋め込まれ、一体で支持される。
絶縁樹脂下方の第２の導電膜４２ｂからなる導電パターン３は、絶縁性樹脂３１からは露出しているが、絶縁性樹脂３１で絶縁シート４３の一部を被覆することにより一体で支持され、第１の導電膜４２ａからなる導電パターン３と多層接続手段１２を介して電気的に接続されて多層配線構造を実現している。下層の導電パターン３は外部電極３４を形成する部分を露出して溶剤で溶かしたエポキシ樹脂等をスクリーン印刷してオーバーコート樹脂４８で大部分が被覆され、半田のリフローあるいは半田クリームのスクリーン印刷によりこの露出部分に外部電極３４が設けられる。
また外部電極３４は第２の導電膜４２ｂをエッチングしてその表面を金あるいはパラジウムメッキ膜で被覆したバンプ電極でも達成できる。
このような多層配線構造では、受動素子６に接続するボンディングワイヤ８下方の導電パターン３だけでなく、実装領域上で大きく迂回する必要があった導電パターン３についても、半導体素子１および受動素子６の下方に配線でき、チップサイズの低減に寄与できる。
次に、図３を用いて、支持基板を用いたチップサイズパッケージの一例を示す。図３（Ａ）は、図２（Ｃ）に示すパッケージにおいてオーバーコート樹脂４４を不要とした場合のパッケージであり、図３（Ｂ）は３層以上の多層配線構造の場合である。
支持基板５１は例えばガラスエポキシ基板等の絶縁性基板である。なお支持基板５１としてフレキシブルシートを採用しても同様である。
実装領域２０となるガラスエポキシ基板５１の表面には、Ｃｕ箔を圧着し、パターニングした導電パターン３が配置され、基板５１裏面には外部接続用の裏面電極３４が設けられる。そしてスルーホールＴＨを介して、導電パターン３と裏面電極３４が電気的に接続されている。
基板５１表面にはベアの半導体素子１、受動素子６が接着剤９により固着される。半導体素子１の電極パッドにはボンディングワイヤ８が圧着され、回路装置１０の他の構成要素と電気的接続を実現している。
また受動素子６の電極部７にはボンディングワイヤ８の一端が直接固着し、他端は半導体素子１、導電パターン３、他の受動素子６と接続する。
そして、半導体素子１、受動素子６、導電パターン３、ボンディングワイヤ８は、絶縁性樹脂３１により封止され、基板５１と一体で支持される。絶縁性樹脂３１の材料としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。このように、全体を絶縁性樹脂３１で封止することにより、半導体素子１、受動素子６が導電パターン３から分離してしまうのを防止することができる。即ち、受動素子６は、接着剤９および絶縁性樹脂３１の２つの構成要素で、導電パターン３に接着されていることとなる。
一方、支持基板５１としてセラミック基板を用いても良く、この場合は、導電パターン３および裏面電極３４は、導電ペーストにより基板５１の表面と裏面に印刷、焼結して設けられ、スルーホールＴＨを介して接続され、絶縁性樹脂３１により基板３１と回路装置１０を一体で支持する。
また、図３（Ｂ）のごとく、複数の支持基板５１毎に配線層となる導電パターン３を設け、スルーホールＴＨを介して上層と下層の導電パターン３を接続することにより、支持基板５１を有する場合でも多層配線構造が可能となる。
更に、図４は、支持基板としてリードフレームを採用した場合のパッケージ例である。図４（Ａ）は平面図であり、図４（Ｂ）はＢ−Ｂ線断面図である。
支持基板となるリードフレーム５０は実装領域２０内にアイランドＩＬと、導電パターンとなる複数のリード３を有する。
アイランドＩＬにはベアの半導体素子１が接着剤（又ははんだ等のロウ材）９等により固着される。半導体素子１の電極パッドにはボンディングワイヤ８が圧着され、リード３と電気的接続を実現している。
受動素子６は、リード３上に絶縁性接着シート９により接着される。具体的には、複数のリード３上に接着される。そして受動素子６の電極部７にはボンディングワイヤ８の一端が直接固着し、他端は半導体素子１、リード３または同様に絶縁性接着シートにより接着された他の受動素子６と接続する。また、受動素子６は、アイランドＩＬ上に接着されても良い。
絶縁性樹脂３１は、アイランドＩＬと回路装置１０およびリード３の一部を封止している。絶縁性樹脂３１の材料としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。絶縁性樹脂３１の側面から、リード３の一部が導出し、プリント基板等に実装される。
なお、図示は省略するがこのようなパッケージにおいて、絶縁性樹脂３１による封止ではなく、金属ケースや他のケーシング材による封止でもよい。
本発明の回路装置を説明する平面図（Ａ）、断面図（Ｂ）である。 本発明の回路装置が実装されたパッケージの一例を示す断面図である。 本発明の回路装置が実装されたパッケージの一例を示す断面図である。 本発明の回路装置が実装されたパッケージの一例を示す平面図（Ａ）、断面図（Ｂ）である。 従来の回路装置を説明する平面図（Ａ）、断面図（Ｂ）である。
符号の説明
１ 半導体素子
２ 電極パッド
３ 導電パターン
３ａ パッド部
６ 受動素子
７ 電極部
８ ボンディングワイヤ
９ 接着材料
１０ 回路装置
２０ 実装領域
３１ 絶縁性樹脂
３３ 絶縁樹脂
３４ 裏面電極
４１ 絶縁樹脂
４２ 導電膜
４３ 樹脂シート
４４ オーバーコート樹脂
４５ メッキ膜
４６ 多層接続手段
４７ 貫通孔
４８ オーバーコート樹脂
５０ リードフレーム
５１ 基板
１０１ 半導体素子
１０２ 電極パッド
１０３ 導電パターン
１０３ａ パッド部
１０３ｂ 実装ランド部
１０６ 受動素子
１０７ 電極部
１０８ ボンディングワイヤ
１１０ 支持基板
ＴＨ スルーホール
ＩＬ アイランド

Claims (12)

  1. 導電パターンおよび該導電パターンと電気的に接続される半導体素子が配置される実装領域と、
    ボンディングワイヤと、
    前記実装領域に接着され、両側面に電極部が設けられた少なくとも１つの受動素子を具備し、
    前記受動素子の電極部にボンディングワイヤの一端を固着したことを特徴とする回路装置。
  2. 支持基板上に半導体素子および導電パターンが配置される実装領域と、
    ボンディングワイヤと、
    前記実装領域に接着され、両側面に電極部が設けられた少なくとも１つの受動素子とを有し、
    前記受動素子の電極部に前記ボンディングワイヤの一端を固着したことを特徴とする回路装置。
  3. 少なくとも前記導電パターン、半導体素子、受動素子およびボンディングワイヤを樹脂層にて被覆し、前記支持基板と一体で支持したことを特徴とする請求項２に記載の回路装置。
  4. 絶縁性樹脂により支持された導電パターンと、該導電パターンまたは前記絶縁性樹脂上に固着された半導体素子により構成される実装領域と、
    ボンディングワイヤと、
    前記実装領域に接着され、両側面に電極部が設けられた受動素子を有し、
    前記受動素子の電極部に前記ボンディングワイヤの一端を固着したことを特徴とする回路装置。
  5. 少なくとも前記導電パターン、半導体素子、受動素子およびボンディングワイヤを前記絶縁性樹脂にて被覆し一体で支持したことを特徴とする請求項４に記載の回路装置。
  6. 前記受動素子は、樹脂またはシートにより接着されることを特徴とする請求項１または請求項２または請求項４に記載の回路装置。
  7. 前記ボンディングワイヤの他端を前記半導体素子または前記導電パターンに接続することを特徴とする請求項１または請求項２または請求項４に記載の回路装置。
  8. 前記ボンディングワイヤの他端を他の前記受動素子の電極部に固着することを特徴とする請求項１または請求項２または請求項４に記載の回路装置。
  9. 前記受動素子の電極部は、金メッキが施されることを特徴とする請求項１または請求項２または請求項４に記載の回路装置。
  10. 前記受動素子は、前記半導体素子上に接着されることを特徴とする請求項１または請求項２または請求項４に記載の回路装置。
  11. 前記受動素子に固着されたボンディングワイヤの下方に前記導電パターンの一部を配置することを特徴とする請求項１または請求項２または請求項４に記載の回路装置。
  12. 前記ボンディングワイヤは前記受動素子の電極部に熱圧着により固着されることを特徴とする請求項１または請求項２または請求項４に記載の回路装置。
JP2004092560A 2004-03-26 2004-03-26 回路装置 Withdrawn JP2005277355A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004092560A JP2005277355A (ja) 2004-03-26 2004-03-26 回路装置
TW093140420A TWI260059B (en) 2004-03-26 2004-12-24 Circuit device
KR1020050007996A KR100665151B1 (ko) 2004-03-26 2005-01-28 회로 장치
CNA2005100061044A CN1674278A (zh) 2004-03-26 2005-01-28 电路装置
US11/046,984 US20050224934A1 (en) 2004-03-26 2005-01-31 Circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004092560A JP2005277355A (ja) 2004-03-26 2004-03-26 回路装置

Publications (1)

Publication Number Publication Date
JP2005277355A true JP2005277355A (ja) 2005-10-06

Family

ID=35046666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004092560A Withdrawn JP2005277355A (ja) 2004-03-26 2004-03-26 回路装置

Country Status (5)

Country Link
US (1) US20050224934A1 (ja)
JP (1) JP2005277355A (ja)
KR (1) KR100665151B1 (ja)
CN (1) CN1674278A (ja)
TW (1) TWI260059B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170105796A (ko) * 2016-03-10 2017-09-20 앰코 테크놀로지 코리아 주식회사 반도체 디바이스

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036571A (ja) * 2005-07-26 2007-02-08 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4814639B2 (ja) * 2006-01-24 2011-11-16 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
JP2007281276A (ja) * 2006-04-10 2007-10-25 Nec Electronics Corp 半導体装置
KR101469975B1 (ko) * 2008-01-22 2014-12-11 엘지이노텍 주식회사 멀티 칩 모듈 및 그 제조방법
KR20110059054A (ko) * 2009-11-27 2011-06-02 삼성전기주식회사 집적 수동 소자 어셈블리
JP2014165210A (ja) * 2013-02-21 2014-09-08 Fujitsu Component Ltd モジュール基板
US9425155B2 (en) * 2014-02-25 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer bonding process and structure
KR101666757B1 (ko) * 2015-07-13 2016-10-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지
FR3090264B1 (fr) * 2018-12-13 2022-01-07 St Microelectronics Grenoble 2 Procédé de montage de composant

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410874A (en) * 1975-03-03 1983-10-18 Hughes Aircraft Company Large area hybrid microcircuit assembly
US5949654A (en) * 1996-07-03 1999-09-07 Kabushiki Kaisha Toshiba Multi-chip module, an electronic device, and production method thereof
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP3171172B2 (ja) * 1998-09-25 2001-05-28 日本電気株式会社 混成集積回路
TWI248842B (en) * 2000-06-12 2006-02-11 Hitachi Ltd Semiconductor device and semiconductor module
US6356453B1 (en) * 2000-06-29 2002-03-12 Amkor Technology, Inc. Electronic package having flip chip integrated circuit and passive chip component
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
US6700794B2 (en) * 2001-07-26 2004-03-02 Harris Corporation Decoupling capacitor closely coupled with integrated circuit
JP2003060151A (ja) * 2001-08-10 2003-02-28 Fujitsu Ltd 半導体装置
US20030198032A1 (en) * 2002-04-23 2003-10-23 Paul Collander Integrated circuit assembly and method for making same
JP4077261B2 (ja) * 2002-07-18 2008-04-16 富士通株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170105796A (ko) * 2016-03-10 2017-09-20 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
KR102025460B1 (ko) * 2016-03-10 2019-09-25 앰코테크놀로지코리아(주) 반도체 디바이스

Also Published As

Publication number Publication date
KR20050095552A (ko) 2005-09-29
TW200532828A (en) 2005-10-01
KR100665151B1 (ko) 2007-01-09
US20050224934A1 (en) 2005-10-13
CN1674278A (zh) 2005-09-28
TWI260059B (en) 2006-08-11

Similar Documents

Publication Publication Date Title
JP3677429B2 (ja) フリップチップ型半導体装置の製造方法
KR100613790B1 (ko) 회로 장치
KR100579621B1 (ko) 레드리스 멀티-다이 캐리어의 구조 및 제조방법
KR100407595B1 (ko) 반도체 장치 및 그 제조 방법
KR100665151B1 (ko) 회로 장치
JP2005500685A (ja) インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法
US20050212107A1 (en) Circuit device and manufacturing method thereof
WO2007102358A1 (ja) 電子デバイスパッケージ、モジュール、および電子機器
JP2000323516A (ja) 配線基板の製造方法及び配線基板及び半導体装置
JP2003007921A (ja) 回路装置およびその製造方法
US6960824B1 (en) Structure and method for fabrication of a leadless chip carrier
JP2004311598A (ja) 補強材付き基板、半導体素子と補強材と基板とからなる配線基板
WO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP3158073B2 (ja) 電子素子のパッケージ方法および電子素子パッケージ
US7247516B1 (en) Method for fabricating a leadless chip carrier
JP3634709B2 (ja) 半導体モジュール
JP2620611B2 (ja) 電子部品搭載用基板
JP3914094B2 (ja) 半導体装置
JP3417292B2 (ja) 半導体装置
US20010000156A1 (en) Package board structure and manufacturing method thereof
JPH10173083A (ja) 電子部品搭載用配線基板とその製造方法
JP7192523B2 (ja) 半導体パッケージ及び電子装置
JPH10275878A (ja) 半導体パッケージ
JP3834305B2 (ja) 多層配線基板の製造方法
JP3314609B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081118

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090706