JP2014165210A - モジュール基板 - Google Patents

モジュール基板 Download PDF

Info

Publication number
JP2014165210A
JP2014165210A JP2013032450A JP2013032450A JP2014165210A JP 2014165210 A JP2014165210 A JP 2014165210A JP 2013032450 A JP2013032450 A JP 2013032450A JP 2013032450 A JP2013032450 A JP 2013032450A JP 2014165210 A JP2014165210 A JP 2014165210A
Authority
JP
Japan
Prior art keywords
board
sub
external electrode
substrate
module substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013032450A
Other languages
English (en)
Other versions
JP2014165210A5 (ja
Inventor
Tatsuya Kakehashi
達也 梯
Masakazu Muranaga
正和 村永
Shinya Yamamoto
真哉 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Component Ltd
Original Assignee
Fujitsu Component Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Component Ltd filed Critical Fujitsu Component Ltd
Priority to JP2013032450A priority Critical patent/JP2014165210A/ja
Priority to US14/184,958 priority patent/US9468104B2/en
Publication of JP2014165210A publication Critical patent/JP2014165210A/ja
Publication of JP2014165210A5 publication Critical patent/JP2014165210A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】メイン基板とサブ基板とのより確実な接合を可能とするモジュール基板を提供すること。
【解決手段】本発明によるモジュール基板1は、両面に電子部品2を実装されるメイン基板3と、メイン基板3の一方面側に配置されるサブ基板4と、サブ基板4の外部に形成される外部電極5と、外部電極5とメイン基板3の一方面側の端子部6とを接合する接合部材10とを含み、外部電極5はサブ基板4の他方面側に位置する他方面部51と一方面側に位置する一方面部52と一方面部52と他方面部51を接続する接続部53を含み、接合部材10の外部電極5との接合面101は他方面部51と接続部53の他方面側の一部とを少なくとも覆うことを特徴とする。
【選択図】図3

Description

本発明は、モジュール基板に関する。
能動素子や受動素子や集積回路などを実装したモジュール基板は、両面に部品が実装されて実装密度を高めること、すなわち、プリント配線板を使用した機能性の高いモジュール基板であることが要求されやすい。
モジュール基板を構成するメイン基板に搭載される部品の集積度を高めるために、メイン基板の両面に部品を配置する構造を採用する場合には、表面実装タイプのマザーボードに適用するにあたって、直接的かつ単純な接続は一般に難しくなる。
このため、マザーボード側にメイン基板の一方面に実装された部品を収納する彫り込みを設ける、あるいは、半田ボールなどを端子として用いることにより、メイン基板のマザーボードへの実装を実現することがある。また、特許文献1に記載されるように、メイン基板とマザーボードとの間に枠状のサブ基板を設けてメイン基板の一方面の部品を収納して、メイン基板をマザーボードとの間の電気的、機械的な接続を実現することも提案されている。
特開2004−303944号公報
上述した特許文献1においては、メイン基板とサブ基板の接合態様については特に触れられていない。一般的にはメイン基板に実装される部品の数と量は増加する傾向にあり、メイン基板の自重の増加による撓みにより、接合部分の負担が増大するため、より堅牢な接合態様が要求されるという問題が生じやすい。
本発明は、上記問題に鑑み、メイン基板とサブ基板とのより確実な接合を可能とするモジュール基板を提供することを目的とする。
上記の問題を解決するため、本発明に係るモジュール基板は、両面に電子部品を実装されるメイン基板と、当該メイン基板の一方面側に配置されるサブ基板と、当該サブ基板の外部に形成される外部電極と、前記外部電極と前記メイン基板の一方面側の端子部とを接合する接合部材とを含み、前記外部電極は前記サブ基板の他方面側に位置する他方面部と一方面側に位置する一方面部と当該一方面部と前記他方面部を接続する接続部を含み、前記接合部材の前記外部電極との接合面は前記他方面部と前記接続部の他方面側の一部とを少なくとも覆うことを特徴とする。
ここで、前記端子部は前記他方面部よりも外形が大きいこととしてもよい。また、前記メイン基板の接続対象となる接続対象基板(マザーボード)の側の端子部と前記外部電極とを接合する一方面側接合部材を含み、当該一方面側接合部材の前記外部電極との接合面は前記一方面部と前記接続部の一方面側の一部とを少なくとも覆うこととしてもよい。加えて、前記接続対象基板の側の端子部よりも前記一方面部は外形が大きいこととしてもよい。
さらに、前記メイン基板を遮蔽する遮蔽部材を含み、当該遮蔽部材の一方面側に突出する端部は前記メイン基板の一方面と面直方向で一致させるとともに、前記接合部材の前記端子部との接合面は前記端部も覆うこととしてもよい。
ここで、前記サブ基板は前記メイン基板の有する複数の辺に沿って形成されるとともに、前記接続部は前記サブ基板の外縁側と内縁側の側面の少なくともいずれかに形成されることとしてもよく、前記サブ基板は前記メイン基板の有する縁に個々に対応するサブ基板部分からなることとしてもよい。また、前記サブ基板部分は一の棒状のサブ基板母材を切断して構成されることとしてもよい。
本発明によれば接合部材の外部電極との接合面が他方面部と接続部の他方面側の一部を覆うL字状又はコの字状の形態となり、サブ基板の外部電極とメイン基板の端子部との接合強度を高めることができる。つまり、本発明はメイン基板とサブ基板とのより確実な接合を可能とすることができる。
本発明に係る実施例1のモジュール基板1の一実施形態を他方面側から見て示す模式斜視図である。 実施例1のモジュール基板1の一実施形態の半田層10(接合部材)の接合態様をサブ基板4の断面にて示す模式断面図である。 実施例1のモジュール基板1の一実施形態を一方面側から見て示す模式図である。 実施例1のモジュール基板1のサブ基板4の具体的態様を示す模式斜視図である。 実施例1のモジュール基板1のサブ基板4の具体的態様を示す模式斜視図である。 実施例2のモジュール基板1のシールドカバー9と半田層10との接合態様を示す模式断面図である。 実施例2のモジュール基板1のシールドカバー9と半田層10との接合態様を外側面から見て示す模式図である。 実施例2のモジュール基板1のシールドカバー9と半田層10との接合態様を外側面から見て示す模式図である。
以下、本発明を実施するための形態について、上記の図1〜8の添付図面を参照しながら説明する。
図1に示すように、本実施例1のモジュール基板1は、能動素子、受動素子、IC、LSI等を含む電子部品2を両面(表裏面)に実装されたメイン基板3と、メイン基板3の図1中下側である一方面側(裏側)に位置するサブ基板4と、サブ基板4の外面に形成される外部電極5と、メイン基板3の一方面側に外部電極5に対応させて配置されるパッド6(端子部)と、を含んで構成される。なお、図1は面直方向(表裏方向)に構成要素を並列した図であって後述する半田層は図示を省略している。
サブ基板4は図1に示すように、四辺形状のメイン基板3のそれぞれの辺に対応する偏平な長方形断面を有して辺の延びる方向に延在するサブ基板部分41、42、43、44を組み合わせて枠状に構成され、内部にメイン基板3の一方面に配置された複数の電子部品2を収納する収納スペースSを形成している。枠状のサブ基板4に外部電極5は、枠の四隅を除く部分に辺の延びる方向に所定のピッチを有して複数配置される。
外部電極5はサブ基板4の図1中上側の他方面側(表側)に位置する他方面部51と、一方面側に位置する一方面部52とを含み、さらに、他方面部51と一方面部52とを接続する接続部53が、サブ基板4の収納スペースS側(内縁側)の側面と、収納スペースSの外側(外縁側)の側面の双方に形成されている。
また、図1に示すように、メイン基板3の接続対象となるマザーボード7(接続対象基板)は、サブ基板4の一方面側に配置され、マザーボード7側のパッド8(端子部)は、サブ基板4上に形成された複数の外部電極5の一方面部52に対応する位置に配列されている。また、メイン基板3の他方面側には適宜のシールド体であるシールドカバー9(遮蔽部材)が配置されて適宜の配線等の手段によりマザーボード7側の接地回路に接続されて、メイン基板3を外部から遮蔽している。シールドカバー9はメイン基板3の外縁部に嵌合又は接着により固定される。
図1に示したメイン基板3とサブ基板4とは、パッド6と外部電極5とを接続する半田層10(接合部材)を構成する半田を外部電極5の他方面部51に載置した後、リフローを実行することにより接合されて、本実施例1のモジュール基板1が構成される。また、モジュール基板1に属するサブ基板4とマザーボード7とは、外部電極5とパッド8とを接続する半田層11(一方面側接合部材)を構成する半田をパッド8に載置した後、リフローを実行することにより接合される。
図2は半田層10と半田層11が形成されて、モジュール基板1がマザーボード7に実装された後の、サブ基板4の延在する方向に垂直で外部電極5を含む断面を含む矢視図である。接続部53が側面の双方に形成されることから、図2(a)に示すように、外部電極5は、他方面部51を他方面側の長辺、一方面部52を一方面側の長辺、一対の接続部53を一対の短辺とする長方形をなす。
図2(a)に示すようにパッド6は他方面部51よりも外形を大きく形成し、パッド6と外部電極5とを接合する半田層10の外部電極5との接合面101は、外部電極5の他方面部51と接続部53の他方面側の一部とを覆っている。
また、パッド8は一方面部52よりも外形を大きく形成し、パッド8と外部電極5とを接合する半田層11の外部電極5との接合面111は一方面部52と接続部53の一方面側の一部を覆っている。なお、図2においては、接合面101、接合面111を含む半田層10、11の形状をより詳細に示すため、半田層10、半田層11を他の構成要素に比べて大きめにデフォルメして表示している。
つまり、半田層10の接合面101は図2(a)に示すサブ基板4の辺方向に垂直な断面において、他方面部51と左右一対の接続部53の他方面側の一部とにより一方面側に指向するコの字状に形成される。接合面101の左側の一方面側端とパッド6の左端とを結ぶ斜辺と、右側の一方面側端とパッド6の右端とを結ぶ斜辺とが半田層10の外輪郭をなす。つまりこの斜辺と半田層10のうち外部電極5からパッド6がはみ出た部分を上辺とし接続部53を縦辺とする、外部電極5の両側にはほぼ三角形状のフィレットが形成される。
同様に半田層11の接合面111も、一方面部52と左右一対の接続部53の一方面側の一部とにより他方面側に指向するコの字状に形成される。接合面111の左側の他方面側端とパッド8の左端とを結ぶ斜辺と、右側の他方面側端とパッド8の右端とを結ぶ斜辺とが半田層11の外輪郭をなす。すなわち半田層11の外部電極5の左側と右側にも半田層10と同様に、ほぼ三角形状のフィレットが形成される。なお、フィレットの大きさ寸法は半田層10、11を構成する半田の半田量を適宜設定することにより調節する。つまりフィレットを大きくする場合はリフロー時に使用する半田量を多めに設定する。
図3は、メイン基板3に半田層10を介してサブ基板4を接合した後の状態を示す図1の一方面側視である。この一方面視においては、パッド6が他方面部51よりも外形が大きいことに起因して、一方面部52のサブ基板部分41〜44が位置しない領域に、パッド6を外輪郭とし他方面部51を内輪郭とするほぼコの字状の形態をなす。
以上述べたように半田層10の形態を選択する本実施例1のモジュール基板1によれば、以下のような有利な作用効果を得ることができる。つまり、外部電極5の側方に位置する一対のフィレットを形成して、接合面101の面積を大きくし、かつ、半田層10が含む一対のフィレットにより両側方から外部電極5を抱え込むことができるので、半田層10と外部電極5との接合強度を高めることができる。
同様に半田層11の形態を以上述べた形態に選択することによって、半田層10と同様に、外部電極5の側方に位置する一対のフィレットを形成して接合面111の面積を大きくし、半田層11が含む一対のフィレットにより外部電極5を抱え込むことができるので、半田層11と外部電極5との接合強度も高めることができる。
なお、図2(a)に示したように半田層10、11の両側方にフィレットを形成することに換えて、図2(b)に示すように収納スペースS側のみにフィレットを形成することとすることもでき、図2(c)に示すように、収納スペースSの外側のみにフィレットを形成することもできる。この場合接続部53もフィレットが位置する側のみの配置とされる。図2(b)に示す形態は外側の部品実装密度が高い場合に、図2(c)は収納スペースS内のつまりメイン基板3の一方面の電子部品2の実装密度が高い場合に適用して好適である。
また、サブ基板4については、図4(a)に示すように四本のサブ基板部分41〜44を組み合わせて形成することに換えて図4(b)に示すように予め枠状に形成されたものとすることもできる。また、図4(a)に示す形態においては、一の棒状のサブ基板母材40を例えば予めV字溝40a等を含んで構成して、V字溝40aの箇所で適宜切断してサブ基板部分41〜44を形成することもできる。
上述した実施例1においてはシールドカバー9の固定をメイン基板3の外縁部との嵌合又は接着により行い、マザーボード7側の接地回路との接続は適宜の配線により行うこととしたが、半田層10を用いて固定し、電気的接続を半田層10とサブ基板4を介して行うこともできる。以下それについての実施例2について述べる。
図6に示すように本実施例2の半田層10は収納スペースSの外側のみにフィレットを有する形態であり、外部電極5の接続部53は収納スペースSの外側のみに配置される。シールドカバー9は図7に示すように、サブ基板4の外部電極5に対応して一方面側に突出する舌片部91を備えている。舌片部91の根元側には打ち抜き加工用の一対のパンチ穴部92が形成される。舌片部91の一方面側の端部911はメイン基板3の一方面に対して面直方向の位置が一致するように形成される。
図6に示すように、半田層10のパッド6への接合面102は端部911も含んで覆うこととしている。本実施例2では、メイン基板3の外縁部と舌片部91との隙間にもリフロー時の半田の濡れ性により半田が濡れ広がって隙間部1021が形成され、舌片部91の外側面にも半田が濡れ広がって側面部1022が形成される。さらに図7に示すように、舌片部91の両側とメイン基板3の外縁部とにより構成されるコーナー部にも半田を濡れ広がらせて、一対の舌辺側部1023が形成されている。
なお、シールドカバー9の端部911が接続される外部電極5はマザーボード7の対応するパッド8を介して、マザーボード7が内蔵する図示しない接地回路に接続されているものとする。
本実施例2においても実施例1と同様に、パッド6と外部電極5との接合性を高めることができるとともに、接合面102を端部911をも含んで接合されることとして、半田層10によりシールドカバー9を電気的に外部電極5に接続して、マザーボード7の接地回路に接続することができる。
また、半田層10が隙間部1021を形成し、加えて、舌辺側部1023と側面部1022を一体的に形成して舌片部91を包み込む形態とすることにより、舌片部91をメイン基板3に強固に接合することができる。なお、側面部1022については、図8に示すように省略することもできる。側面部1022を形成する場合には形成しない場合に比べて半田層10の形成に用いる半田の量を多くする。
以上本発明の好ましい実施例について詳細に説明したが、本発明は上述した実施例に制限されることなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形および置換を加えることができる。
本発明は、モジュール基板に関するものであり、半田層10を構成するための半田量の調節によりメイン基板3のパッド6とサブ基板4の外部電極5と接合性を高めることができる。このため本発明は、両面双方において高実装密度が求められるメイン基板3をマザーボード7に実装する電子機器に適用して有益なものである。
1 モジュール基板
2 電子部品
3 メイン基板
4 サブ基板
41〜4 サブ基板部分
5 外部電極
51 他方面部
52 一方面部
53 接続部
6 パッド(端子部:メイン基板3側)
7 マザーボード(接続対象基板)
8 パッド(端子部:マザーボード7側)
9 シールドカバー(遮蔽部材)
91 舌片部
911 端部
92 パンチ穴部
10 半田層(接合部材)
101 接合面(外部電極5側)
102 接合面(パッド6側)
1021 隙間部
1022 側面部
1023 舌辺側部
11 半田層(一方面側接合部材)
111 接合面(パッド8側)

Claims (8)

  1. 両面に電子部品を実装されるメイン基板と、当該メイン基板の一方面側に配置されるサブ基板と、当該サブ基板の外部に形成される外部電極と、前記外部電極と前記メイン基板の一方面側の端子部とを接合する接合部材とを含み、前記外部電極は前記サブ基板の他方面側に位置する他方面部と一方面側に位置する一方面部と当該一方面部と前記他方面部を接続する接続部を含み、前記接合部材の前記外部電極との接合面は前記他方面部と前記接続部の他方面側の一部とを少なくとも覆うことを特徴とするモジュール基板。
  2. 前記端子部は前記他方面部よりも外形が大きいことを特徴とする請求項1に記載のモジュール基板。
  3. 前記メイン基板の接続対象となる接続対象基板の側の端子部と前記外部電極とを接合する一方面側接合部材を含み、当該一方面側接合部材の前記外部電極との接合面は前記一方面部と前記接続部の一方面側の一部とを少なくとも覆うことを特徴とする請求項2に記載のモジュール基板。
  4. 前記接続対象基板の側の端子部よりも前記一方面部は外形が大きいことを特徴とする請求項3に記載のモジュール基板。
  5. 前記メイン基板を遮蔽する遮蔽部材を含み、当該遮蔽部材の一方面側に突出する端部は前記メイン基板の一方面と面直方向で一致させるとともに、前記接合部材の前記端子部との接合面は前記端部も覆うことを特徴とする請求項1〜4のいずれか一項に記載のモジュール基板。
  6. 前記サブ基板は前記メイン基板の有する複数の辺に沿って形成されるとともに、前記接続部は前記サブ基板の外縁側と内縁側の側面の少なくともいずれかに形成されることを特徴とする請求項1〜5のいずれか一項に記載のモジュール基板。
  7. 前記サブ基板は前記メイン基板の有する縁に個々に対応するサブ基板部分からなることを特徴とする請求項6に記載のモジュール基板。
  8. 前記サブ基板部分は一の棒状のサブ基板母材を切断して構成されることを特徴とする請求項7に記載のモジュール基板。
JP2013032450A 2013-02-21 2013-02-21 モジュール基板 Pending JP2014165210A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013032450A JP2014165210A (ja) 2013-02-21 2013-02-21 モジュール基板
US14/184,958 US9468104B2 (en) 2013-02-21 2014-02-20 Module board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013032450A JP2014165210A (ja) 2013-02-21 2013-02-21 モジュール基板

Publications (2)

Publication Number Publication Date
JP2014165210A true JP2014165210A (ja) 2014-09-08
JP2014165210A5 JP2014165210A5 (ja) 2016-04-07

Family

ID=51350999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013032450A Pending JP2014165210A (ja) 2013-02-21 2013-02-21 モジュール基板

Country Status (2)

Country Link
US (1) US9468104B2 (ja)
JP (1) JP2014165210A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020512688A (ja) * 2017-03-09 2020-04-23 華為技術有限公司Huawei Technologies Co.,Ltd. 消費者向け電子製品のメインボードおよび端末

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9363892B2 (en) * 2013-07-19 2016-06-07 Google Technology Holdings LLC Circuit assembly and corresponding methods
DE102015220676A1 (de) * 2015-10-22 2017-04-27 Zf Friedrichshafen Ag Leiterplatte und Anordnung mit einer Leiterplatte
DE102017206099A1 (de) * 2017-04-10 2018-10-11 BSH Hausgeräte GmbH Leiterplatten-Anordnung sowie Verfahren zur Herstellung einer Leiterplatten-Anordnung
US11553616B2 (en) * 2018-12-07 2023-01-10 Delta Electronics, Inc. Module with power device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06111869A (ja) * 1992-09-29 1994-04-22 Fujitsu Ltd 表面実装用端子
JP2007066936A (ja) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd 高周波モジュールとその製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0732107A3 (en) * 1995-03-16 1997-05-07 Toshiba Kk Screen device for circuit substrate
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
US6137164A (en) * 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
SG111958A1 (en) * 1998-03-18 2005-06-29 Hitachi Cable Semiconductor device
JP2001167969A (ja) * 1999-12-06 2001-06-22 Tdk Corp 三次元搭載用多端子積層セラミックコンデンサ
US6528870B2 (en) * 2000-01-28 2003-03-04 Kabushiki Kaisha Toshiba Semiconductor device having a plurality of stacked wiring boards
CN1207785C (zh) * 2000-03-21 2005-06-22 三菱电机株式会社 半导体器件、电子装置的制造方法、电子装置和携带式信息终端
US6528408B2 (en) * 2001-05-21 2003-03-04 Micron Technology, Inc. Method for bumped die and wire bonded board-on-chip package
US7087988B2 (en) * 2002-07-30 2006-08-08 Kabushiki Kaisha Toshiba Semiconductor packaging apparatus
JP2004303944A (ja) 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd モジュール基板及びその製造方法
PL200759B1 (pl) * 2003-04-25 2009-02-27 Adb Polska Sp Zestaw płytek z obwodami drukowanymi
JP2005277355A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 回路装置
JP2005286057A (ja) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4421436B2 (ja) * 2004-09-30 2010-02-24 太陽誘電株式会社 面実装コイル部品
JP4864419B2 (ja) * 2005-10-28 2012-02-01 株式会社東芝 プリント回路板および電子機器
JP4740765B2 (ja) * 2006-02-24 2011-08-03 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP2007281276A (ja) * 2006-04-10 2007-10-25 Nec Electronics Corp 半導体装置
US20070241441A1 (en) * 2006-04-17 2007-10-18 Stats Chippac Ltd. Multichip package system
JP2007294560A (ja) * 2006-04-24 2007-11-08 Nec Electronics Corp 半導体装置およびその製造方法
JP5154262B2 (ja) * 2008-02-26 2013-02-27 太陽誘電株式会社 電子部品
TWI362732B (en) * 2008-04-07 2012-04-21 Nanya Technology Corp Multi-chip stack package
KR20100046760A (ko) * 2008-10-28 2010-05-07 삼성전자주식회사 반도체 패키지
CN102369600B (zh) * 2009-04-02 2014-09-10 株式会社村田制作所 电路基板
JP5234521B2 (ja) * 2009-08-21 2013-07-10 Tdk株式会社 電子部品及びその製造方法
JP2011171427A (ja) * 2010-02-17 2011-09-01 Canon Inc 積層型半導体装置
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
JP2012079876A (ja) * 2010-09-30 2012-04-19 Fujitsu Ltd 電子装置の製造方法及び電子装置
JP2012104790A (ja) * 2010-10-12 2012-05-31 Elpida Memory Inc 半導体装置
JP5788166B2 (ja) * 2010-11-02 2015-09-30 新光電気工業株式会社 接続端子構造及びその製造方法、並びにソケット
JP5360158B2 (ja) * 2011-08-05 2013-12-04 株式会社村田製作所 チップ部品構造体
US8436457B2 (en) * 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
KR101894823B1 (ko) * 2011-10-03 2018-09-04 인벤사스 코포레이션 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
US9462732B2 (en) * 2013-03-13 2016-10-04 Laird Technologies, Inc. Electromagnetic interference shielding (EMI) apparatus including a frame with drawn latching features
JP6336714B2 (ja) * 2013-05-27 2018-06-06 富士通コンポーネント株式会社 電子装置
JP2015195263A (ja) * 2014-03-31 2015-11-05 マイクロン テクノロジー, インク. 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06111869A (ja) * 1992-09-29 1994-04-22 Fujitsu Ltd 表面実装用端子
JP2007066936A (ja) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd 高周波モジュールとその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020512688A (ja) * 2017-03-09 2020-04-23 華為技術有限公司Huawei Technologies Co.,Ltd. 消費者向け電子製品のメインボードおよび端末

Also Published As

Publication number Publication date
US20140233191A1 (en) 2014-08-21
US9468104B2 (en) 2016-10-11

Similar Documents

Publication Publication Date Title
US9552923B2 (en) Electronic component
JP2014165210A (ja) モジュール基板
JP2007048976A (ja) プリント回路板、およびプリント回路板を備えた電子機器
JP2011129708A (ja) プリント配線板の接続構造
JP6318638B2 (ja) プリント配線板および情報処理装置
JP4433058B2 (ja) 電子装置及びその製造方法
JP2011100912A (ja) パワー半導体モジュールのプリント配線板への実装構造
JP2021158225A (ja) シールドケース及び電子回路モジュール
JP5300994B2 (ja) 電子機器
JP2013157565A (ja) 電子機器
JP2008098398A (ja) 回路装置及びその製造方法
JP2016082022A (ja) 回路モジュール
JP5300995B2 (ja) 電子機器
JP2015159253A (ja) プリント基板
KR101473478B1 (ko) 인쇄회로 기판의 모듈 실장 구조
JP2015065208A (ja) 補強用基板を用いたモジュール構造体
JP3185456U (ja) 余剰はんだによる部品の実装不良を抑制するプリント配線板
JP6124258B2 (ja) 電子回路ユニット及び電子回路ユニットの製造方法
JP6378906B2 (ja) 電子回路モジュール用基板、電子回路モジュール用基板のための多面取り基板、及び電子回路モジュール用基板の製造方法
JP2018129464A (ja) プリント回路基板及びプリント回路装置
JP6445220B1 (ja) 電子装置およびその製造方法
JP2016054190A (ja) 表面実装型パッケージ及び表面実装型パッケージとバイパスコンデンサの配線方法
JP2011103368A (ja) 実装基板、電子機器および実装基板の製造方法
JPWO2020021743A1 (ja) プリント回路板
JP2008124273A (ja) シールド構造基板とその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170620