DE102015220676A1 - Leiterplatte und Anordnung mit einer Leiterplatte - Google Patents

Leiterplatte und Anordnung mit einer Leiterplatte Download PDF

Info

Publication number
DE102015220676A1
DE102015220676A1 DE102015220676.9A DE102015220676A DE102015220676A1 DE 102015220676 A1 DE102015220676 A1 DE 102015220676A1 DE 102015220676 A DE102015220676 A DE 102015220676A DE 102015220676 A1 DE102015220676 A1 DE 102015220676A1
Authority
DE
Germany
Prior art keywords
circuit board
soldering
printed circuit
landing pads
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015220676.9A
Other languages
English (en)
Inventor
Stefan Rupprecht
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZF Friedrichshafen AG
Original Assignee
ZF Friedrichshafen AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZF Friedrichshafen AG filed Critical ZF Friedrichshafen AG
Priority to DE102015220676.9A priority Critical patent/DE102015220676A1/de
Priority to US15/297,824 priority patent/US10327339B2/en
Priority to CN201610915727.1A priority patent/CN106851971A/zh
Priority to CN202211067428.9A priority patent/CN115413120A/zh
Publication of DE102015220676A1 publication Critical patent/DE102015220676A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Die Erfindung betrifft eine Leiterplatte mit einer ersten und zweiten Hauptoberfläche, wobei auf mindestens einer Hauptoberfläche (2a) erste Lötbereiche (5a) mit Landepads (5) zur Verbindung der Leiterplatte (2) mit Anschlusspins (4) eines integrierten Schaltungsträgers (3) und ein zweiter Lötbereich (6a) zur Verbindung der Leiterplatte (2) mit einer Wärmeleitfläche (7) eines integrierten Schaltungsträgers (3) vorhanden sind, wobei mehrere Landepads (5) der ersten Lötbereiche (5a) zumindest abschnittsweise auf einer Randkurve (8) eines Rechtecks oder Quadrats und der zweite Lötbereich (6a) innerhalb der Randkurve (8) angeordnet sind, wobei der zweite Lötbereich (6a) in mehrere Landepads (6) unterteilt ist und zwischen benachbarten Landepads (6) Lötsperren (9) ausgebildet sind. Die Erfindung betrifft ferner eine Anordnung (1) umfassend eine Leiterplatte (2) und einem integrierten Schaltungsträger (3).

Description

  • Die vorliegende Erfindung betrifft eine Leiterplatte gemäß Patentanspruch 1 sowie eine Anordnung gemäß Patentanspruch 8.
  • Elektronische Komponenten unterliegen aufgrund erhöhter Bauraumanforderungen dauerhaft dem Trend, bei gleichbleibendem oder steigendem Funktionsumfang immer kleiner zu werden. Dadurch steigt die Leistungsdichte im Bauteil, was eine Weiterentwicklung bestehender Lösungen oder den Einsatz neuartiger Konzepte erfordert, um die erhöhten thermischen Anforderungen zu erfüllen.
  • Bei hochintegrierten Schaltkreisen, z.B. ICs (engl. IC = integrated circuit) oder SMD-Bauteile, wie z.B. Treiberbausteine oder Leistungsbauteile, wo größere Verlustleistungen und somit hohe Wärmeleistungen entstehen, müssen diese Wärmeleistungen über Lötanbindungen mit einem Schaltungsträger, z.B. einer Leiterplatte abgeführt werden. Solche hochintegrierten Schaltkreise weisen hierzu üblicherweise Wärmeleitflächen, auch als Exposedpad bezeichnet auf, welche an einer der Leiterplatte zugewandten Oberfläche des hochintegrierten Schaltkreises angeordnet sind. Diese Wärmeleitflächen werden üblicherweise mit entsprechenden Lötflächen auf der Leiterplatte verlötet, wodurch ein Wärmeabtransport aus dem hochintegrierten Schaltkreis in die Leiterplatte erfolgen kann.
  • Die Anbindung des hochintegrierten Schaltkreises, z.B. ein SMD-Bauteil, erfolgt üblicherweise dadurch, dass auf die Lötflächen (Leiterplattenpad oder Landepad) der Leiterplatte Lotpaste aufgebracht wird. Die Lotpaste wird per Siebdruck, mittels Dispenser oder auch per Jetprint auf das Leiterplattenpad aufgetragen und anschließend das SMD-Bauteil aufgesetzt. Im Lötprozess verdampfen anschließend die flüchtigen Bestandteile der Lotpaste. Die immer größer werdenden Gasbläschen schließen sich zusammen und bilden eine Makroblase im Lötspalt zwischen Leiterplatte und SMD-Bauteil. In dieser Blase entsteht durch das umgebene Lot ein Überdruck, das den Baustein anhebt. Dadurch können die Anschlusspins an den Seiten des SMD-Bauteils nicht mehr zuverlässig gelötet werden. Die Folge können Bruchstellen oder Haarrisse in der Lötverbindung zwischen den Anschlusspins und der Lötfläche (Leiterplattenplad) auf der Leiterplatte sein, wodurch es zum Ausfall der gesamten Schaltung kommen kann.
  • Aufgabe der Erfindung ist es daher, eine Leiterplatte und eine Anordnung mit einer Leiterplatte anzugeben, bei welchen die Nachteile des Standes der Technik beseitigt sind und eine zuverlässige Lötverbindung zwischen Leiterplatte und hochintegriertem Schaltkreis möglich ist.
  • Diese Aufgabe wird mit der Leiterplatte gemäß den Merkmalen des geltenden Patentanspruchs 1 sowie mit der Anordnung gemäß den Merkmalen des geltenden Patentanspruchs 8 gelöst. Vorteilhafte Ausführungen sind Gegenstand von Unteransprüchen.
  • Die Erfindung geht aus von einer Leiterplatte mit einer ersten und zweiten Hauptoberfläche, wobei auf mindestens einer Hauptoberfläche erste Lötbereiche mit Landepads zur Verbindung der Leiterplatte mit Anschlusspins eines hochintegrierten Schaltungsträgers und ein zweiter Lötbereich zur Verbindung der Leiterplatte mit einer Wärmeleitfläche eines hochintegrierten Schaltungsträgers vorhanden sind, wobei mehrere Landepads der ersten Lötbereiche zumindest abschnittsweise auf einer Randkurve eines Rechtecks oder Quadrats und der zweite Lötbereich innerhalb der Randkurve angeordnet sind. Erfindungsgemäß ist der zweite Lötbereich in mehrere Landepads unterteilt und zwischen benachbarten Landepads sind Lötsperren ausgebildet.
  • Bei dem ersten Lötbereich auf der Leiterplatte handelt es sich um einen Bereich mit mehreren so genannten Landepads für die Anschlusspins des hochintegrierten Schaltungsträgers. Diese Anschlusspins sind üblicherweise entlang der Umrandung an den Kanten des hochintegrierten Schaltungsträgers angeordnet und derart gebogen, dass die Anschlusspins über die Unterseite des hochintegrierten Schaltungsträgers hinausragen. Die Landepads auf der Leiterplatte sind dabei so auf der Leiterplatte angeordnet, dass sie jeweils einen Anschlusspin des hochintegrierten Schaltungsträgers aufnehmen können.
  • Auf den Landepads ist üblicherweise eine Lotpaste aufgetragen, welche beim Lötvorgang aufschmilzt und sich mit dem Anschlusspins des hochintegrierten Schaltungsträgers verbindet, so dass eine sichere elektrische Verbindung zwischen dem Landepad auf der Leiterplatte und dem Anschlusspin des hochintegrierten Schaltungsträgers ermöglicht wird.
  • Bei dem zweiten Lötbereich auf der Leiterplatte handelt es sich um ein Landepad für die Wärmeleitfläche des hochintegrierten Schaltungsträger. Diese Wärmeleitfläche, auch als Exposed pad bezeichnet, ist auf der Unterseite des hochintegrierten Schaltungsträgers angeordnet, d.h. auf einer der Leiterplatte zugewandten Oberfläche des hochintegrierten Schaltungsträgers. Dieses Landepad des zweiten Lötbereichs wird mit der Wärmeleitfläche des hochintegrierten Schaltungsträgers verlötet. Somit ist es möglich, dass Wärmeleistung von dem hochintegrierten Schaltungsträger in die Leiterplatte übertragen werden kann, wo sie mittels Wärmeleitungsmanagement an entsprechende Kühlkörper transportiert wird.
  • Gemäß der Erfindung ist der zweite Lötbereich unterteilt in mehrere einzelne Landepads. Diese einzelnen Landepads der zweiten Lötfläche sind untereinander durch Lötsperren voneinander getrennt. Auf jedem Landepad der zweiten Lötfläche ist üblicherweise Lotpaste aufgetragen, so dass beim Lötvorgang jeder dieser zweiten Landepads mit der Wärmeleitfläche des hochintegrierten Schaltungsträger verlötet werden kann.
  • Somit wird eine sichere Lötbarkeit, insbesondere eine normgerechte Lötbarkeit, durch Vermeidung des Aufkippens bei SMD-Bauteilen mit Exposed-Pads oder großflächigen Anschlusspins sichergestellt. Durch die Erfindung wird beim Lötvorgang die Bildung von Makroblasen verhindert, da sich Makrogasblasen durch die nicht mit Lot benetzbaren Strukturen zwischen den einzelnen Landepads des zweiten Lötbereichs nicht bilden können. Ferner besteht eine hohe prozentuale Lotanbindungen durch die Geometrie, sodass der Wärmeübergangswiderstand sowie der elektrische Widerstand vom hochintegrierten Schaltungsträger zu Leiterplatte minimiert werden. Außerdem wird eine gleichmäßige Lötung der Landepads des zweiten Lötbereichs ermöglicht und Hotspots durch Makrogasblasen werden vermieden. Durch viele kleine Landepads, in die der zweite Lötbereich unterteilt ist, ist die aufgedruckte Lötpastenmenge relativ konstant. Durch die Vermeidung des Aufkippens des hochintegrierten Schaltungsträgers entstehen gleichmäßige Lotspalte, die sich positiv auf die Lebensdauer der Lötstellen auswirken. Bei ungleichmäßigen Lotspalten entstehen beim Temperaturwechsel unterschiedlich starke Kräfte in den Lötstellen eines Bauteils, die zu verminderter Lebensdauer führen.
  • Durch die erfindungsgemäße Geometrie des zweiten Lötbereichs sind hohe Lotanbindungen im Bereich von 45–60% möglich, wodurch die hochintegrierten Schaltungsträger besser gekühlt und einen geringeren Übergangswiderstand aufweisen. Im Bereich der Leistungselektronik ergeben sich zudem geringere elektrische Übergangswiderstände.
  • Lötsperren können in einer ersten Ausführungsform der Erfindung als Lötstoppstege aus Lötstopplack gebildet sein. In einer zweiten Ausführungsform können die Lötsperren Vertiefungen in der Leiterplatte sein, welche z.B. mittels Einfräsungen in die Leiterplatte realisiert sind. Es ist aber auch möglich, dass die Vertiefungen mittels Freiätzungen der den Landepad bildenden Kupferschicht erreicht werden. Die Lötsperren verhindern, dass Lot von einem Landepad des zweiten Lötbereichs zu einem benachbarten Landepad des zweiten Lötbereichs gelangen kann.
  • Die Breite der Lötsperren zwischen benachbarten Landepads der zweiten Lötfläche beträgt weniger als 0,8 mm. Bei größeren Breiten wird die Anbindungsfläche zwischen Leiterplatte und Wärmeleitfläche des hochintegrierten Schaltungsträger verringert, wodurch der Wärmetransport verringert wird.
  • Ein Landepad des zweiten Lötbereichs kann eine quadratische Fläche sein mit Abmessungen zwischen 1,2 mm × 1,2 mm und 2,0 mm × 2,0 mm. Ein Landepad des zweiten Lötbereichs kann eine rechteckige Fläche sein, wobei die Schmalseite der Fläche zwischen 1,2 mm und 2,0 mm beträgt. Zweckmäßig ist im zweiten Lötbereich diejenige Fläche, die die Lötsperren einnehmen geringer als diejenige Fläche, die die Landepads einnehmen.
  • Die Abmessung eines Landepads im zweiten Lötbereich sollte nicht größer als 2,0 mm sein. Sind diese größer als 2,0 mm können beim Verlöten größere zusammenhängende Gaseinschlüsse entstehen, da diese erst ausgasen, wenn sie an einem Ausgasungskanal (Lötsperre) gedrückt werden. Die Entfernungen zu diesen Sperren werden größer je größer die Abmessung der Landepads ist, dadurch kann eine Makrogasblase durch den Zusammenschluss mehrerer kleiner Gasblasen entstehen. Bei diesen Makrogasblasen reichen aufgrund der großen Fläche eines solchen Landepads des zweiten Lötbereichs geringste Überdrücke durch die Ausgasung des Flussmittels aus, um den hochintegrierten Schaltungsträger anzuheben und den Lotspalt zu vergrößern.
  • Zweckmäßig liegen sich auf der Randkurve genau zwei Landepads der ersten Lötbereiche gegenüber. Zweckmäßig können die einzelnen Landepads der ersten Lötbereiche unterteilt sein, wobei die Unterteilung eines einzelnen Landepads analog zu den obigen Erläuterungen durch Lötsperren erfolgt. Hierbei kann ein unterteiltes Landepad einem einzelnen Anschlusspin zugeordnet sein.
  • Ein weiterer Aspekt der Erfindung ist ein elektronisches Bauteil umfassend eine erfindungsgemäße Leiterplatte und einem integrierten Schaltungsträger mit einer Wärmeleitfläche und Anschlusspins, wobei die Wärmeleitfläche des integrierten Schaltungsträgers mit den Landepads des zweiten Lötbereichs der Leiterplatte und jeder Anschlusspin des integrierten Schaltungsträgers mit genau einem Landepad eines ersten Lötbereichs der Leiterplatte verlötet ist.
  • Die Erfindung wird im Weiteren anhand von Figuren näher erläutert. Es zeigen:
  • 1 eine Schnittdarstellung einer beispielhaften Anordnung mit einer Leiterplatte und einem hochintegrierten Schaltungsträger gemäß dem Stand der Technik,
  • 2 in Draufsicht eine Leiterplatte mit Landepads gemäß dem Stand der Technik,
  • 3 in Draufsicht eine erfindungsgemäße Leiterplatte mit Landepads,
  • 4 eine schematische Draufsicht einer erfindungsgemäßen Anordnung einer Leiterplatte mit Landepads und hochintegriertem Schaltungsträger.
  • 1 zeigt eine Schnittdarstellung einer beispielhaften Anordnung mit einer Leiterplatte 2 und einem hochintegrierten Schaltungsträger 3 gemäß dem Stand der Technik. Die Leiterplatte 2 weist auf der ersten Hauptoberfläche 2a erste Lötbereiche 5a mit mehreren Landepads 5 auf. Zwischen den Landepads 5 ist auf der ersten Hauptoberfläche 2a der Leiterplatte 2 ein zweiter Lötbereich 6a in Form eines Landepads 6 aufgebracht. Auf den Lötbereichen 5a, 6a sind die Landepads 5, 6 in gleicher Höhe angebracht. Die notwendige Lotmenge, gesteuert u.a. mit der Schichtstärke der verwendeten Lötpaste L, kann vom ersten Lötbereich 5a zum zweiten Lötbereich 6a variieren. Dies ist im Wesentlichen abhängig von den baulichen Toleranzen, insbesondere des StandOffs des zu verlötenden Bauteiles 3. Unter StandOff wird der Höhenunterschied zwischen Unterkante der Anschlusspins 4 zu der Unterkante der Wärmeleitfläche 7 des Bauteils 3 verstanden. Mit den Landepads 5 des ersten Lötbereichs 5a sind die Anschlusspins 4 eines hochintegrierten Schaltkreises 3, z.B. ein IC verlötet. Die Wärmeleitfläche 7, auch als Exposedpad bezeichnet, des hochintegrierten Schaltungsträgers 3 liegt dabei auf dem Landepad 6 des zweiten Lötbereichs 6a auf und ist mit dieser verlötet. Aufgrund der unterschiedlichen Höhen zwischen Unterkante der Anschlusspins 4 und Unterkante der Wärmeleitfläche 7 des Bauteils 3 kann die verwendete Lotmenge und damit die verwendete Lotpastenstärke auf dem Landepad 5 bzw. dem Landepad 6 variieren.
  • 2 zeigt in Draufsicht eine Leiterplatte 2 mit Landepads 5, 6 gemäß dem Stand der Technik. Auf der Oberseite 2a der Leiterplatte 2 sind auf einer Randkurve 8 erste Lötbereiche 5a aufgebracht. Die ersten Lötbereiche 5a bestehen dabei aus mehreren Landepads 5. Die Landepads 5 sind auf der Randkurve 8 eines gedachten Rechtecks oder Quadrats angeordnet. Zweckmäßig sind die Landepads 5 derart angeordnet, dass jedes Landepad 5 genau einem Anschlusspin 4 eines auf die Leiterplatte 2 aufbringbaren IC (nicht dargestellt) zugeordnet ist. Das Landepad 6 des zweiten Lötbereichs 6, welches mit der Wärmeleitfläche eines IC (nicht dargestlelt) verlötbar ist, ist innerhalb der Randkurve 8 angeordnet. Zweckmäßig ist Landepad 6 des zweiten Lötbereichs 6 so angeordnet, dass ein möglichst großer Überdeckungsbereich von Landepad 6 und Wärmeleitfläche (nicht dargestellt) eines IC (nicht dargestellt) vorhanden ist.
  • 2 zeigt zudem, dass sich immer zwei Landepads 5 des ersten Lötbereichs 5a auf der Randkurve 8 gegenüberliegen. Zweckmäßig korrespondieren die Landepads 5 der ersten Lötbereiche 5a mit den Anschlusspins 4 des hochintegrierten Schaltungsträgers 3.
  • 3 zeigt in Draufsicht eine Leiterplatte 2 mit Landepads 5, 6 gemäß der Erfindung. Die Landepads 5 der ersten Lötbereiche 5a entsprechen dabei den Landepads 5 der Lötbereiche 5a gemäß 2. Der Lötbereich 6a für die Wärmeleitfläche (nicht dargestellt) des IC (nicht dargestellt) ist gemäß der Erfindung in mehrere Landepads 6 aufgeteilt. Zwischen den einzelnen Landepads 6 sind Lötsperren 9 vorhanden. Diese Lötsperren 9 können entweder Lötlackstopp oder Vertiefungen in der Leiterplatte 2 sein. Die Anzahl der Landepads 6 im Lötbereich 6a ist in 3 beispielhaft mit 3×3 angegeben. Es ist aber auch möglich, dass die Landepads 6 in einer A×A oder A×B-Matrix mit A, B ≥ 3 und A ≠ B angeordnet sind. Zweckmäßig sind die Landepads 6 in einer Matrix angeordnet, welche in geeigneter Weise mit der Wärmeleitfläche (nicht dargestellt) des IC (nicht dargestellt), welcher mit der Leiterplatte 2 verbunden werden soll, korrespondiert.
  • 4 zeigt eine schematische Draufsicht einer erfindungsgemäßen Anordnung 1 einer Leiterplatte 2 mit Landepads 5, 6 und hochintegriertem Schaltungsträger 3. Gezeigt ist eine Leiterplatte 2. Auf der ersten Hauptoberfläche 2a ist ein hochintegrierter Schaltungsträger 3 mit Anschlusspins 4 angeordnet. Die Anschlusspins 4 sind hierbei mit Landepads 5 auf der Leiterplatte 2 verbunden, insbesondere verlötet. Auf der ersten Hauptoberfläche 2a sind ebenfalls mehrere Landepads 6 des zweiten Lötbereichs 6a angeordnet. Diese Landepads 6 sind mit der Wärmeleitfläche 7 des hochintegrierten Schaltungsträgers 3 verbunden, insbesondere verlötet. Zwischen den Landepads 6 des zweiten Lötbereichs 6a sind Lötsperren 9 in Form von Lötstopplack oder Vertiefungen in der Leiterplatte 2 vorhanden.
  • Bezugszeichenliste
    • 1
    Anordnung
    2
    Leiterplatte
    2a
    erste Hauptoberflöche
    2b
    zweite Hauptoberfläche
    3
    Integrierter Schaltungsträger
    4
    Anschlusspin
    5
    Landepad mit Lot für Anschlusspin
    5a
    erste Lötbereiche
    6
    Landepad mit Lot für Wärmeleitfläche
    6a
    zweiter Lötbereich
    7
    Wärmeleitfläche (Exposedpad)
    8
    Randkurve
    9
    Lötsperre
    L
    Lötpaste

Claims (8)

  1. Leiterplatte mit einer ersten und zweiten Hauptoberfläche, wobei auf mindestens einer Hauptoberfläche (2a) erste Lötbereiche (5a) mit Landepads (5) zur Verbindung der Leiterplatte (2) mit Anschlusspins (4) eines integrierten Schaltungsträgers (3) und ein zweiter Lötbereich (6a) zur Verbindung der Leiterplatte (2) mit einer Wärmeleitfläche (7) eines integrierten Schaltungsträgers (3) vorhanden sind, wobei mehrere Landepads (5) der ersten Lötbereiche (5a) zumindest abschnittsweise auf einer Randkurve (8) eines Rechtecks oder Quadrats und der zweite Lötbereich (6a) innerhalb der Randkurve (8) angeordnet sind, dadurch gekennzeichnet, dass der zweite Lötbereich (6a) in mehrere Landepads (6) unterteilt ist und zwischen benachbarten Landepads (6) Lötsperren (9) ausgebildet sind.
  2. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, dass die Lötsperren (9) als Lötstoppstege aus Lötstopplack gebildet sind.
  3. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, dass die Lötsperren (9) als Vertiefungen in der Leiterplatte (2) gebildet sind.
  4. Leiterplatte nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Breite der Lötsperren (9) zwischen benachbarten Lötbereichen (6) weniger als 0,8 mm beträgt.
  5. Leiterplatte nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein Landepad (6) des zweiten Lötbereichs (6a) eine quadratische Fläche ist mit Abmessungen zwischen 1,2 mm × 1,2 mm und 2,0 mm × 2,0 mm.
  6. Leiterplatte nach einem der vorangehenden Ansprüche 1 bis 4, dadurch gekennzeichnet, dass ein Landepad (6) des zweiten Lötbereichs (6a) eine rechteckige Fläche ist, wobei die Schmalseite der Fläche zwischen 1,2 mm und 2,0 mm beträgt.
  7. Leiterplatte nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass sich auf der Randkurve (8) genau zwei Landepads (5) der ersten Lötflächen (5a) gegenüberliegen.
  8. Anordnung (1) umfassend eine Leiterplatte (2) gemäß einem der vorangehenden Ansprüche und einem integrierten Schaltungsträger (3) mit einer Wärmeleitfläche (7) und Anschlusspins (4), wobei die Wärmeleitfläche (7) des integrierten Schaltungsträgers (4) mit mehreren Landepads (6) des zweiten Lötbereichs (6a) der Leiterplatte (2) und jeder Anschlusspin (4) des integrierten Schaltungsträgers (3) mit genau einem Landepad (5) einer ersten Lötfläche (5a) der Leiterplatte (2) verlötet ist.
DE102015220676.9A 2015-10-22 2015-10-22 Leiterplatte und Anordnung mit einer Leiterplatte Pending DE102015220676A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102015220676.9A DE102015220676A1 (de) 2015-10-22 2015-10-22 Leiterplatte und Anordnung mit einer Leiterplatte
US15/297,824 US10327339B2 (en) 2015-10-22 2016-10-19 Circuit board and arrangement with a circuit board
CN201610915727.1A CN106851971A (zh) 2015-10-22 2016-10-20 电路板和带有电路板的装置
CN202211067428.9A CN115413120A (zh) 2015-10-22 2016-10-20 电路板和带有电路板的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015220676.9A DE102015220676A1 (de) 2015-10-22 2015-10-22 Leiterplatte und Anordnung mit einer Leiterplatte

Publications (1)

Publication Number Publication Date
DE102015220676A1 true DE102015220676A1 (de) 2017-04-27

Family

ID=58490150

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015220676.9A Pending DE102015220676A1 (de) 2015-10-22 2015-10-22 Leiterplatte und Anordnung mit einer Leiterplatte

Country Status (3)

Country Link
US (1) US10327339B2 (de)
CN (2) CN106851971A (de)
DE (1) DE102015220676A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110856338B (zh) * 2019-10-22 2021-03-23 Tcl华星光电技术有限公司 电路板组件及电子设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5984166A (en) * 1997-07-09 1999-11-16 Mask Technology, Inc. Process for creating fine and coarse pitch solder deposits on printed ciruit boards
JP3639505B2 (ja) * 2000-06-30 2005-04-20 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板及び半導体装置
US7132744B2 (en) * 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
JP2006080168A (ja) * 2004-09-07 2006-03-23 Nec Access Technica Ltd プリント配線板の放熱構造
JP4740765B2 (ja) * 2006-02-24 2011-08-03 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP2007281276A (ja) * 2006-04-10 2007-10-25 Nec Electronics Corp 半導体装置
JP2007294560A (ja) * 2006-04-24 2007-11-08 Nec Electronics Corp 半導体装置およびその製造方法
US7855397B2 (en) * 2007-09-14 2010-12-21 Nextreme Thermal Solutions, Inc. Electronic assemblies providing active side heat pumping
JP5154262B2 (ja) * 2008-02-26 2013-02-27 太陽誘電株式会社 電子部品
CN102378484B (zh) * 2010-08-13 2017-02-08 雅达电子有限公司 提高焊点可靠性方法、印刷电路板、封装器件及封装模块
US8472190B2 (en) * 2010-09-24 2013-06-25 Ati Technologies Ulc Stacked semiconductor chip device with thermal management
JP5213074B2 (ja) * 2010-11-04 2013-06-19 Ｎｅｃアクセステクニカ株式会社 プリント配線板及びそれに用いるパッド設計手法
CN102543765B (zh) * 2012-01-13 2014-12-10 迈普通信技术股份有限公司 一种贴片元器件焊盘设计方法、焊盘结构及印刷电路板
US9209106B2 (en) * 2012-06-21 2015-12-08 Ati Technologies Ulc Thermal management circuit board for stacked semiconductor chip device
US9474166B2 (en) * 2012-12-21 2016-10-18 Canon Kabushiki Kaisha Printed wiring board, printed circuit board, and method for manufacturing printed circuit board
JP2014165210A (ja) * 2013-02-21 2014-09-08 Fujitsu Component Ltd モジュール基板
JP5754464B2 (ja) * 2013-05-21 2015-07-29 株式会社村田製作所 モジュールおよびその製造方法
CN104681527A (zh) * 2013-12-03 2015-06-03 上海北京大学微电子研究院 Qfn封装框架结构
JP2015195263A (ja) * 2014-03-31 2015-11-05 マイクロン テクノロジー， インク． 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN115413120A (zh) 2022-11-29
CN106851971A (zh) 2017-06-13
US10327339B2 (en) 2019-06-18
US20170118847A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
EP0920055B1 (de) Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement
DE69434160T2 (de) Mit Lötkugeln Verbindensverfahren damit versehen
DE2355471A1 (de) Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen
DE102015202256B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre
DE102016218867A1 (de) Elektronische Schaltungsvorrichtung
EP3695691B1 (de) Verfahren zum erzeugen einer leiterplatte mit thermischen durchkontaktierungen, sowie leiterplatte
DE112013001486T5 (de) Chipwiderstand zur einbettung in eine leiterplatte und verfahren zu dessen herstellung
DE112016006225B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Abstrahlungsplattenstruktur
DE102014116522B4 (de) Strukturen zum Schutz vor Lötbrücken bei Leiterplatten, Halbleiterpaketen und Halbleiteranordnungen
DE102015220676A1 (de) Leiterplatte und Anordnung mit einer Leiterplatte
DE4310930A1 (de) Leiterplattenanordnung und Verfahren zur Herstellung einer bestückten Leiterplatte
DE19805492C2 (de) Leiterplatte
DE10007414B4 (de) Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat
DE112015005933T5 (de) Elektronische Steuervorrichtung
EP3867949A1 (de) Halbleiterbauelement-anordnung, verfahren zu deren herstellung sowie entwärmungseinrichtung
DE102019129971A1 (de) Verfahren zum Auflöten eines Bauelements auf eine Leiterplatte, Elektronikeinheit und Feldgerät der Automatisierungstechnik
DE102014203310A1 (de) Elektronikmodul
DE10131225B4 (de) Kontaktelement von zur Oberflächenmontage geeigneten Bauteilen sowie Verfahren zum Anbringen von Lot an diese Kontaktelemente
EP4364537A1 (de) Leiterplatte und verfahren zum prozesssicheren auflöten eines chipgehäuses
WO2022243298A1 (de) Optoelektronische baugruppe und verfahren zur herstellung
DE102006058731A1 (de) Leiterplattenverbindung
EP0892432B1 (de) Anschlussanordnung für eine SMD - fähige Hybridschaltung
DE102021201332A1 (de) Elektronische Baugruppe
WO2023117362A1 (de) Smd-bauteil mit abgeschrägten kanten
DE102021202178A1 (de) Verbindungsanordnung

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication