JP5213074B2 - プリント配線板及びそれに用いるパッド設計手法 - Google Patents

プリント配線板及びそれに用いるパッド設計手法 Download PDF

Info

Publication number
JP5213074B2
JP5213074B2 JP2010246981A JP2010246981A JP5213074B2 JP 5213074 B2 JP5213074 B2 JP 5213074B2 JP 2010246981 A JP2010246981 A JP 2010246981A JP 2010246981 A JP2010246981 A JP 2010246981A JP 5213074 B2 JP5213074 B2 JP 5213074B2
Authority
JP
Japan
Prior art keywords
solder
pad
circular
divided
resist coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010246981A
Other languages
English (en)
Other versions
JP2012099682A (ja
Inventor
茂樹 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC AccessTechnica Ltd filed Critical NEC AccessTechnica Ltd
Priority to JP2010246981A priority Critical patent/JP5213074B2/ja
Publication of JP2012099682A publication Critical patent/JP2012099682A/ja
Application granted granted Critical
Publication of JP5213074B2 publication Critical patent/JP5213074B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明はプリント配線板及びそれに用いるパッド設計手法に関し、特にSMT(Surface Mount Technology:表面実装技術)放熱用のプリント配線板に関する。
上述した本発明に関連するプリント配線板では、放熱用パッドをソルダーレジストで分割し、ソルダーレジスト部分にスルーホールを配置し、クリーム半田を分割パッド内に印刷することで、スルーホールへの溶融半田の流入を防ぎ、半田流入に伴うボイド(空洞)の発生を抑制することができる(例えば、特許文献1参照)。
発熱するSMT部品の放熱用電極とPWB(Printed Wiring Board:プリント配線板)上の放熱用パッドとの接続均一性の確保、及び接続強度を高めるために、図6に示すような技術がある。
図6に示す技術は、クリーム半田塗付領域11をソルダーレジスト8で分割し、溶融した半田が流出しない領域を確保し、その半田が流出しない領域に熱伝導用のスルーホール7を設けることで、図7に示すようなスルーホール7から溶融した半田が流れ出ることによって生じるボイド(空洞)3を抑制し、接続均一性を得ることで、高い放熱効果、高い接続強度を実現するというものである。
特開2002−26468号公報
しかしながら、本発明に関連するプリント配線板では、上記の技術を用いる場合、溶融半田の移動量がほとんど期待されないため、フラックスや水分等が気化することによって発生するボイド(空洞)に対してはその抑制効果が得られないという問題点がある。
すなわち、図6に示す技術は、スルーホールへ溶融半田が流れ込むことによって発生するボイド(空洞)を抑制することが可能であるが、図8に示すようなフラックスや水分等が気化することによって発生するボイド(空洞)18については、溶融半田を積極的に流動させる工夫がなされていないため、抑制効果が得られないという問題がある。
そこで、本発明の目的は上記の問題点を解消し、ボイド(空洞)の発生を抑制し、高い放熱効果及び接続強度を得ることができるプリント配線板及びそれに用いるパッド設計手法を提供することにある。
本発明によるプリント配線板は、発熱するSMT(Surface Mount Technology:表面実装技術)部品の放熱用パッドをソルダーレジストを用いて分割された複数の分割パッドと、
前記分割パッド間の前記ソルダーレジスト上の点を中心として設けられた複数の円形のレジスト塗布領域と、
前記円形のレジスト塗布領域と重ならないように、前記分割パッド間の前記ソルダーレジストの塗布領域に配置されたスルーホールとを備え、
前記円形のレジスト塗布領域の真上に前記分割パッドを跨ぐようにクリーム半田を印刷して半田付けが行われる。
本発明によるパッド設計手法は、発熱するSMT(Surface Mount Technology:表面実装技術)部品が搭載されるプリント配線板のパッド設計手法であって、
前記SMT部品の放熱用パッドをソルダーレジストを用いて複数の分割パッドに分割し、
前記分割パッド間の前記ソルダーレジスト上の点を中心として複数の円形のレジスト塗布領域を設け、
前記円形のレジスト塗布領域と重ならないように、前記分割パッド間の前記ソルダーレジストの塗布領域にスルーホールを配置し、
前記円形のレジスト塗布領域の真上に前記分割パッドを跨ぐようにクリーム半田を印刷して半田付けを行うようにしている。
本発明は、上記のような構成及び動作とすることで、ボイド(空洞)の発生を抑制し、高い放熱効果及び接続強度を得ることができるという効果が得られる。
本発明の第1の実施の形態によるプリント配線板のパッド設計手法を示す図である。 本発明の第1の実施の形態において対象となるプリント配線板を示す図である。 本発明の第1の実施の形態によるプリント配線板の製造工程を示す図である。 本発明の第1の実施の形態によるプリント配線板の製造工程を示す図である。 本発明の第2の実施の形態によるプリント配線板のパッド設計手法を示す図である。 本発明に関連するプリント配線板に対するパッド設計手法を示す図である。 本発明に関連するプリント配線板に対するパッド設計手法を示す図である。 本発明に関連するプリント配線板に対するパッド設計手法の問題点を説明するための図である。
次に、本発明の実施の形態について図面を参照して説明する。まず、本発明によるパッド設計手法の概要について説明する。本発明は、発熱するSMT(Surface Mount Technology:表面実装技術)部品のPWB(Printed Wiring Board:プリント配線板)パッド設計において、他のSMT部品と同等の生産工法を用いて実装することが可能であるうえ、従来以上に放熱効果、接続強度を高めることを可能としたことを特徴としている。
つまり、本発明によるパッド設計手法では、スルーホールへの溶融半田の流入を防ぎつつ、溶融半田の移動量を確保することにより、従来以上にボイド発生を抑制し、高い放熱効果、接続強度を高めている。
本発明によるパッド設計手法では、発熱するSMT部品のPWBパッド設計において、放熱用パッドをソルダーレジストを用いて複数の分割パッドに分割し、分割パッド間のソルダーレジストが交差する点を中心とする円形のレジスト塗布領域を設け、分割パッド間のソルダーレジストの塗布領域にスルーホールを配置し、円形のレジスト塗布領域の真上に分割したパッドを跨ぐようにクリーム半田を印刷する。
本発明によるパッド設計手法では、上記のようなパッド構造を用いてリフローを行うことにより、溶融半田の流動量を増やすことが可能となるため、フラックスや水分等が気化することによって発生するボイド(空洞)を抑制することが可能となり、従来以上に接続強度、放熱効果を高めることが可能となる。
図1は本発明の第1の実施の形態によるプリント配線板のパッド設計手法を示す図であり、図2は本発明の第1の実施の形態において対象となるプリント配線板を示す図である。図1において、本発明の第1の実施の形態としてのSMT放熱用のプリント配線板のパッド設計手法を示している。これら図1及び図2を参照して本発明の第1の実施の形態によるプリント配線板のパッド設計手法について説明する。
本実施の形態では、発熱するSMT部品の放熱用電極と、半田を介して接続される複数の分割パッド5とを跨ぐかたちでクリーム半田6を印刷する。
本実施の形態では、発熱するSMT部品の放熱用電極と半田を介して接続される基板上のパッドとを、スルーホールを設けることができる幅のソルダーレジスト8で複数に分割し(等分が望ましい)、分割パッド5の間のソルダーレジスト8による堰の部分にスルーホール7を配置し、分割パッド5の間のソルダーレジスト8が交差する点Aを中心とした円形のレジスト塗布領域10を設ける。
本実施の形態では、点Aを中心とした円形のレジスト塗布領域10の真上に隣接する分割パッド5を跨ぐかたちでかつスルーホール7に重ならないようにクリーム半田6を印刷する。また、本実施の形態では、SMT部品の放熱用電極より大きいベタ配線を基板の表裏面に設け、スルーホール7と接続する。
より詳しく説明すると、本実施の形態では、図2に示す発熱するSMT部品のPWBパッド設計において、放熱用パッド1をソルダーレジスト8を用いて、図1に示すような複数の分割パッド5に分割する。
続いて、本実施の形態では、分割パッド5間のソルダーレジスト8が交差する点Aを中心とする円形のレジスト塗布領域10を設け、分割パッド5間のソルダーレジスト8の塗布領域にスルーホール7を配置する。この場合、分割パッド5とスルーホール7とは、ベタ配線12にて接続し、熱が伝わるようにする。
さらに、図1の点Aの真上に対して分割パッド5を跨ぐように、かつスルーホール7に接触しないようにクリーム半田6の印刷を行うことにより、溶融半田の流動量を増やし、かつスルーホール7への半田流入を防ぐことが可能になる。
このため、本実施の形態では、フラックスや水分等が気化することによって発生するボイド、及びスルーホール7へ半田が流入することによって発生するボイド(空洞)の双方を抑制することができ、接続強度、放熱効果を高めることが可能となる。
図3及び図4は本発明の第1の実施の形態によるプリント配線板の製造工程を示す図である。これら図1〜図4を参照して本発明の第1の実施の形態によるプリント配線板の製造工程について説明する。
図6に示す技術のように、クリーム半田11を分割パッド5内に印刷した場合、SMT部品を搭載後にリフロー炉にて半田を溶融させた際、クリーム半田がほとんど流動することなく、半田付けされる。
これにより、図8に示すように、クリーム半田11内のフラックスガスが外部に抜けきらずに、半田付け部にボイド(空洞)18として残留し、半田接続強度の低下、放熱効果の低下を引き起こすことになる。
これに対し、本実施の形態では、図1に示すように、点Aを中心とした円形のレジスト塗布領域10の真上に隣接する分割パッド5を跨ぐかたちでクリーム半田6を印刷している。このようなパッド構成を採用したSMT部品を搭載後にリフロー炉にて半田を溶融させた際、クリーム半田6は表面張力により分割パッド5に吸い寄せられるため、クリーム半田6は溶融しながら図3の点Aにおいて分割され、図4の矢印aの方向に向かって流動していくことになる。
このように、本実施の形態では、クリーム半田6の流動量が多くなり、クリーム半田6内のフラックスガスが外部に容易に流出しやすくなり、半田付け後のボイド(空洞)の発生を抑制することができる。
すなわち、本実施の形態では、ソルダーレジスト8で分割した分割パッド5を跨ぐように半田クリーム6を印刷し、半田溶融時の半田流動量を増加させ、クリーム半田6内のガスを外部に放出[ボイド(空洞)の発生を抑制]し、均一な接続を得ることにより、高い放熱効果、接続強度を得ることができる。
図5は本発明の第2の実施の形態によるプリント配線板のパッド設計手法を示す図である。図5において、本発明の第2の実施の形態は、分割するパッド形状を変更したパッド設計を示しており、図1に示す本発明の第1の実施の形態で放熱用パッド1を9等分しているのに対し、放熱用パッド1を3等分して分割パッド5のサイズを大きくしている。
このように、本実施の形態では、ソルダーレジスト8を交差させることなく、一方向(図5では縦方向)のみに塗布し、半田付けされる分割パッド5のサイズを本発明の第1の実施の形態よりも大きくすることで、部品実装面との接続面積が大きくなり、部品実装面への放熱効果を高めることが可能となる。
本発明は、放熱用電極を有するすべてのSMT部品に適用可能である。
1 放熱用パッド
5 分割パッド
6 クリーム半田
7 スルーホール
8 ソルダーレジスト
10 レジスト塗布領域
12 ベタ配線

Claims (10)

  1. 発熱するSMT(Surface Mount Technology:表面実装技術)部品の放熱用パッドをソルダーレジストを用いて分割された複数の分割パッドと、
    前記分割パッド間の前記ソルダーレジスト上の点を中心として設けられた複数の円形のレジスト塗布領域と、
    前記円形のレジスト塗布領域と重ならないように、前記分割パッド間の前記ソルダーレジストの塗布領域に配置されたスルーホールとを有し、
    前記円形のレジスト塗布領域の真上に前記分割パッドを跨ぐようにクリーム半田を印刷して半田付けが行われることを特徴とするプリント配線板。
  2. 前記円形のレジスト塗布領域は、前記分割パッド間の前記ソルダーレジストが交差する点を中心として設けたことを特徴とする請求項1記載のプリント配線板。
  3. 前記ソルダーレジストを交差させることなく同一方向に塗布し、当該ソルダーレジスト上の点を中心として前記円形のレジスト塗布領域を設け、前記円形のレジスト塗布領域と重ならないように、前記分割パッド間の前記ソルダーレジストの塗布領域にスルーホールを配置したことを特徴とする請求項1記載のプリント配線板。
  4. 前記クリーム半田は、前記円形のレジスト塗布領域の真上に隣接する分割パッドを跨ぐかたちでかつ前記スルーホールに重ならないように印刷されることを特徴とする請求項1から請求項3のいずれか記載のプリント配線板。
  5. 前記スルーホールは、前記分割パッド間の前記ソルダーレジストによる堰の部分に配置されたことを特徴とする請求項1から請求項4のいずれか記載のプリント配線板。
  6. 発熱するSMT(Surface Mount Technology:表面実装技術)部品が搭載されるプリント配線板のパッド設計手法であって、
    前記SMT部品の放熱用パッドをソルダーレジストを用いて複数の分割パッドに分割し、
    前記分割パッド間の前記ソルダーレジスト上の点を中心として複数の円形のレジスト塗布領域を設け、
    前記円形のレジスト塗布領域と重ならないように、前記分割パッド間の前記ソルダーレジストの塗布領域にスルーホールを配置し、
    前記円形のレジスト塗布領域の真上に前記分割パッドを跨ぐようにクリーム半田を印刷して半田付けを行うようにしたことを特徴とするパッド設計手法。
  7. 前記円形のレジスト塗布領域は、前記分割パッド間の前記ソルダーレジストが交差する点を中心として設けたことを特徴とする請求項6記載のパッド設計手法。
  8. 前記ソルダーレジストを交差させることなく同一方向に塗布し、当該ソルダーレジスト上の点を中心として前記円形のレジスト塗布領域を設け、前記円形のレジスト塗布領域と重ならないように、前記分割パッド間の前記ソルダーレジストの塗布領域にスルーホールを配置したことを特徴とする請求項6記載のパッド設計手法。
  9. 前記クリーム半田は、前記円形のレジスト塗布領域の真上に隣接する分割パッドを跨ぐかたちでかつ前記スルーホールに重ならないように印刷されることを特徴とする請求項6から請求項8のいずれか記載のパッド設計手法。
  10. 前記スルーホールは、前記分割パッド間の前記ソルダーレジストによる堰の部分に配置されたことを特徴とする請求項6から請求項9のいずれか記載のパッド設計手法。
JP2010246981A 2010-11-04 2010-11-04 プリント配線板及びそれに用いるパッド設計手法 Expired - Fee Related JP5213074B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010246981A JP5213074B2 (ja) 2010-11-04 2010-11-04 プリント配線板及びそれに用いるパッド設計手法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010246981A JP5213074B2 (ja) 2010-11-04 2010-11-04 プリント配線板及びそれに用いるパッド設計手法

Publications (2)

Publication Number Publication Date
JP2012099682A JP2012099682A (ja) 2012-05-24
JP5213074B2 true JP5213074B2 (ja) 2013-06-19

Family

ID=46391248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010246981A Expired - Fee Related JP5213074B2 (ja) 2010-11-04 2010-11-04 プリント配線板及びそれに用いるパッド設計手法

Country Status (1)

Country Link
JP (1) JP5213074B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950464B2 (en) 2019-03-06 2021-03-16 Samsung Electro-Mechanics Co., Ltd. Electronic device module and manufacturing method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015220676A1 (de) * 2015-10-22 2017-04-27 Zf Friedrichshafen Ag Leiterplatte und Anordnung mit einer Leiterplatte
JP6543226B2 (ja) * 2016-08-03 2019-07-10 日立オートモティブシステムズ株式会社 電子装置
US11244892B2 (en) * 2018-08-30 2022-02-08 Stmicroelectronics Pte Ltd Solder mask for thermal pad of a printed circuit board to provide reliable solder contact to an integrated circuit
JP2022133484A (ja) * 2019-07-22 2022-09-14 アルプスアルパイン株式会社 電子回路モジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291736A (ja) * 1992-04-08 1993-11-05 Ibiden Co Ltd プリント配線板
JPH0936533A (ja) * 1995-07-18 1997-02-07 Seiko Epson Corp はんだプリコート基板の作製方法、およびその方法を用いた実装工程、ならびに実装基板
JP3639505B2 (ja) * 2000-06-30 2005-04-20 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板及び半導体装置
JP2004055827A (ja) * 2002-07-19 2004-02-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2006080168A (ja) * 2004-09-07 2006-03-23 Nec Access Technica Ltd プリント配線板の放熱構造
JP5067283B2 (ja) * 2008-06-30 2012-11-07 富士通株式会社 部品実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950464B2 (en) 2019-03-06 2021-03-16 Samsung Electro-Mechanics Co., Ltd. Electronic device module and manufacturing method thereof

Also Published As

Publication number Publication date
JP2012099682A (ja) 2012-05-24

Similar Documents

Publication Publication Date Title
JP5213074B2 (ja) プリント配線板及びそれに用いるパッド設計手法
JP6021504B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
WO2013190604A1 (ja) 配線基板
JP2014060211A (ja) 基板構造、半導体チップの実装方法及びソリッドステートリレー
JP2010171140A (ja) プリント板、プリント板実装構造、およびプリント板実装方法
JP5546778B2 (ja) プリント基板およびプリント基板の製造方法
JP4821710B2 (ja) プリント配線板
JP2010182792A (ja) 電子回路装置
JP4746990B2 (ja) 電子回路基板
JP2013171963A (ja) プリント基板装置および電子機器
JP2016025220A (ja) 挿入部品の実装構造体及び回路基板及び電子回路装置の製造方法
JP2018046225A (ja) 基板装置
JP2013045919A (ja) プリント配線板
JP2019062000A (ja) スクリーン印刷用マスク、及びプリント配線基板
JP2008205101A (ja) 電子部品実装基板の製造方法及び電子部品実装基板
JP2016181575A (ja) 放熱基板及び半導体装置
JP2008130812A (ja) 表面実装型電子部品及びその実装構造
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP2019009216A (ja) 半導体装置の製造方法および半導体装置
JP2013219284A (ja) 電子部品実装基板の製造方法
JP2010251354A (ja) 電子回路基板
JP2008131014A (ja) プリント基板
JP2013187221A (ja) プリント配線基板の反り低減構造および回路基板の製造方法
WO2017221419A1 (ja) 回路基板およびその製造方法ならびに電子装置
JP6488669B2 (ja) 基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130220

R150 Certificate of patent or registration of utility model

Ref document number: 5213074

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees