DE2355471A1 - Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen - Google Patents

Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen

Info

Publication number
DE2355471A1
DE2355471A1 DE19732355471 DE2355471A DE2355471A1 DE 2355471 A1 DE2355471 A1 DE 2355471A1 DE 19732355471 DE19732355471 DE 19732355471 DE 2355471 A DE2355471 A DE 2355471A DE 2355471 A1 DE2355471 A1 DE 2355471A1
Authority
DE
Germany
Prior art keywords
substrate
lines
substrates
pack according
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19732355471
Other languages
English (en)
Inventor
Philip A Tatusko
Richard A Williams
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2355471A1 publication Critical patent/DE2355471A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

Böblingen, 23. Oktober 1973 heb-Oh . -'■"■!-,- V
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtl. Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: EN 972 024
Aus mehreren Ebenen bestehende Packung für Halbleiterschaltungen
Die Erfindung betrifft eine aus mehreren Ebenen bestehende Packung für Halbleiterschaltungen, die eine besonders dichte Packung einzelner Halbleiterschaltungsplättchen gestattet und zu außerordentlich kurzen Verbindungen führt.
Anorganische, keramische Materialien sind als Schaltungssubstrate besonders gut brauchbar, vor allen Dingen wegen ihrer Stabilität, ihrer dielektrischen Eigenschaften und ihrer Unempfindlichkeit gegen chemische Einflüsse. Diese Materialien haben jedoch den grundlegenden Nachteil, daß die maschinelle Bearbeitung oder Formgebung sehr schwierig ist, wenn sie einmal ausgehärtet sind. Leitungszüge lassen sich auf der Oberfläche solcher Materialien leicht herstellen und es ist im allgemeinen notwendig, beide Hauptoberflächen für die Schaltung, zu benutzen, um eine weitgehende Verkleinerung der Abmessung, d.h. eine Miniaturisierung der elektronischen Schaltungen zu erreichen. Aus diesem Grunde ist es notwendig, in dem Substrat durchgehende Bohrungen vorzusehen, in denen elektrische Leitungen angebracht werden können, die eine leitende Verbindung zwischen den Leitungszügen auf gegenüberliegenden Seiten des Substrats herstellen.
409825/0722
— ρ _
Man kann in ausgehärteten keramischen Materialien mit Hilfe von energiereicher Strahlung von Lasern oder Elektronenstrahlen Bohrungen herstellen, doch-sind diese Verfahren nicht nur langsam, sondern auch aufwendig." Daher stellt man Bohrungen im allgemeinen dann her, wenn das keramische Material noch weich, d.h. nicht ausgehärtet ist, wobei die keramischen Teilchen noch durch ein flüchtiges organisches Bindemittel zusammengehalten werden. Während des Aushärtevorganges wird das Bindemittel dann in einem Ofen ausgetrieben. Das Austreiben des Bindemittels ergibt ein Schrumpfen des keramischen Substrats und damit auch Änderungen in den Dimensionen und Orten der Bohrungen. Obgleich die Größe der Schrumpfung angenähert ermittelt werden kann, so läßt sie sich doch nicht zuverlässig vorhersagen, so daß Substrate häufig als Ausschuß zurückgewiesen werden müssen, da nach Herstellen der Leitungszüge Kurzschlüsse oder Leitungsunterbrechungen aufgetreten sind. Die Abmessungen schwanken doch immerhin so stark, daß der Belichtung dienende Glasmasken nicht zuverlässig für eine Kompensation dieser Veränderungen hergestellt werden können. Schwierigkeiten ergeben sich insbesondere bei Substraten mit Leitungszügen, deren Breite und Abstände zwischen 0,05 und 0,125 mm liegen. Schaltungsebenen mit Signalleitungen, im Gegensatz zu Spannungsversorgungsleitungen oder Erdleitungen, erfordern sehr kleine Abstände und eine große Anzahl von durchgehenden Bohrungen, um die Querverbindungen zwischen den einzelnen Signalleitungen herstellen zu können. Bei größeren Abmessungen der Leitungszüge für die Spannungsversorgung oder Erdverbindungen ist der Ort der einzelnen Bohrungen wesentlich weniger kritisch und man kann die im grünen keramischen Material hergestellten Bohrungen auch nach dem Aushärten benutzen.
Aufgabe der Erfindung ist es also, eine Anordnung keramischer Substrate zu schaffen, bei der die Notwendigkeit zur Herstellung von durchgehenden Bohrungen mit sehr geringen Toleranzen für die Signalleitungen entfällt, wobei sich auch eine erhöhte Vielseitigkeit und Flexibilität für die Schaltungsauslegung ergibt.
en 972 024 AO 9825/0722
Diese der Erfindung zugrunde liegende Aufgabe wird dadurch gelöst, daß man ein Paar planare keramische Schichten" vorsieht; die jeweils als Substrat für auf beiden Hauptoberflächen verlaufende Leitungszüge dienen. Eines der beiden Substrate ist größer als das andere und weist Lötanschlüsse zum Anschluß an die.äußere Schaltung auf.' Man ftann^ LÖtanschlüsse auf beiden keramischen Oberflächen dadurch-^ör'seWen;5 daß?-man dier obere" und untere Schicht läppt« Außerdem 'sinäöauf :dies:em* Substrat mit gedruckter Schaltungstechnik Signa'l^litati^srzüg^e1 aufgebracht und es sind Orte für Schaltüngsplättchen vorgesehen, an denen integrierte Halbleiterschäl tungsplättchen angebracht werden können. Das zweite keramische Substrat weist mit jedem Halbleiterplättchen auf dem* ersten Substrat ausgerichtete Öffnungen auf, die größer sind als das Halbleiterplättchen, um die Leitungszüge, die auf dem ersten Substrat zum-Ort des Halbleiterplättchens führen, frei zugänglich zu machen. Diese Art der Ausgestaltung ermöglicht die Herstellung vergrößerter Bereiche auf den Leitungszügen, die nach dem Ort des Halbleiterplättchens führen, sowie Bereiche mit kleineren Querschnittsflächen innerhalb der Leitungszüge durch Zuführen von Hilfsleitungen und dem effektiven Weglassen von Leitungen durch Unterbrechen der Leitungszüge. Die Leitungszüge in jeder Signalebene sind generell senkrecht zueinander angeordnet, so daß selektive Lötverbindungen zwischen^den entsprechenden in X- und Y-Richtung verlaufenden Leitungszügen möglich sind. Erdleitungen und Spannungsversorgungsleitungen sind auf den äußeren oder außenliegenden Hauptflächen der aus zwei Schichten bestehenden Konstruktion vorgesehen.
Dieser neuartige Aufbau hat den wesentlichen Vorteil, daß keramische Substrate für gedruckte Schaltungen mit sehr feinen Leitungszügen benutzt -werden können und daß trotzdem eine selektive Querverbindung zwischen den Signalleitungen möglich ist, ohne daß eine große Anzahl von durchgehenden Bohrungen in der keramischen Schicht hergestellt werden muß. Durch diese Anordnung wird also vermieden, daß Schaltungsleitungszüge auf gegenüberliegenden Seiten einer keramischen Schicht mit großer Genauigkeit und rieh-
EN972024 «09825/0722
tiger Ausrichtung der Leitungszüge rait den Bohrungen hergestellt werden müssen. Diese Anordnung hat außerdem den Vorteil, daß sich Änderungen an der Schaltung leicht durchführen lassen und daß hoch integrierte Ralbleiterplättchen durch Auslöten leicht auswechselbar sind. Die Halbleiterplättchen sind außerdem auch relativ gut geschützt, da sie nicht über die äußeren Oberflächen der zweiten keramischen Schicht hinausragen. Einige durchgehende Bohrungen sind erforderlich, um die Erd- und Spannungsversorgungsverbindungen nach den innenliegenden Oberflächen herzustellen, doch können solche Bohrungen größer gemacht werden als eine normale durchgehende Bohrung und die Anzahl der erforderlichen Bohrung ist sehr beschränkt. Dieser Aufbau aus zwei keramischen Substraten ergibt eine äußerst kompakte, stabile Anordnung, die bei relativ hohen Temperaturen bearbeitet werden kann, da das Substrat durch die hohe Temperatur nicht beeinflußt wird.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen näher beschrieben. Dabei zeigt
Fig. 1 eine perspektivische Ansicht, zum Teil wegge
brochen, eines Aufbaus einer Schaltkreispackung gemäß der Erfindung;
Fig. 2 eine vergrößerte Teilschnittansicht des Befestigungsortes für ain integriertes Schaltungsplättchen und
Fig. 3 und 4 perspektivische Ansichten zur Darstellung der
elektrischen Verbindung zwischen den einzelnen auf der Oberfläche der Substrate angebrachten Leitungen zur Erläuterung der Herstellung einer Verbindung zwischen diesen Leitungen.
In Figur 1 ist der Schaltungsaufbau oder die Schaltungspackung 10, die gemäß der Erfindung aufgebaut ist, ein kompakter Aufbau, der
en 972 024 409825/0722
im allgemeinen aus einem Paar planarer Substrate 11 und 12 besteht, die parallel zueinander und miteinander ausgerichtet angeordnet sind. Die beiden Substrate bestehen vorzugsweise aus dem gleichen elektrisch isolierenden Material und sind vorzugsweise aus einem anorganischen, keramischen Material, wie z.B. Tonerde, hergestellt. Jedoch läßt sich auch jedes andere stabile Substrat verwenden, dessen Wärmeausdehnungskoeffizient dem des hier zu verwendenden Halbleitermaterials ähnlich ist. Dabei ist es lediglich erforderlich, daß Material mit kleinem Wärmeausdehnungskoeffizienten sich nur unterhalb dem Ort der Halbleiterplattchen befindet» Man kann soB. Nickelverbindungen als Einsatzstücke in gedruckten Schaltungsplatten verwenden, die aus einem mit Epoxydharz getränkten Glasfaservlies aufgebaut sind. Jede der Substrate 11 und 12 .weist Signalebenen 11a und 12a auf, die einander gegenüberliegen* sowie der Stromversorgung dienende Schaltungsebenen 11b und 12b auf den außenliegenden Hauptflächen der Substrate, die den Signalebenen gegenüberliegen. Die Substrate werden durch Stützen 13 auf einem vorbestimmten Abstand voneinander gehalten. Dabei können die Stützen entweder an den Substraten befestigt sein, oder aber ein Bestandteil des Substrates selbst bilden.
Das untenliegende Substrat 11 ist größer als das zugehörige obere Substrat 12 und weist einen Abschnitt 14 auf, der sich auf einer Seite des zweischichtigen Aufbaus nach außen erstreckt» Dieser Abschnitt 14 weist oben- und untenliegende Lötkontakte 15 bzw. 16 zum Anschluß der Eingangs- und Ausgangsleitungen und der Strom- und Spannungsversorgungsleitungen auf. Die Lötanschlüsse
16 auf der Unterseite 11b des Substrats 11 sind elektrisch mit den erforderlichen Leitungszügen auf der Seite 11a über Bohrungen
17 im Substrat 11 verbunden, die innen mit einem elektrisch leitenden Material überzogen sind. Falls weitere elektrische Verbindungen erforderlich sind, kann das Substrat 12 ebenfalls mit einem solchen Ansatz versehen werden, und Eingangs- und Ausgangsleitungen können in ähnlicher Weise angeschlossen werden.
•Das Substrat 12 weist eine Anzahl von öffnungen 18 auf, die eine
•en 972 024 4098 25/0722
Anzahl von Befestigungsorten für elektrische Schaltungen, wie z.B. integrierten Schaltungsplättchen 19, auf der Oberfläche 11a des Substrats 11 freigeben. Diese öffnungen 18 machen es möglich, daß man die integrierten Halbleiterschaltungsplättchen 19 an der Signalebene des Substrats 11 befestigen und auch wieder auslöten kann, während das Substrat 12 einen Schutz für die Halbleiterschaltungsplättchen während der Behandlung der gesamten Packung darstellt.
Auf jeder der beiden einander gegenüberliegenden Oberflächen 11a und 12a der Substrate 11 und 12 ist eine Anzahl von Leitungszügen 21 und 22 angebracht, die im Gegensatz zu Versorgungsleitungen, wie Erdungs- oder Spannungsleitungen, als Signalleitungen angesehen werden und die als die Signalebenen bezeichnet werden sollen. Auf den außenliegenden Oberflächen 11b und 12b jedes der beiden Substrate sind breitere Leitungszüge, wie z.B. 23, auf dem Substrat 12 vorgesehen, die der Spannungsversorgung dienen. Auf der unteren Oberfläche 11b des Substrats 11 sind (nicht gezeigte) Leitungszüge vorgesehen, die als Erd- oder Bezugsebene dienen. Die Signalleitungen 21 auf der Signalebene 11a des Substrats 11 sind im allgemeinen in einer gemeinsamen Richtung ausgerichtet, wie z.B. längs der X-Koordinate, obwohl die Leiter nicht ausschließlich auf diese Richtung in der Signalebene beschränkt sein sollen. In der Signalebene 12a des Substrats sind die elektrischen Leitungszüge im allgemeinen in einer dazu senkrechten Richtung oder längs der Y-Achse angeordnet und wiederum ist die Richtung der elektrischen Leitungszüge nicht auf diese Richtung ausschliei3-lich beschränkt.
Die Befestigungsorte für die Halbleiterplättchen 19, die Leitungszüge 21 in der Signalebene 11a sind um eine quadratische oder rechteckige Fläche 24 herum angeordnet, so daß die Leitungszüge längs der X- oder Y-Achsen ausgerichtet sind. Diese Leitungszüge enden alle in einem Lötanschluß 25, der mit Lot überzogen ist, so daß eine schmelzbare oder Lötverbindung mit entsprechenden mit Lot überzogenen Anschlüssen 26 an der Unterseite der Halbleiter-
EN 972 024 4 0 9 8 2 5/0722
__ *7 —
plättchen 19 möglich ist.
In Figur 2 sieht man, daß ein Teil jedes Signalleiters 21 in der Nachbarschaft des Ortes 24 für das Halbleiterplättchen durch die öffnungen 18 im Substrat 12 zugänglich ist, um Schaltungsänderungen zuzulassen, nachdem die keramischen Substrate 11 und 12 miteinander verbunden sind. Jede Signalleitung 21 weist einen vergrößerten Lötanschluß 27 auf, der zwischen den Kanten des Halbleiterplättchens 19 und der Öffnung 18 zum Anlöten oder zum Anbringen von diskreten Leitungen 28 an ausgewählten Lötstützpunkten zugänglich ist. Man sieht, daß die Signalleitung zwischen dem Lötanschluß 27 und der Kante der öffnung 18 im Substrat 12' wieder ihre ursprüngliche Breite annimmt. Dies hat den Zweck, ein leichtes Ausschalten eines Schaltkreises dadurch zu ermöglichen, daß man einen Teil des Leiters, wie bei 29 gezeigt, entfernt und damit eine Stromunterbrechung herstellt. Das Zufügen und Weglassen von Schaltungsteilen kann daher in der Nachbarschaft eines jeden Halbleiterplättchens bei jeder seiner Eingangs- und Ausgangsleitungen durchgeführt werden.
Querverbindungen zwischen den Leitungszügen 21 und 22 auf den 'einander gegenüberliegenden Signalebenen 11a und 12a werden durch Lötverbindungen an ausgewählten Kreuzungspunkten hergestellt. Diese Art der Verbindung zwischen den Signalleitungen macht es unnötig, kleine, genau ausgerichtete, durchgehende Bohrungen im keramischen Substratmaterial herzustellen.
In Figur 3 ist ein Teil des Substrats 11 mit einer Anzahl von Signalleitungen 21 auf der Signalebene 11a gezeigt. Oberhalb dieser Signalleitungen liegen die quer dazu verlaufenden Signalleitungen 22 auf der Oberfläche 12a des Substrats 12 (nicht gezeigt) . Jede Signalleitung besteht aus einem geeigneten elektrisch leitenden Material, wie z.B. Kupfer, und ist mit einem Material überzogen, das vorzugsweise durch geschmolzenes Lot nicht benetzbar ist, wie ?,B, Chromf Glas, Oxyde oder andere dielektrische Materialien. Der nicht benetzbare überzug wird selektiv durch
EE 972 O24 40982S/07 2 2
Plattieren oder überziehen mit dem nicht benetzbaren Material auf beiden Leitungszügen 21 und 22 vorgenommen, wobei unplattierte oder nicht überzogene Bereiche 31 freigelassen werden, an denen zukünftige Lötverbindungen zwischen den Leitungen der beiden Signalebenen hergestellt werden können. Diese ausgewählten Bereiche 31, die beispielsweise durch übliche Techniken, wie z.B. durch Photolack oder Photoresist abgegrenzt werden können, werden mit einem Lot versehen, das jedoch stärker aufgebracht wird als das umgebende Chrom bzw. der umgebende Überzug und diesen überragen. Der Photolack wird dann entfernt. Die plattierten Lötbereiche 32 sind in jeder Signalebene so angeordnet, daß sie gegenüber entsprechenden plattierten Lötbereichen auf der gegenüberliegenden Signalebene liegen, wenn die beiden keramischen Substrate ursprünglich zusammengebracht werden. Die Leitungszüge werden mit einem überzug von Lötflußmittel überzogen, zusammengeklammert, um die notwendige gegenseitige Ausrichtung für eine Querverbindung zwischen den Signalleitungen aufrechtzuerhalten, und durch einen Ofen zum Erhitzen und Fließen des Lotes hindurchgeleitet. Die Anschlüsse der Halbleiterplättchen werden ebenfalls mit den schmelzbaren Lötstützpunkten 25 an jedem der Orte 24 für die Halbleiterplättchen ausgerichtet und durch Lötflußmittel gehalten, so daß beim Durchlaufen der Anordnung durch den Ofen das Lot schmilzt und so fließt, daß das Halbleiterplättchen an den Leitungszügen des Substrats angelötet wird.
Wie aus Figur 4 zu ersehen, zieht sich das geschmolzene Lot auf den orthogonal zueinander angeordneten Signalleitungen 21, 22 von der nicht benetzbaren Oberfläche des Chroms zurück und bildet an dem Kreuzungspunkt ein Kügelchen größerer Höhe. Die Zunahme in der Höhe der Kügelchen an beiden der vorher plattierten Lötbereiche ergibt einen gegenseitigen Kontakt und eine Verbindung an ausgewählten Verbindungspunkten 33, die in Figur 4 gezeigt sind. Mit einem einzigen Durchlauf durch den Ofen können somit alle Lötverbindungen gleichzeitig hergestellt werden. Im Fall der Anschlüsse des Halbleiterplättchens können diese Anschlüsse 26 bereits in Kontaktberührung mit dem Lot auf den Lötanschlüssen 25
em 972 024 409825/0 72 2
sein und die Lötverbindungen bilden sich, ohne daß dazu eine größere Höhe des Lotes erforderlich ist» Andererseits kann das Lot 32 auch etwas höher gemacht werden mit einem kleineren Querschnitt , so daß einander entsprechende Lötpunkte vor dem Aufheizen und Flüssigwerden des Lotes in Berührung kommen. Das Lot kann entweder durch Plattieren oder anderweitig aufgebracht werden.
Die Substrate 11 und 12 lassen sich einfach und billig aus dem noch grünen Material dadurch herstellen, daß man die notwendigen durchgehenden Bohrungen 17, 34 und öffnungen 18 ausbohrt oder ausstanzt,, Obgleich beim Aushärten die Substrate ungleichförmig schrumpfen, sind doch die zum Anbringen der Chips erforderlichen öffnungen 18 oder die· durchgehenden Bohrungen 17 und 34 für die Verbindung an die Anschiußpunkte oder an die Erd- oder Spannungssufuhrebenen relativ groß, verglichen mit den normalerweise bei Signalleitungen verwendeten durchgehenden Bohrungen, so daß eine größere TTOleranz für den Ort dieser öffnungen zugelassen werden kann. Dadurch* das keine durchgehenden Bohrungen für die Signalleitungen, erforderlich sind? können diese Leitungen mit ihrer üblichen hohen Dichte aufgebracht werden? ohne daß man Kurzschlüsse oder Leitungsunterbrechungen zu befürchten hat» Nach dem Aushärten der Substrate werden dann die erforderlichen Leitungszüge auf den Oberflächen und in den gewünschten Bohrungen und öffnungen angebracht»
Die Leitungszüge können auf den Oberflächen der keramischen Substrate gemäß 'üblicher Verfahren sum Herstellen gedruckter Schaltungen aufgebracht; werden» Zwei solcher Verfahren seien kurz •erwähntο In einem Verfahren wird die gedruckte Schaltung durch Auf plattieren eines entsprechenden. Musters lauf gebracht«, Bei diesem Verfahren wird das gebrannte keramische Substrat sensibilisiert? normalerweise mit Zinnchlorid und Palladiumchlorid, wodurch die Abscheidung eines Metalls-»- z„B„ Kupfer, in einem strom-losen Plattierbad eingeleitet wirdο Anschließend wird ein .dünner Kupferfilm über aera gesamten Substrat niedergeschlagen. An-'sehlisßend wird @in Phofeolack oder ein Photoresist aufgebracht,
,EN 972 024 . 409825/
- ίο -
belichtet und entwickelt und dadurch das Leitungsmuster bestimmt. Das Substrat wird anschließend elektrolytisch plattiert, wodurch Kupfer an den belichteten Leitungszügen hinzugefügt wird. Anschließend wird eine zweite Schicht aus Photolack aufgebracht, belichtet und entwickelt zur Bestimmung derjenigen Bereiche der Schaltung, auf denen eine Chromschicht erforderlich ist, so daß diese Bereiche durch das Lot nicht benetzbar sind. Das Chrom kann auf übliche Weise durch Elektroplattieren aufgebracht werden. Dann wird eine weitere Schicht Photolack aufgebracht, belichtet und entwickelt, wodurch die Bereiche zum Abscheiden des Lotes zur Bildung der Durchschaltbereiche zwischen den Signalleitungen bestimmt werden. Das Lot kann durch übliche Elektroplattierverfahren aufgebracht werden. Jade Photolackschicht wird bevorzugt entfernt, bevor auf dem gleichen Teil die nächste Schicht aufgebracht wird. Die zunächst durch stromloses Abscheiden aufgebrachte dünne Kupferschicht wird durch kurzes Eintauchen in einer Ätzlösung nach Entfernen des zuletzt aufgebrachten Photolacks entfernt.
Ein anderes Verfahren zur Herstellung der Leitungszüge auf den Substraten ist ein subtraktives Verfahren, bei dem das keramische Substrat sensibilisiert wird, durch Eintauchen in ein stromloses Plattierbad mit einem dünnen Kupferzug versehen und dann bis zur endgültigen Stärke der Leitungssüge elektrolytisch plattiert wird. Photolackschichten werden aufgebracht, mit denen die Bereiche überzogen werden, die mit plattiertem Chrom oder mit Zinn-Blei-Legierungen überzogen werden sollen, wobei die Verfahrensschritte ähnlich sind wie zuvor beschrieben. Ein Photolack wird dann aufgebracht, belichtet und entwickelt und bedeckt die Leitungszüge, und das verbleibende nicht benötigte Kupfer wird durch Ätzen entfernt.
Die Substrate 11 und 12 werden vorzugsweise voneinander in einem gleichmäßigen Abstand gehalten, so daß die Verbindungen zwischen orthogonalen Signalleitungen zuverlässig hergestellt werden können, wodurch sich einwandfreie Verbindungen ergeben und die Impedanz der Anordnung genau eingehalten werden kann. Die Sub-
972 O24 40 982 5/07 22
strate können keramische Abstandstücke 13, wie in Figur 1 gezeigt, aufweisen. Diese Abstandstücke können entweder durch Lot, einem Klebstoff oder auf andere mechanische Weise festgehalten werden.
Man sieht aus Figur 1, daß die Schaltungsplattchen 19, falls erwünscht, dadurch ausgebaut werden können, daß man die Halbleiterplättchen nur ausreichend erhitzt, bis die Lötverbindungen 26 schmelzen, worauf das Halbleiterplättchen von dem Ort 24 für jedes Halbleiterplättchen abgenommen werden kann« Die Öffnungen gestatten einen freien Zugriff zu den Schaltungsplattchen, so daß Wärme über Widerstandselemente oder einem aus einer Düse ausströmenden heißen Gasstrahl leicht angewandt werden kann, um die geschmolzenen Verbindungen zu erweichen und zu schmelzen.
en 972 024 40 9 8 2.5*/0 72 2

Claims (10)

  1. PATENTANSPRÜCHE
    Aus mehreren Ebenen bestehende Packung für Halbleiterschaltungen, gekennzeichnet durch ein erstes elektrisch isolierendes Substrat (11), auf dessen einer Hauptoberfläche (11a) eine Anzahl elektrischer Leitungszüge (21) und Befestigungsorte für Halbleiterschaltungen (19) vorgesehen sind, durch ein zweites elektrisch isolierendes Substrat (12), dessen eine Hauptoberfläche (12a) parallel auf Abstand von der Hauptoberfläche (11) des anderen Substrats (11) liegt, eine Anzahl elektrischer Leitungszüge (22) trägt und eine Anzahl Öffnungen (18) aufweist, die die Befestigungsorte für die Halbleiterschaltungen (19) zugänglich machen, sowie durch elektrische Verbindungen (33) zwischen den Leitungszügen (21, 22) beider Hauptoberflächen.
  2. 2. Packung nach Anspruch 1, dadurch gekennzeichnet, daß die Leitungszüge (21, 22) auf den beiden einander zugewandten Oberflächen (11a, 12a) der beiden Substrate (11, 12) zueinander orthogonal verlaufen.
  3. 3. Packung nach Anspruch 1, dadurch gekennzeichnet, daß an jedem Befestigungsort eine Halbleiterschaltung (19) angeschlossen ist.
  4. 4. Packung nach Anspruch 1, dadurch gekennzeichnet, daß an mindestens einer Seite eines der Substrate (11) elektrische Anschlußkontakte (15) vorgesehen sind.
  5. 5. Packung nach Anspruch 4, dadurch gekennzeichnet, daß das erste Substrat (11) größer ist als das zweite Substrat (12) und auf dem über das zweite Substrat hinausragenden Oberflächenabschnitt (14) des ersten Substrats elektrisch lei-"tende Anschlußkontakte (15) angebracht sind.
    en 972 024 409825/07 22
  6. 6. Packung nach Anspruch "L bis 4, dadurch gekennzeichnet, daß die den Befestigungsorten benachbarten Leitungszüge verbreitete Kontaktflächen (27) aufweisen, an denen selektiv zusätzliche Leitungen anschließbar sind.
  7. 7. Packung nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Substrate an ihren außenliegenden Oberflächen elektrische Leitungszüge (16, 23) tragen, die mit ausgewählten Leitungen auf den innenliegenden Oberflächen (11a, 12a) über durchgehend metallisierte Bohrungen (171, 34) leitend verbunden sind.
  8. 8. Packung nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die Substrate (11, 12) aus einem anorganischen, keramischen Material bestehen, daß die Leitungszüge (21 t 22) auf den innenliegenden Oberflächen (11a, 12a) in der Nähe der Befestigungsorte bzw. der Öffnungen (18) in Lötstützpunkten (25) endigen und daß eine Anzahl von elektrisch leitenden Verbindungen ausgewählte Leitungszüge auf den innenliegenden Oberflächen der beiden Substrate miteinander verbinden.
  9. 9. Packung nach Anspruch 8, dadurch gekennzeichnet, daß die elektrisch leitenden Verbindungen Lötverbindungen sind.
  10. 10. Packung nach Anspruch 8, dadurch gekennzeichnet, daß die elektrischen Leitungszüge (21, 22) auf den'innenliegenden Oberflächen (11a, 12a) der beiden Substrate (11, 12) mit einem durch geschmolzenes Lot nicht benetzbaren Material überzogen sind.
    ο Packung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen den beiden Substraten eine Anzahl von Abstandsstücken (13) vorgesehen sind.
    EN 972 024 409825/0722
    Leerseite
DE19732355471 1972-12-18 1973-11-07 Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen Pending DE2355471A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US31632772A 1972-12-18 1972-12-18

Publications (1)

Publication Number Publication Date
DE2355471A1 true DE2355471A1 (de) 1974-06-20

Family

ID=23228576

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732355471 Pending DE2355471A1 (de) 1972-12-18 1973-11-07 Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen

Country Status (5)

Country Link
US (1) US3777221A (de)
JP (1) JPS589597B2 (de)
DE (1) DE2355471A1 (de)
FR (1) FR2210823B1 (de)
GB (1) GB1444814A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3201296A1 (de) * 1982-01-18 1983-07-28 Institut elektrodinamiki Akademii Nauk Ukrainskoj SSR, Kiev Transistoranordnung
DE3409146A1 (de) * 1984-03-13 1985-09-19 Siemens AG, 1000 Berlin und 8000 München Optoelektronisches mudul

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5085752U (de) * 1973-12-10 1975-07-22
US3952231A (en) * 1974-09-06 1976-04-20 International Business Machines Corporation Functional package for complex electronic systems with polymer-metal laminates and thermal transposer
JPS541159B2 (de) * 1974-10-21 1979-01-20
JPS5333856U (de) * 1976-08-30 1978-03-24
DE2826840A1 (de) * 1977-06-20 1979-01-11 Hitachi Ltd Elektronisches geraet und verfahren zu seiner herstellung
JPS594873B2 (ja) * 1978-09-26 1984-02-01 松下電器産業株式会社 印刷配線板
US4254445A (en) * 1979-05-07 1981-03-03 International Business Machines Corporation Discretionary fly wire chip interconnection
US4283755A (en) * 1980-02-05 1981-08-11 The United States Of America As Represented By The Secretary Of The Air Force Modulator multilayer detector
JPS6356706B2 (de) * 1980-02-12 1988-11-09 Mostek Corp
US4467400A (en) * 1981-01-16 1984-08-21 Burroughs Corporation Wafer scale integrated circuit
US4458297A (en) * 1981-01-16 1984-07-03 Mosaic Systems, Inc. Universal interconnection substrate
JPS57188708A (en) * 1981-05-14 1982-11-19 Toshiba Corp Package type power generating equipment
JPS57207356A (en) * 1981-06-15 1982-12-20 Fujitsu Ltd Semiconductor device
FR2511544A1 (fr) * 1981-08-14 1983-02-18 Dassault Electronique Module electronique pour carte de transactions automatiques et carte equipee d'un tel module
US4489364A (en) * 1981-12-31 1984-12-18 International Business Machines Corporation Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface
US4450029A (en) * 1982-01-13 1984-05-22 Elxsi Backplane fabrication method
US4549200A (en) * 1982-07-08 1985-10-22 International Business Machines Corporation Repairable multi-level overlay system for semiconductor device
US4536638A (en) * 1982-09-30 1985-08-20 Witold Krynicki Chip assembly
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
US4512509A (en) * 1983-02-25 1985-04-23 At&T Technologies, Inc. Technique for bonding a chip carrier to a metallized substrate
US4630172A (en) * 1983-03-09 1986-12-16 Printed Circuits International Semiconductor chip carrier package with a heat sink
JPS59164897U (ja) * 1983-04-20 1984-11-05 株式会社　石井鉄工所 乾式ガスホルダ−のピストンフエンダ−
US4538867A (en) * 1984-02-17 1985-09-03 Thomas & Betts Corporation Socket assembly connector for an electrical component
US4630096A (en) * 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly
US4722914A (en) * 1984-05-30 1988-02-02 Motorola Inc. Method of making a high density IC module assembly
US4598337A (en) * 1984-09-17 1986-07-01 Timex Corporation Electronic circuit board for a timepiece
GB8507523D0 (en) * 1985-03-22 1985-05-01 Luc Technologies Ltd Bonding machine
CA1246755A (en) * 1985-03-30 1988-12-13 Akira Miyauchi Semiconductor device
US4585157A (en) * 1985-04-04 1986-04-29 General Motors Corporation Tape bonding of two integrated circuits into one tape frame
US4659931A (en) * 1985-05-08 1987-04-21 Grumman Aerospace Corporation High density multi-layered integrated circuit package
JPS61296800A (ja) * 1985-06-25 1986-12-27 日本電気株式会社 設計変更用電極
US4667404A (en) * 1985-09-30 1987-05-26 Microelectronics Center Of North Carolina Method of interconnecting wiring planes
US4764644A (en) * 1985-09-30 1988-08-16 Microelectronics Center Of North Carolina Microelectronics apparatus
JPS62136098A (ja) * 1985-12-09 1987-06-19 富士通株式会社 高密度配線基板
US4717988A (en) * 1986-05-05 1988-01-05 Itt Defense Communications Division Of Itt Corporation Universal wafer scale assembly
JPH0427183Y2 (de) * 1986-07-24 1992-06-30
EP0257119B1 (de) * 1986-08-22 1991-02-20 Ibm Deutschland Gmbh Integriertes Verdrahtungssystem für sehr hochintegrierte Schaltungen
JPS63249394A (ja) * 1987-04-06 1988-10-17 日本電気株式会社 多層回路基板
US5136123A (en) * 1987-07-17 1992-08-04 Junkosha Co., Ltd. Multilayer circuit board
US5165166A (en) * 1987-09-29 1992-11-24 Microelectronics And Computer Technology Corporation Method of making a customizable circuitry
AU610249B2 (en) * 1987-09-29 1991-05-16 Microelectronics And Computer Technology Corporation Customizable circuitry
JPH01199497A (ja) * 1987-11-10 1989-08-10 Ibiden Co Ltd 電子部品塔載用基板
US4859808A (en) * 1988-06-28 1989-08-22 Delco Electronics Corporation Electrical conductor having unique solder dam configuration
US5063432A (en) * 1989-05-22 1991-11-05 Advanced Micro Devices, Inc. Integrated circuit lead assembly structure with first and second lead patterns spaced apart in parallel planes with a part of each lead in one lead pattern perpendicular to a part of each lead in the other lead pattern
JPH038352A (ja) * 1989-06-06 1991-01-16 Shinko Electric Ind Co Ltd 半導体装置
JPH0371661A (ja) * 1989-08-11 1991-03-27 Fujitsu Ltd 電子回路パッケージ及びその製造方法
US5041943A (en) * 1989-11-06 1991-08-20 Allied-Signal Inc. Hermetically sealed printed circuit board
US5861897A (en) * 1991-01-19 1999-01-19 Canon Kabushiki Kaisha Inkjet recording apparatus with a memory device disposed substantially within boundaries if a recording head unit
US5322812A (en) * 1991-03-20 1994-06-21 Crosspoint Solutions, Inc. Improved method of fabricating antifuses in an integrated circuit device and resulting structure
US5152451A (en) * 1991-04-01 1992-10-06 Motorola, Inc. Controlled solder oxidation process
WO1993012638A1 (en) * 1991-12-18 1993-06-24 Crosspoint Solutions, Inc. Extended architecture for field programmable gate array
US5483100A (en) * 1992-06-02 1996-01-09 Amkor Electronics, Inc. Integrated circuit package with via interconnections formed in a substrate
US5420759A (en) * 1992-08-10 1995-05-30 Motorola, Inc. Support assembly for card member having a memory element disposed thereupon
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
KR950012290B1 (ko) * 1993-05-14 1995-10-16 삼성전자주식회사 메모리 모듈
EP0637070B1 (de) * 1993-07-28 1997-09-24 The Whitaker Corporation Von der Peripherie-unabhängiges präzises Positionsglied für einen Halbleiterchip und Herstellungsverfahren dafür
US5617131A (en) * 1993-10-28 1997-04-01 Kyocera Corporation Image device having a spacer with image arrays disposed in holes thereof
US5544018A (en) * 1994-04-13 1996-08-06 Microelectronics And Computer Technology Corporation Electrical interconnect device with customizeable surface layer and interwoven signal lines
US5492482A (en) * 1994-06-07 1996-02-20 Fluke Corporation Compact thermocouple connector
US5616886A (en) * 1995-06-05 1997-04-01 Motorola Wirebondless module package
US5669775A (en) * 1995-09-05 1997-09-23 International Business Machines Corporation Assembly for mounting components to flexible cables
US5898128A (en) * 1996-09-11 1999-04-27 Motorola, Inc. Electronic component
US5789807A (en) * 1996-10-15 1998-08-04 International Business Machines Corporation On-chip power distribution for improved decoupling
KR100283744B1 (ko) * 1997-08-01 2001-04-02 윤종용 집적회로실장방법
JPH1154884A (ja) * 1997-08-06 1999-02-26 Nec Corp 半導体装置の実装構造
US6184463B1 (en) 1998-04-13 2001-02-06 Harris Corporation Integrated circuit package for flip chip
US6600659B1 (en) * 2000-03-09 2003-07-29 Avaya Technology Corp. Electronic stacked assembly
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
US7102892B2 (en) 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
JP2001267463A (ja) * 2000-03-17 2001-09-28 Nec Yamaguchi Ltd 半導体装置基板及び半導体装置の製造方法
US6529027B1 (en) 2000-03-23 2003-03-04 Micron Technology, Inc. Interposer and methods for fabricating same
US6611053B2 (en) * 2000-06-08 2003-08-26 Micron Technology, Inc. Protective structure for bond wires
US6525413B1 (en) 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
US7337522B2 (en) 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
EP1378152A4 (de) 2001-03-14 2006-02-01 Legacy Electronics Inc Verfahren und vorrichtung zur herstellung einer leiterplatte mit einem dreidimensionalen, an der oberfläche angebrachten array von halbleiterchips
US6787895B1 (en) * 2001-12-07 2004-09-07 Skyworks Solutions, Inc. Leadless chip carrier for reduced thermal resistance
US20030213619A1 (en) * 2002-05-14 2003-11-20 Denzene Quentin S. Ground discontinuity improvement in RF device matching
WO2005050708A2 (en) * 2003-11-13 2005-06-02 Silicon Pipe, Inc. Stair step printed circuit board structures for high speed signal transmissions
WO2006076381A2 (en) 2005-01-12 2006-07-20 Legacy Electronics, Inc. Radial circuit board, system, and methods
US7629694B2 (en) * 2006-08-16 2009-12-08 Blaise Laurent Mouttet Interconnections for crosswire arrays
KR20090074382A (ko) * 2008-01-02 2009-07-07 삼성전자주식회사 반도체 모듈 및 그의 제조 방법
US9651585B2 (en) * 2013-12-18 2017-05-16 National Instruments Corporation Via layout techniques for improved low current measurements
USD784936S1 (en) * 2014-05-28 2017-04-25 Sumitomo Electric Industries, Ltd. Flexible printed wiring board with device
USD785575S1 (en) 2014-05-28 2017-05-02 Sumitomo Electric Industries, Ltd. Flexible printed wiring board
JP1529446S (de) * 2014-10-16 2015-07-21
US11125904B2 (en) 2014-12-12 2021-09-21 Lingacom Ltd. Large scale gas electron multiplier with sealable opening
US10393893B2 (en) * 2014-12-12 2019-08-27 Lingacom Ltd. Method and apparatus for high atomic number substance detection
CN107770956A (zh) * 2016-08-16 2018-03-06 光宝电子(广州)有限公司 电路板结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3372310A (en) * 1965-04-30 1968-03-05 Radiation Inc Universal modular packages for integrated circuits
US3365620A (en) * 1966-06-13 1968-01-23 Ibm Circuit package with improved modular assembly and cooling apparatus
US3683105A (en) * 1970-10-13 1972-08-08 Westinghouse Electric Corp Microcircuit modular package
US3704455A (en) * 1971-02-01 1972-11-28 Alfred D Scarbrough 3d-coaxial memory construction and method of making
JPS5151000Y2 (de) * 1971-03-27 1976-12-07

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3201296A1 (de) * 1982-01-18 1983-07-28 Institut elektrodinamiki Akademii Nauk Ukrainskoj SSR, Kiev Transistoranordnung
DE3409146A1 (de) * 1984-03-13 1985-09-19 Siemens AG, 1000 Berlin und 8000 München Optoelektronisches mudul

Also Published As

Publication number Publication date
US3777221A (en) 1973-12-04
GB1444814A (en) 1976-08-04
JPS589597B2 (ja) 1983-02-22
FR2210823B1 (de) 1978-01-06
JPS4989162A (de) 1974-08-26
FR2210823A1 (de) 1974-07-12

Similar Documents

Publication Publication Date Title
DE2355471A1 (de) Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen
DE69434160T2 (de) Mit Lötkugeln Verbindensverfahren damit versehen
DE112006002516B4 (de) Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand
EP0920055B1 (de) Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE19781558B4 (de) Schaltungskomponente für ein IC-Gehäuse und Verfahren zu deren Herstellung
DE2330732C2 (de) Schaltungskarte als Träger für elektrische Leitungen und Bauelemente
DE2459532C2 (de) Anordnung mit mehreren, parallel angeordneten mikroelektronischen Bauelementen scheibenförmiger Gestalt und Verfahren zur Herstellung der Kontaktbereiche einer solchen Anordnung
DE69725689T2 (de) Gedruckte Leiterplatte und elektronische Bauteile
DE3020196C2 (de) Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
DE2351056A1 (de) Verfahren zum ausrichten und befestigen von elektronischen schaltungen auf einem substrat
DE4020498C2 (de) Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern
DE4140010A1 (de) Leiterplatte und verfahren zu ihrer herstellung
DE2938712A1 (de) Bedruckte schaltungsplatte
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE19627663C2 (de) Hybride gedruckte Schaltungsplatine
DE69936189T2 (de) Elektrischer leiter mit als flanschen und geätzte rillen geformter oberflächenstruktur
DE3544539A1 (de) Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung
DE1943933A1 (de) Gedruckte Schaltung
DE10127773A1 (de) Inverterkondensatormodul und Inverter
DE3445690A1 (de) Verfahren zur herstellung eines substrates mit einem oder mehreren durchgehenden loechern
EP1729555B1 (de) Verfahren zur Herstellung einer Leiterplatte und eines Leiterplattensystems sowie mittels solcher Verfahren hergestellte Leiterplattten und Leiterplattensysteme

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee